包括鎖存器的設備的製作方法

2023-04-29 21:07:41 1

專利名稱：包括鎖存器的設備的製作方法
技術領域：
本發明涉及包括鎖存器的設備，並且還涉及鎖存器，以及涉及 一種方法。
這種設備的實例是諸如除法器、移位寄存器、生成器、多路復 用器、解復用器、鎖相環等模塊以及包括這種模塊的消費產品，並
且這種鎖存器的實例即所謂的D型鎖存器。
背景技術：
從Pay am Heydari禾卩Ravi Mohavavelu在ISCAS 03 ， Proceeding of the 2003 International Symposium on Cricuits and Systems (2003國 際電路與系統討論會年報)，巻2， 2003年5月25-28， 0-7803-7761-3/03/$ 17.00 2003IEEE的文章"Design of Ultra High Speed CMOS CML buffers and latches (超高速CMOS CML緩衝器和 鎖存器)"中可以知道現有技術設備，該文章在其圖6中公開的鎖存 器包括輸入跟蹤級(電晶體MN1、 MN2)，用於在跟蹤模式下跟蹤 數據變化；並且包括鎖存器對(電晶體MN3、 MN4)，用於在鎖存 模式下存儲該數據。通過提供給微分對(電晶體MN5、 MN6)的時 鍾信號來確定跟蹤和鎖存模式。在跟蹤模式下，將輸入跟蹤級激活 並將鎖存器對禁止；並且在鎖存模式下，禁止輸入跟蹤級並幾乎鎖 存器對。
該己知設備是有弊端的，具體而言，鎖存器相對低效地使用可 用時間。這是因為鎖存器對需要從禁止狀態切換到激活狀態，並且 在禁止狀態該鎖存器對不做任何事情。

發明內容
本發明的一個目的是提供包括相對高效地使用可用時間的鎖存 器的設備。
本發明的其它目的是提供相對高效地使用可以時間的鎖存器和 方法。
根據本發明的設備包括鎖存器，該鎖存器包括跟蹤電路，用於 在跟蹤模式下跟蹤數據信號；該鎖存器包括判決電路，用於在判決 模式下判決該數據信號；該鎖存器在跟蹤模式下讓該判決電路作好 準備。
通過在跟蹤模式下讓該判決電路(鎖存電路)作好準備，該鎖 存器更加高效地使用可用時間。為了能夠讓該判決電路作好準備， 該判決電路不在禁止狀態和激活狀態之間切換，而是保持在激活狀 態下。
根據本發明的設備的實施例的限定特徵在於跟蹤電路在跟蹤 模式下把從數據信號導出的信號值提供給判決電路，該判決電路在 判決模式下放大該信號值。在跟蹤模式下，該判決電路具有相對低 的或為零的放大倍數，在判決模式下，該判決電路具有相對高的放 大倍數。
根據本發明的設備的實施例的限定特徵在於跟蹤電路包括用 於存儲該信號值的電容。該電容存儲信號值並將該信號值通知給判 決電路。
根據本發明的設備的實施例的限定特徵在於該判決電路包括 第一電晶體和第二電晶體，該第一電晶體和第二電晶體的第一主電 極彼此連接，第一和第二電晶體的各自的第二主電極分別連接到第 二和第一電晶體各自的控制電極。這種結構通常被稱為鎖存電路或 鎖存器對。
根據本發明的設備的實施例的限定特徵在於該跟蹤電路包括 第一二極體和第二二極體，該第一和第二二極體的第一主電極彼此 連接，第一和第二二極體各自的第二主電極分別連接到第一和第二 電晶體各自的控制電極，並分別構成鎖存器的第一和第二數據輸入 端。這是一種有利的結構，因為與現有技術相比，在鎖存器的數據
輸入端之間，電壓擺動減小到足以實現鎖存器的良好性能。這種減 小的電壓擺動允許該鎖存器以更高的速度執行。寄生電容器位於兩 個二極體的第二主電極之間，形成用於存儲信號值的電容。該鎖存
器的第一和第二數據輸入端分別為例如D+和D-輸入端(平衡狀態)， 並接收數據信號。
根據本發明的設備的實施例的限定特徵在於第一和第二二極 管各自的第二主電極經分別經由第一和第二電阻並分別經由第一和 第二電流源連接到電壓源。這些電流源通過根據溫度自動調節電路 源的電流，從而能夠補償在更高溫度下的性能降低。
根據本發明的設備的實施例的限定特徵在於第一和第二晶體 管各自的控制電極分別連接到第三和第四電晶體各自的控制電極， 第三和第四電晶體的第一主電極彼此連接，並且第三和第四電晶體 各自的第二主電極分別構成鎖存器的第一和第二數據輸出端。該鎖 存器的第一和第二數據輸出端分別為例如Q-和Q+輸出端(平衡狀 態)，並生成輸出信號。
根據本發明的設備的實施例的限定特徵在於第一和第二晶體 管各自的控制電極分別連接到第五和第六電晶體各自的控制電極， 第五和第六電晶體的第一主電極彼此連接，並且第五和第六電晶體 各自的第二主電極分別經由第三和第四電阻連接到電壓源，並分別 構成該鎖存器的第三和第四數據輸出端。該鎖存器的第三和第四數 據輸出端分別為例如OUT-和OUT+輸出端(平衡狀態)，並生成進
一步的輸出信號。這些輸出端和該數據輸入端相隔離開，從而防止 把負載的寄生電容加載到該鎖存'器上。
根據本發明的設備的實施例的限定特徵在於第一和第二二極 管各自的第二主電極分別經由第一和第二電阻並且分別經由第五和 第六電阻連接到電壓源，該第一和第五電阻的公共點構成了該鎖存 器的第三數據輸出端，並且第二和第六電阻的公共點構成了該鎖存 器的第四數據輸出端。該第五和第六電阻取代了該電流源，並且與 具有電流源的實施例相比，使鎖存器的數據輸入端之間具有進一步 減小的電壓擺動，從而實現該鎖存器的良好性能。這種進一步減小
的電壓擺動允許該鎖存器以更高的速度執行。
根據本發明的設備的實施例的限定特徵在於二極體的第一主 電極進一步連接到第七電晶體的第二主電極，該第七電晶體第一主 電極接地，並且第七電晶體的控制電極構成了該鎖存器的第一時鐘 輸入端，第三和第四電晶體的第一主電極進一步連接到第八電晶體 的第二主電極，該第八電晶體的第一主電極接地，並且該第八晶體 管的控制電極構成了該鎖存器的第二時鐘輸入端。該第一時鐘輸入 端例如是CK+輸入端，並且該第二時鐘輸入端例如是用於接收時鐘
信號的CK-輸入端(平衡狀態)。在這些時鐘輸入端的時鐘輸入信號
導致該鎖存器進入跟蹤模式或進入判決模式。
根據本發明的設備的實施例的限定特徵在於第一和第二晶體 管的第一主電極進一步連接到第九電晶體的第二主電極，該第九晶 體管的第一主電極接地，並且該第九電晶體的控制電極連接到該鎖 存器的第二時鐘輸入端。與第一和第二電晶體的第一主電極接地的 實施例相比，這種連接允許對判決電路計時，這對於在復用器或生 成器環境中使用該鎖存器的情況下是有利的。
根據本發明的鎖存器的實施例以及根據本發明的方法的實施例 對應於根據本發明的設備的實施例。這並不排除涉及非平衡狀態的 另外的實施例。
本發明的著眼點在於接通和切斷判決電路切或鎖存電路需要 花費時間。本發明的基本思想是正如在判決模式下一樣，在跟蹤 模式下，不是將判決電路保持禁止而是保持激活。
本發明解決的問題是提供包括相對高效地使用可用時間的鎖 存器的設備。其優勢在於可以以更高的速度使用該鎖存器。
下面結合實施例對本發明的這些和其它方面進行詳細描述。


在附圖中
圖1簡要地示出了根據本發明的設備，該設備包括根據本發明 的鎖存器。
圖2簡要地示出了根據本發明的設備，該設備包括根據本發明 的鎖存器。
圖3簡要地示出了根據本發明的設備，該設備包括根據本發明 的鎖存器。
圖4以除法器的形式簡要地示出了根據本發明的設備，該除法 器包括根據本發明的兩個鎖存器。
圖5以D觸發器的形式簡要地示出了根據本發明的設備，該D 觸發器包括根據本發明的兩個鎖存器。
具體實施例方式
如圖1所示的根據本發明的設備101包括根據本發明的鎖存器 1。鎖存器1包括跟蹤電路4和判決電路5，該跟蹤電路4用於在跟 蹤模式下跟蹤數據信號，該判決電路5用於在判決模式下判決該數 據信號。
判決電路5包括第一電晶體11和第二電晶體12，該第一和第二 電晶體ll、 12的第一主電極(電極)彼此連接並接地，第一和第二 電晶體ll、 12各自的第二主電極(集電極)分別連接到第二和第一 電晶體ll、 12各自的控制電極(基極)。
跟蹤電路4包括第一二極體21和第二二極體22，該第一和第二 二極體21、 22的第一主電極(陽極)彼此連接，並且該第一和第二 二極體21、 22各自的第二主電極(陰極)分別連接到第一和第二晶 體管ll、 12各自的控制電極，並分別構成鎖存器1的第一和第二數 據輸入端31、 32 (D+、 D-)，用於接收數據信號。第一二極體21和 第二二極體22事實上是把集電極和基極彼此連接的電晶體。
第一和第二二極體21 、 22各自的第二主電極分別經由第一和第 二電阻23、 24並分別經由第一和第二電流源25、 26連接到電壓源 40。
第一和第二電晶體11、 12各自的控制電極分別連接到第三和第 四電晶體13、 14各自的控制電極(基極)，第三和第四電晶體13、 14的第一主電極(電極)彼此連接，第三和第四電晶體13、 14各自
的第二主電極(集電極)分別構成鎖存器1的第一和第二數據輸出
端33、 34 (Q-、 Q+)，用於生成輸出信號。
第一和第二電晶體11、 12各自的控制電極分別連接到第五和第 六電晶體15、 16各自的控制電極(基極)，第五和第六電晶體15、 16的第一主電極(電極)彼此連接，第五和第六電晶體15、 16各自 的第二主電極(集電極)分別經由第三和第四電阻27、 28連接到電 源40，並分別構成鎖存器1的第三和第四數據輸出端35、36(OUT-、 OUT+)，用於生成進一步的輸出信號。
二極體21、 22的第一主電極進一步連接到第七電晶體17的第 二主電極(集電極)，第七電晶體17的第一主電極(發射極)接地， 第七電晶體17的控制電極(基極)構成鎖存器1的第一時鐘輸入端 37 (CK+)，第三和第四電晶體13、 14的第一主電極進一步連接到 第八電晶體18的第二主電極(集電極)，第八電晶體18的第一主電 極(發射極)接地，第八電晶體18的控制電極(基極)構成鎖存器 l的第二時鐘輸入端38 (CK-)。時鐘輸入端37、 38接收時鐘信號。
如圖2所示的根據本發明的設備102包括根據本發明的鎖存器 2，其對應於圖l所示的鎖存器l，但有以下不同。
第一和第二電晶體11、 12的第一主電極進一步連接到第九晶體 管19的第二主電極(集電極)，第九電晶體19的第一主電極(發射 極)接地，第九電晶體19的控制電極(基極)連接到鎖存器2的第 二時鐘輸入端38。
如圖3所示的根據本發明的設備103包括根據本發明的鎖存器 3，其對應於圖2所示的鎖存器2，但有以下不同。
用第五和第六電阻29、 30取代了電流源25、 26，第一和第五電 阻23、 29的公共點構成了鎖存器3的第三數據輸出端(OUT-)，第 二和第六電阻24、30的公共點構成了鎖存器3的第四數據輸出端36 (OUT+)。
鎖存器1-3在跟蹤模式下讓該判決電路5作好準備，例如如下。 跟蹤電路4在跟蹤模式下，把從提供給數據輸入31、 32的數據信號 中導出的信號值提供給判決電路5，判決電路5在判決模式下發大該
信號值。該信號值例如是跟蹤電路4的電容上存儲的電壓。例如， 經由出現在二極體21、 22的陰極之間的寄生電容器來實現該電容。
因此，通過在跟蹤模式下讓判決電路5作好準備，鎖存器1-3 更高效地使用可用時間。為了能夠讓該判決電路5作好準備，判決 電路5不在禁止狀態和激活狀態之間切換，而是保持在激活狀態中。
包括二極體21、 22的跟蹤電路4形成了有利的結構，這是因為 與現有技術相比，鎖存器l-3的數據輸入端31、 32之間的電壓擺動 減小到了足以實現鎖存器1-3的良好性能。這種減小的電壓擺動允 許以更高的速度執行鎖存器1-3。
圖1和2所示的電流源通過根據溫度自動調節電流源的電流， 能補償更高溫度下的性能降低。
如圖1和2所示，輸出端35、 36和數據輸入端31、 32隔離開， 從而防止把負載的寄生電容加載到該鎖存器1、 2上。
圖3所示的第五和第六電阻29、 30取代圖l和2的電流源25、 26，與具有電流源25、26的實施例相比，鎖存器3的數據輸入端31、 32之間有進一步減小的電壓擺動，從而實現鎖存器3的良好性能。 這種進一步減小的電壓擺動能使鎖存器3以更高的速度執行。
用於提供給時鐘輸入端37、 38的時鐘輸入信號導致鎖存器1-3 進入跟蹤模式或進入判決模式。
圖2和3所示的電晶體19能對判決電路5計時，這對於在復用 器或生成器環境中使用鎖存器2和3的情況下是有利的。
圖4以分頻器(二分頻器或預分頻器)的形式示出的根據本發 明的設備104包括兩個鎖存器1-3，其中第一鎖存器的輸出端連接到 第二鎖存器的輸入端，第二鎖存器的輸出端反饋到第一鎖存器的輸
入端o
圖5以D觸發器的形式示出的根據本發明的設備105包括兩個 鎖存器1-3，其中第一鎖存器的輸出端連接到第二鎖存器的輸入端， 第二鎖存器的輸出端如今不反饋到第一鎖存器的輸入端。而是，第 一鎖存器的輸入端形成D觸發器的輸入端，第二鎖存器的輸出端形 成D觸發器的輸出端。
所示的電晶體是NPN雙極性電晶體，可替換地可以使用PNP 雙極性電晶體，可替換地還可以使用場效應電晶體，例如NMOS或 PMOS電晶體。不排除涉及非平衡狀態的進一步的實施例。
應當理解的是，上述實施例用於說明、而非限制本發明，並且， 在不脫離所附權利要求的保護範圍的前提下，本領域普通技術人員 能夠設計出多種替代性的實施例。在權利要求中，不應當將圓括號 中的任何標記解釋為限制該項權利要求。使用動詞"包括"及其變 形並不排除權利要求所列的部件或步驟之外還存在其它部件或步 驟。部件前面的冠詞"一個"並不排除存在多個這樣的部件。本發 明可通過包括多個不同部件的硬體來實現，也可以通過合適編程的 計算機來實現。在列舉了多個模塊的裝置權利要求中，這些模塊中 的多個可以具體實現為一個相同的硬體。雖然有些手段是在相互不 同的從屬權利要求中記載的，但僅僅這一事實並不表示這些手段組 合起來不具有優勢。
權利要求
1、包括鎖存器(1-3)的設備(101-105)，所述鎖存器(1-3)包括跟蹤電路(4)和判決電路(5)，所述跟蹤電路(4)在跟蹤模式下跟蹤數據信號，所述判決電路(5)在判決模式下判決所述數據信號，所述鎖存器(1-3)在跟蹤模式下讓所述判決電路(5)作好準備。
2、 如權利要求l所述的設備(101-105)，所述跟蹤電路(4)在跟蹤模式下把從所述數據信號導出的信號 值提供給所述判決電路(5)，所述判決電路(5)在判決模式下放大所述信號值。
3、 如權利要求2所述的設備(101-105)，所述跟蹤電路(4) 包括用於存儲所述信號值的電容。
4、 如權利要求1所述的設備(101-105)，所述判決電路(5) 包括第一電晶體(11)和第二電晶體(12)，所述第一和第二電晶體(11、 12)的第一主電極彼此連接，所述第一和第二電晶體(11、 12)各自的第二主電極分別連接到所述第二和第一電晶體(11、 12) 各自的控制電極。
5、 如權利要求4所述的設備(101-105)，所述跟蹤電路(4) 包括第一二極體(21)和第二二極體(22)，所述第一和第二二極體(21、 22)的第一主電極彼此連接，所述第一和第二二極體(21、 22)各自的第二主電極分別連接到所述第一和第二電晶體(11、 12) 各自的控制電極，並分別構成所述鎖存器(1-3)的第一和第二數據 輸入端(31、 32)。
6、 如權利要求5所述的設備(101-105)，所述第一和第二極體 (21、 22)各自的第二主電極分別經由第一和第二電阻(23、 24)並分別經由第一和第二電流源(25、 26)，連接到電壓源(40)。
7、 如權利要求5所述的設備(101-105)，所述第一和第二晶體 管(11、 12)各自的控制電極分別連接到第三和第四電晶體(13、 14)各自的控制電極，所述第三和第四電晶體(13、 14)的第一主 電極彼此連接，所述第三和第四電晶體(13、 14)各自的第二主電 極分別構成所述鎖存器(1-3)的第一和第二數據輸出端(33、 34)。
8、 如權利要求7所述的設備(101-105)，所述第一和第二晶體 管(11、 12)各自的控制電極分別連接到第五和第六電晶體(15、 16)各自的控制電極，所述第五和第六電晶體(15、 16)的第一主 電極彼此連接，所述第五和第六電晶體(15、 16)各自的第二主電 極分別經由第三和第四電阻(27、 28)連接到電壓源(40)，並分別 構成所述鎖存器(1-3)的第三和第四數據輸出端(35、 36)。
9、 如權利要求7所述的設備(101-105)，所述第一和第二二極 管(21、 22)各自的第二主電極分別經由第一和第二電阻(23、 24) 並分別經由第五和第六電阻(29、 30)連接到電壓源(40)，所述第 一和第五電阻(23、 29)的公共點構成所述鎖存器(1-3)的第三數 據輸出端(35)，所述第二和第六電阻(24、 30)的公共點構成所述 鎖存器(1-3)的第四數據輸出端(36)。
10、 如權利要求7所述的設備(101-105)，所述二極體(21、 22)的第一主電極進一步連接到第七電晶體(17)的第二主電極， 所述第七電晶體(17)的第一主電極接地，所述第七電晶體(17) 的控制電極構成所述鎖存器(1-3)的第一時鐘輸入端(37)，所述 第三和第四電晶體(13、 14)的第一主電極進一步連接到第八晶體 管(18)的第二主電極，所述第八電晶體(18)的第一主電極接地， 所述第八電晶體(18)的控制電極構成所述鎖存器(1-3)的第二時 鍾輸入端(38)。
11、 如權利要求10所述的設備(101-105)，所述第一和第二晶 體管(11、 12)的第一主電極進一步連接到第九電晶體(19)的第 二主電極，所述第九電晶體(19)的第一主電極接地，所述第九晶 體管(19)的控制電極連接到所述鎖存器(1-3)的第二時鐘輸入端(38)。
12、 包括跟蹤電路(4)和判決電路(5)的鎖存器(1-3)， 所述跟蹤電路(4)在跟蹤模式下跟蹤數據信號， 所述判決電路(5)在判決模式下判決所述數據信號， 所述鎖存器(1-3)在跟蹤模式下讓所述判決電路(5)作好準備o
13、 用於鎖存數據信號的方法，其包括 跟蹤步驟，在跟蹤模式下跟蹤數據信號， 判決步驟，在判決模式下判決所述數據信號， 準備步驟，在跟蹤模式下讓所述判決步驟作好準備。
全文摘要
設備(101-105)包括具有跟蹤電路(4)和判決電路(5)的鎖存器(1-3)，該跟蹤電路(4)用於在跟蹤模式下跟蹤數據信號，該判決電路(5)用於在判決模式下判決該數據信號，通過在該跟蹤模式下讓該判決電路(5)作好準備，從而可以更高效地使用其可用時間。此外，該判決電路(5)不在禁止/激活狀態之間切換，而是保持被激活。跟蹤電路(4)在跟蹤模式下把從數據信號導出的信號值提供給判決電路(5)，判決電路(5)在判決模式下放大該信號值。跟蹤電路(4)包括二極體(21、22)，以使數據信號的電壓擺動減小到足以實現鎖存器(1-3)的良好性能。電壓擺動的這種減小能使鎖存器(1-3)以更高的速度執行。位於二極體(21、22)陰極之間的寄生電容器形成用於存儲該信號值的電容，並且能使該判決電路(5)作好準備。
文檔編號H03K3/00GK101107778SQ200680003223
公開日2008年1月16日 申請日期2006年1月23日 優先權日2005年1月28日
發明者A·M·H·湯姆博, E·F·斯蒂卡夫特, M·A·T·桑杜爾伊努 申請人:皇家飛利浦電子股份有限公司