轉換速率促進電路、具有該電路的輸出緩衝器及其方法
2023-04-30 09:39:31
專利名稱：轉換速率促進電路、具有該電路的輸出緩衝器及其方法
技術領域：
以下描述涉及源極驅動器，更為具體地講，涉及用於輸出緩衝器的轉換速率促進電路和用於具有輸出緩衝器的源極驅動器的輸出緩衝器。
背景技術：
在作為代表性平板顯示器的液晶顯示器(LCD)設備中，隨著解析度增加，最大驅動頻率增加。因此，用於驅動液晶顯示器的液晶面板的源極驅動器應在短的時間內驅動期望的目標值。然而，隨著液晶面板的負載增加，源極驅動器的轉換速率降低。轉換速率表示輸出信號多快地趕上輸入信號，並表示時間對電壓的梯度。如果轉換速率低，則源極驅動器無法將期望的目標值提供給液晶面板，從而降低圖像品質。在具有高負載的源極驅動器中，增加輸出緩衝器的驅動器電晶體的大小可以是獲得高轉換速率的方式。但是，該方法需求大空間，並因此促進成本。
發明內容
根據一總體方面，提供了一種用於輸出緩衝器的轉換速率促進電路，所述轉換速率促進電路包括上拉單元和下拉單元，所述上拉單元通過接收緩衝器輸入信號並執行上拉操作來提供第一電平的緩衝器輸出信號，所述下拉單元通過接收輸入信號並執行下拉操作來提供具有與第一電平相反相位的第二電平的緩衝器輸出信號，所述電路包括第一比較器，被配置為通過輸入第一輸入信號和第二輸入信號來產生第一促進信號，所述第一促進信號被配置為促進輸出緩衝器的上拉單元的上拉操作；第二比較器，被配置為通過輸入第一輸入信號和第二輸入信號來產生第二促進信號，所述第二促進信號被配置為促進輸出緩衝器的下拉單元的下拉操作。在所述電路中，第一輸入信號可包括緩衝器輸入信號，第二輸入信號可包括緩衝器輸出信號。在所述電路中，第一比較器還可被配置為響應於緩衝器輸入信號從高電平改變到低電平而產生第一促進信號。在所述電路中，第一比較器還可被配置為在產生第一促進信號之後被停止。在所述電路中，第一比較器可包括第一比較單元，被配置為接收第一輸入信號和第二輸入信號並比較第一輸入信號與第二輸入信號；第一信號產生單元，被配置為根據第一比較單元的輸出信號產生第一促進信號。在所述電路中，上拉單元可包括PM0S電晶體；電流鏡，包括一對PMOS電晶體，下拉單元可包括NM0S電晶體；電流鏡，包括一對NMOS電晶體。在所述電路中，第一比較單元可包括一對電晶體，所述一對電晶體被配置為用於
7差分放大，所述一對電晶體中第一輸入信號和第二輸入信號被提供給各自的柵極；第一比較單元的輸出信號可被提供給所述一對電晶體中被提供第一輸入信號的的電晶體的漏極。在所述電路中，第一信號產生單元可包括第一 PMOS電晶體，被配置為基於第一偏置信號執行電流鏡操作；第二PMOS電晶體，連接到第一PMOS電晶體並被配置為基於第一比較單元的輸出信號產生第一促進信號，其中，第一信號產生單元，還被配置為將第一促進信號提供給下拉單元的電流鏡。在所述電路中，第一比較單元可包括一對電晶體，所述一對電晶體被配置為用於差分放大，所述一對電晶體中第一輸入信號和第二輸入信號被提供給各自的柵極；第一比較單元的輸出信號可被提供給所述一對電晶體中被提供第一輸入信號的的電晶體的漏極。在所述電路中，第一信號產生單元可包括第一 PMOS電晶體，被配置為基於第一偏置信號執行電流鏡操作；第二PMOS電晶體，連接到第一PMOS電晶體並被配置為基於第一比較單元的輸出信號產生第一促進信號，其中，第一信號產生單元還被配置為將第一促進信號提供給下拉單元的下拉電晶體。在所述電路中，上拉單元可包括PMOS電晶體，下拉單元可包括NMOS電晶體。在所述電路中，第一比較單元可包括一對NMOS電晶體，所述一對電晶體被配置為用於差分放大，所述一對電晶體中第一輸入信號和第二輸入信號被提供給各自的柵極；第一比較單元的輸出信號可被提供給所述一對NMOS電晶體中被提供第一輸入信號的的電晶體的漏極。在所述電路中，第一信號產生單元可包括第一 PMOS電晶體，被配置為基於第一偏置信號執行電流鏡操作；第二PMOS電晶體，連接到第一PMOS電晶體並被配置為基於第一比較單元的輸出信號產生第一促進信號，其中，第一信號產生單元還被配置為將第一促進信號提供給下拉單元的下拉電晶體。在所述電路中，第一比較器還可包括第一控制器，所述第一控制器被配置為在第一比較單元產生第一促進信號之後停止第一比較單元的操作。在所述電路中，第一控制器可包括第一NMOS電晶體，所述第一NMOS電晶體連接到第一比較單元並被配置為基於第一使能信號停止第一比較單元的操作。在所述電路中，第二比較器還可被配置為響應於緩衝器輸入信號從低電平改變到高電平而產生第二促進信號。在所述電路中，第二比較器還可被配置為在產生第二促進信號之後被停止。在所述電路中，第二比較器可包括第二比較單元，被配置為輸入第一輸入信號和第二輸入信號並比較第一輸入信號與第二輸入信號；第二信號產生單元，被配置為根據第二比較單元的輸出信號產生第二促進信號。在所述電路中，上拉單元可包括PM0S電晶體；電流鏡，包括一對PMOS電晶體，下拉單元可包括NM0S電晶體；電流鏡，包括一對NMOS電晶體。在所述電路中，第二比較單元可包括一對PMOS電晶體，所述一對PMOS電晶體被配置為用於差分放大，所述一對電晶體中第一輸入信號和第二輸入信號被提供給各自的柵極；第二比較單元的輸出信號可被提供給所述一對PMOS電晶體中的提供有第一輸入信號的電晶體的漏極。在所述電路中，第二信號產生單元可包括第二 NMOS電晶體，被配置為基於包括與第一偏置信號相反的相位的第二偏置信號執行電流鏡操作；第三NMOS電晶體，連接到第二 NMOS電晶體並被配置為基於第二比較單元的輸出信號產生第二促進信號，其中，第二信號產生單元還被配置為將第二促進信號提供給上拉單元的電流鏡。在所述電路中，第二比較單元包括一對PMOS電晶體，所述一對PMOS電晶體被配置為用於差分放大，所述一對電晶體中第一輸入信號和第二輸入信號被提供給各自的柵極； 第二比較單元的輸出信號可被提供給所述一對PMOS電晶體中的提供有第二輸入信號的電晶體的漏極。在所述電路中，第二信號產生單元可包括第二 NMOS電晶體，被配置為基於包括與第一偏置信號相反的相位的第二偏置信號執行電流鏡操作；第三NMOS電晶體，連接到第二 NMOS電晶體並被配置為基於第二比較單元的輸出信號產生第二促進信號，其中，第二信號產生單元還被配置為將第二促進信號提供給上拉單元的上拉電晶體。在所述電路中，上拉單元可包括PMOS電晶體；下拉單元課包括NMOS電晶體。在所述電路中，第一比較單元可包括一對PMOS電晶體，所述一對PMOS電晶體被配置為用於差分放大，所述一對PMOS電晶體中第一輸入信號和第二輸入信號提供給各自的柵極；第二比較單元的輸出信號可被提供給所述一對PMOS電晶體中的提供有第二輸入信號的電晶體的漏極。在所述電路中，第二信號產生單元可包括第二 NMOS電晶體，被配置為基於包括與第一偏置信號相反的相位的第二偏置信號來執行電流鏡操作；第三PMOS電晶體，連接到第二 PMOS電晶體並被配置為基於第二比較單元的輸出信號產生第二促進信號，其中，第二信號產生單元還被配置為將第二促進信號提供給上拉單元的上拉電晶體。在所述電路中，第二比較器還可包括第二控制器，所述第二控制器被配置為在第二比較單元產生第二促進信號之後停止第二比較單元的操作。在所述電路中，第二控制器可包括第三PMOS電晶體，所述第三PMOS電晶體連接到第二比較單元並被配置為基於包括與第一使能信號相反的相位的第二使能信號停止第一比較單元的操作。在另一總體方面，提供了一種用於源極驅動器的輸出緩衝器，所述輸出緩衝器包括放大電路單元和轉換速率促進單元。其中，放大電路單元，包括上拉單元，被配置為通過接收緩衝器輸入信號以及執行上拉操作來提供第一電平的緩衝器輸出信號；下拉單元， 被配置為通過接收緩衝器輸入信號以及執行下拉操作來提供包括與第一電平相反的相位的第二電平的緩衝器輸出信號。轉換速率促進電路，被配置為通過將緩衝器輸入信號設置為第一輸入信號以及將緩衝器輸出信號設置為第二輸入信號來產生第一提供信號和第二促進信號，以促進放大電路單元的上拉單元的上拉操作和下拉單元的下拉操作。在所述輸出緩衝器中，轉換速率促進單元可包括第一比較器，被配置為輸入第一輸入信號和第二輸入信號，以及，產生第一促進信號；第二比較器，被配置為輸入第一輸入信號和第二輸入信號，以及，產生第二促進信號。在所述輸出緩衝器中，第一比較器和第二比較器中的每一個可包括比較單元，被配置為輸入第一輸入信號和第二輸入信號並比較第一輸入信號與第二輸入信號；信號產生單元，被配置為根據比較單元的輸出信號產生第一促進信號和第二促進信號。在所述輸出緩衝器中，所述第一比較器和第二比較器中的每一個還可包括控制器，被配置為在所述第一比較器和第二比較器產生第一促進信號和第二促進信號之後，基於第一使能信號和第二使能信號停止所述第一比較器和第二比較器的操作。在另一總體方面中，提供了一種具有輸出緩衝器的源極驅動器，其中，輸出緩衝器輸入輸入信號並提供輸出信號，所述源極驅動器包括放大電路單元和轉換速率促進電路， 其中，放大電路單元包括上拉單元，被配置為通過接收緩衝器輸入信號以及執行上拉操作來提供第一電平的緩衝器輸出信號；下拉單元，被配置為通過接收緩衝器輸入信號以及執行下拉操作來提供包括與第一電平相反的相位的第二電平的緩衝器輸出信號。轉換速率促進電路被配置為通過將緩衝器輸入信號設置為第一輸入信號以及將緩衝器輸出信號設置為第二輸入信號來產生第一提供信號和第二促進信號，以促進放大電路單元的上拉單元的上拉操作和下拉單元的下拉操作。在另一總體方面中，提供了一種用於輸出緩衝器的轉換速率促進電路的方法，所述方法包括由第一比較器通過輸入第一輸入信號和第二輸入信號來產生第一促進信號， 所述第一促進信號被配置為促進所述輸出緩衝器的上拉單元的上拉操作；由第二比較器通過輸入第一輸入信號和第二輸入信號來產生第二促進信號，所述第二促進信號被配置為促進所述輸出緩衝器的下拉單元的下拉操作。在另一總體方面中，提供了一種用於輸出緩衝器的轉換速率促進電路，所述電路包括第一比較器，被配置為通過輸入第一信號和第二信號來產生第一促進信號，所述第一促進信號被配置為促進輸出緩衝器的上拉單元的上拉操作；第二比較器，被配置為通過輸入第一信號和第二信號來產生第二促進信號，所述第二促進信號被配置為促進輸出緩衝器的下拉單元的下拉操作。在所述電路中，第一比較器還可被配置為響應於第一信號從高電平改變到低電平
產生第一促進信號。在所述電路中，第一比較器可還被配置為在產生第一促進信號之後被停止。在所述電路中，第一比較器可包括第一比較單元，被配置為接收第一信號和第二信號並比較第一信號與第二信號；第一信號產生單元，被配置為根據第一比較單元的輸出信號產生第一促進信號。在所述電路中，第二比較器還可被配置為響應於第一信號從低電平改變到高電平
產生第二促進信號。在所述電路中，第二比較器可包括第二比較單元，被配置為輸入第一信號和第二信號並比較第一信號與第二信號；第二信號產生單元，被配置為根據第二比較單元的輸出信號產生第二促進信號。可從以下詳細的描述、附圖和權利要求，將清楚其它特徵和方面。
圖1是示出根據示例實施例的平板顯示器元件的框圖。圖2是示出圖1中的源極驅動器的框圖。圖3是示出根據示例實施例的輸出緩衝器的框圖。圖4是示出圖3中的輸出緩衝器的詳細電路圖。圖5是圖4中的輸出緩衝器的操作波形圖。
圖6是根據另一示例實施例的輸出緩衝器的框圖。圖7是圖6中的輸出緩衝器的詳細電路圖。圖8是圖7中的輸出緩衝器的操作波形圖。貫穿附圖和詳細描述，除非另有描述，相同附圖標號應被理解為指示相同元件、特徵和結構。為了清楚、示出和方便，這些元件的相對大小和描述可被誇大。
具體實施例方式提供以下詳細描述以有助於讀者獲得在此描述的方法、設備和/或系統的全面的理解。因此，在此描述的系統、設備和/或方法的各種改變、修改和等同物將被建議給本領域普通技術人員。描述的處理步驟和/或操作的進程為示例，然而，步驟和/或操作的順序不限於在此闡述，並可以以本領域已知的方式改變，除非必須以特定順序發生的步驟和/ 或操作之外。另外，為了更加清除和簡明，可省略公知功能和結構的描述。圖1是示出根據示例實施例的平板顯示器設備的示意性框圖。參照圖1，平板顯示器設備可包括柵極驅動器10，可將驅動信號提供給多條柵極線Gl-Gn ；源極驅動器20，可將數據信號提供給多條數據線Dl-Dm ；平板顯示器面板30，多個像素31可在所述平板顯示器板31上設置於柵極線Gl-Gn與數據線Dl-Dm的交叉處。設置於平板顯示器面板30上的像素31可被柵極驅動信號驅動並且可基於數據顯示圖像，其中，所述柵極驅動信號可從柵極驅動器10提供給柵極線Gl-Gn，所述數據可從源極驅動器20提供給數據線Dl-Dm。平板顯示器面板30可包括液晶顯示器(IXD)面板。平板顯示器面板還可包括控制器40控制柵極驅動器10和源極驅動器20。圖2是示出圖1中的源極驅動器20的框圖。參照圖2，源極驅動器可包括移位寄存器21、鎖存器22、數模轉換器(DAC) 25和輸出緩衝器27。可基於鎖存使能信號對每條列線取樣每個像素31的R、G、B (紅、綠、藍)數據，並且將所述數據存儲於鎖存器23。數模轉換器25可將存儲於鎖存器23的數字R、G、B數據轉換為模擬R、G、B數據。輸出緩衝器27可放大可由數模轉換器27已轉換的模擬R、G、B 數據信號，並可通過數據線Dl-Dm將放大的信號提供給平板顯示器面板30的每個像素31。 從而，平板顯示器板30可顯示期望的圖像。圖3是示出根據示例實施例的輸出緩衝器的框圖。參照圖3，輸出緩衝器27可包括放大電路單元271和轉換速率促進電路300。放大電路單元271可接收緩衝器輸入信號 IN，並可提供第一電平或第二電平的緩衝器輸出信號OUT。放大電路單元271可以為可通過對緩衝器輸入信號IN進行放大來提供緩衝器輸出信號OUT的放大器，並可包括單位增益放大器(unity gain amplifier)。在圖3中，放大電路單元271可包括輸出端2，該輸出端2可提供緩衝器輸出信號 OUT。放大電路單元271可包括上拉單元和下拉單元，其中，所述上拉單元可通過基於緩衝器輸入信號IN執行上拉操作來提供第一電平的緩衝器輸出信號OUT，所述下拉單元可通過基於緩衝器輸入信號IN執行下拉操作來提供第二電平的緩衝器輸出信號OUT。上拉單元可包括上拉電晶體PU，所述上拉電晶體PU可從其柵極接收上拉信號並可連接在電壓源電壓(例如，VDD)與輸出端之間。上拉電晶體PU可包括PMOS電晶體。上拉單元還可包括電流鏡，所述電流鏡可包括PMOS電晶體PM1、PM2。下拉單元可包括下拉電晶體PD，所述下拉電晶體PD可從其柵極接收下拉信號並可連接在接地電壓(例如，VSS)與輸出端之間。下拉電晶體PD可包括NMOS電晶體。下拉單元還可包括電流鏡，所述電流鏡可包括NMOS電晶體PN1、PN2。上拉電晶體PU和下拉電晶體PD的柵極還可連接到電阻器 R0轉換速率促進電路單元300可通過將緩衝器輸入信號IN設置為第一輸入信號INP 以及將緩衝器輸出信號設置為第二輸入信號INN來將第一促進信號Ipout和第二促進信號 Inout提供給放大電路單元271。第一促進信號Ipout可被提供給放大電路單元27 1的下拉單元以促進下拉操作，以及，第二促進信號Inout可被提供給放大電路單元271的上拉單元以促進上拉操作。在圖3中，L表示負載，並可包括電阻器R和電容器C。圖4是圖3中的轉換速率促進電路單元300的詳細電路圖。參照圖4，轉換速率促進電路單元300可包括第一比較器310，可通過將第一輸入信號INP與第二輸入信號INN 相比較來將第一促進信號Ipout提供給放大電路單元271的下拉單元，其中，所述第一輸入信號INP為緩衝器輸入信號IN，第二輸入信號INN為緩衝器輸出信號OUT ；第二比較器320， 可通過將第一輸入信號INP與第二輸入信號INN相比較來將第二促進信號Inout提供給放大電路單元271的上拉單元。第一比較器310可包括第一比較單元311，可比較第一輸入信號INP與第二輸入信號INN ；第一信號產生單元313，可基於第一比較單元311的輸出信號產生第一促進信號 Ipout0第一比較單元311可包括PM0S電晶體MP1、MP2，可通過從其柵極接收第一偏置信號BIASP來提供電流鏡；NMOS電晶體MN1、MN2，可差分放大提供給其柵極的第一輸入信號 INP和第二輸入信號INN，並可將輸出信號m提供給NMOS電晶體麗1的漏極(PM0S電晶體 MPl的漏極)，其中，所述NMOS電晶體麗1被提供第一輸入信號INP。第一比較器311還可包括NMOS電晶體麗3，所述NMOS電晶體麗3可通過從其柵極接收第二偏置信號BIASN來啟動第一比較器311的操作。第二偏置信號BIASN可以是具有與第一偏置信號BIASP的相反相位的信號。第一信號產生單元313可包括PM0S電晶體MP3，可通過從其柵極接收第一偏置電壓BIASP來提供電流鏡；PMOS電晶體MP4，可通過從其柵極接收第一比較器311的輸出信號 Nl來產生第一促進信號Ipout。第一比較器310還可包括第一控制器315，該第一控制器315可控制第一比較器 310的操作。響應於第一比較器310產生第一促進信號Ipout，第一控制器315可停止第一比較器310的操作。第一控制器315可包括NMOS電晶體MN4，其中，第一使能信號EN施加到所述NMOS電晶體MN4的柵極。第二比較器320可包括第二比較單元321，可比較第一輸入信號INP與第二輸入信號INN ；第二信號產生單元323，可基於第二比較單元321的輸出信號產生第二促進信號 Inout0第二比較單元321可包括NM0S電晶體MN5、MN6，可通過從其柵極接收第二偏置電壓BIASN來提供電流鏡；PMOS電晶體MP6、MP5，可差分放大提供給其柵極的第一輸入信號 INP與第二輸入信號INN，並可將輸出信號N2提供給PMOS電晶體MP6的漏極(NM0S電晶體
12MN6的漏極)，其中，所述PMOS電晶體MP6提供有第一輸入信號INP。第二比較器321還可包括PMOS電晶體MP7，所述PMOS電晶體MP7可通過從其柵極接收第一偏置信號BIASP來啟動第二比較器321的操作。第二信號產生單元323可包括NM0S電晶體MN7，可通過從其柵極接收第二偏置電壓BIASN來提供電流鏡；NMOS電晶體MN8，可通過從其柵極接收第二比較器321的輸出信號來產生第二促進信號。第二比較器320還可包括第二控制器325，該第二控制器325可控制第二比較器 320的操作。響應於第二比較器320產生第二促進信號hout，第二控制器325可停止第二比較器320的操作。第二控制器325還可包括PMOS電晶體MP8，第二使能信號ENB施加到柵極。第二使能信號ENB可以為具有與第一使能信號EN相反的相位的信號。通過參照圖5的操作波形示圖來解釋圖3和圖4中的輸出緩衝器27的操作。如圖5所示，響應於緩衝器輸入信號IN從第一電平改變到第二電平，例如，響應於緩衝器輸入信號IN從低電平改變到高電平，第一輸入信號INP和第二輸入信號INN可被提供給轉換速率促進電路單元300，其中，第一輸入信號INP可以為高電平信號，第二輸入信號INN可以為相比於第一輸入信號INP為相對低的電平信號。在一實施例中，第一使能信號EN可以為高電平信號，第二使能信號ENB可以成為低電平信號。因此，第一比較器310 和第二比較器320可被啟動。第一比較器310的第一比較單元311的輸出信號附可提供低電平信號，並且可被提供給PMOS電晶體MP4的柵極。如圖5中所示，PMOS電晶體MP4可被導通，並且第一信號產生單元313可產生第一促進信號Ipout。第一促進信號Ipout可被提供給放大電路單元 271的下拉單元，以形成電流鏡PNl、PN2的電流通路。因此，如圖5所示，響應於由第一比較器的第一促進信號Ipout形成電流通路，下拉電晶體PD的柵極電壓電平Vnout可急劇降低，並且放大電路單元271的輸出信號OUT可基於緩衝器輸入信號IN急劇變成高電平。同時，在第二比較器320中，第二比較器320的輸出信號N2還可成為低電平信號並且可被提供給NMOS電晶體MN8的柵極。NMOS電晶體MN8可被截止，並且第二信號產生單元323可以使第二促進信號Inout不被產生。在緩衝器輸出信號OUT響應於緩衝器輸入信號IN從低電平改變為高電平而改變為高電平之後，第一使能信號EN可成為低電平，並且第二使能信號ENB可成為高電平。因此，第一比較器313和第二比較器323的操作可被停止。可以期望，在緩衝器輸入信號IN 從低電平改變到高電平(例如，圖5的時間段t 1)時，第二使能信號ENB保持低電平。
在示例實施例中，在第一比較器310和第二比較器320基於緩衝器輸入信號IN輸出緩衝器輸出信號OUT之後，第一使能信號EN和第二使能信號ENB可被設置為停止。因此，在輸出信號OUT被輸出之後，第一比較器310和第二比較器320的操作可被停止，進一步防止電流的消耗。所以，響應於轉換速率促進功能添加到輸出緩衝器27，可僅對預定時間段(例如，圖5中的時間段tl)執行促進操作，因此添加到輸出緩衝器27的轉換速率促進功能引起的電流消耗會影響不大。 同時，如圖5中所示，響應於緩衝器輸入信號IN從第二電平改變到第一電平，例如，響應於緩衝器輸入信號IN從高電平改變到低電平，第一輸入信號INP和第二輸入信號 INN可被提供給轉換速率促進電路單元300，其中，所述第一輸入信號INP可以為低電平信號，所述第二輸入信號INN可以為相比於第一輸入信號INP為相對高電平。在一示例中，第一使能信號EN可以為高電平信號，第二使能信號ENB可以成為低電平信號。因此，第一比較器310和第二比較器320可以被啟動。第一比較器310的第一比較單元311的輸出信號m可成為高電平信號，並可被提供給PMOS電晶體PM4的柵極。PMOS電晶體MP4可被截止，並且第一信號產生單元313可引起不產生第一促進信號Ipout。第二比較器320的第二比較單元321的輸出信號N2可成為高電平信號，並可被提供給NMOS電晶體MN8的柵極。因此，NMOS電晶體MN8可被導通，並且第二信號產生單元 323可產生第二促進信號hout。第二促進信號Inout可被提供給放大電路單元271的上拉單元，以形成電流鏡 PMUPM2的電流通路。因此，上拉電晶體PU的柵極電壓電平Vpout可通過上拉單元的電流鏡PM1、PM2急劇增加，因此，放大電路單元271的輸出信號OUT可成為低電平，如圖5中所
7J\ ο如上所述，在第一比較器310和第二比較器320基於緩衝器輸入信號IN輸出緩衝器輸出信號OUT之後，第一使能信號EN和第二使能信號ENB被設置為停止，用於停止第一比較器310和第二比較器320的操作。可以期望，在緩衝器輸入信號IN從高電平改變到低電平(圖5中的t2)的同時，第一使能信號EN保持高電平。圖6是根據另一示例實施例的輸出緩衝器的框圖。參照圖6，輸出緩衝器27可包括放大電路單元281和轉換速率促進電路單元600。放大電路單元281可以為如下的放大器並且可包括單位增益放大器，即，所述放大器可接收緩衝器輸入信號IN以提供第一電平或第二電平的緩衝器輸出信號OUT。在圖6的示例中，放大電路單元281可具有輸出端2，所述輸出端2可提供緩衝器輸出信號0UT，但這僅是示例。放大電路單元281可具有上拉單元和下拉單元，其中，所述上拉單元可通過基於緩衝器輸入信號IN執行上拉操作來提供第一電平的緩衝器輸出信號， 下拉單元可通過基於緩衝器輸入信號IN執行下拉操作來提供第二電平的緩衝器輸出信號 OUT。與圖3的輸出緩衝器不同，在該示例實施例中的輸出緩衝器中，上拉單元和下拉單元可分別只包括PMOS電晶體PU和NMOS電晶體PD。轉換速率促進電路單元600可通過將緩衝器輸入信號IN設置為第一輸入信號INP 和將緩衝器輸出信號設置為第二輸入信號INN來對放大電路單元觀1提供第一促進信號 Inout和第二促進信號Ipout。第一促進信號Inout可被提供給放大電路單元的下拉電晶體PD的柵極，以促進下拉操作，並且第二促進信號Ipout可被提供給放大電路單元的上拉電晶體PU的柵極以促進上拉操作。圖7是圖6中的轉換速率促進電路單元600的詳細電路圖。參照圖7，轉換速率促進電路單元600可提供第一比較器710，可通過將第一輸入信號INP與第二比較輸入信號 INN相比較來將第一促進信號Inout提供給放大電路單元觀1，其中，第一輸入信號INP為緩衝器輸入信號IN，第二輸入信號INN為緩衝器輸出信號OUT ；第二比較器720，可通過將第一輸入信號INP與第二輸入信號INN相比較來將第二促進信號Ipout提供給放大電路單
元 281ο 第一比較器710和第二比較器720的配置與圖4中的第一比較器和第二比較器的配置大部分相同。但是，第一比較器710的第一比較單元711可將輸出信號N3提供給NMOS 電晶體麗2的漏極(PM0S電晶體MP2的漏極)，其中，在NMOS電晶體麗2中第二輸入信號 INN提供給柵極；第二比較器720的第二比較器721可將輸出信號N4提供給PMOS電晶體 MP5的漏極(NM0S電晶體麗5的漏極)，其中，在PMOS電晶體MP5中第二輸入信號INN提供給柵極。因此，從第一比較器710輸出的第一促進信號Inout可被直接提供給放大電路單元281的上拉電晶體PU的柵極，從第二比較器720輸出的第二促進信號Ipout可被直接提供給放大電路單元的下拉電晶體PD的柵極。將參照圖8的操作波形示圖來解釋圖6和圖7的輸出緩衝器27的操作。響應於緩衝器輸入信號IN從第一電平改變到第二電平，例如，響應於緩衝器輸入信號IN從低電平改變到高電平，如圖8所示，第一輸入信號INP和第二輸入信號INN可被提供給轉換速率促進電路單元600，其中，所述第一輸入信號INP可以為高電平信號，所述第二輸入信號INN可以為相比於第一輸入信號INP為相對低電平信號。在一示例中，第一使能信號EN可以為高電平信號，第二使能信號ENB可以成為低電平信號。因此，第一比較器710和第二比較器720可被使能。第一比較器710的第一比較單元711的輸出信號N3可提供高電平信號，並且可被提供給PMOS電晶體MP4的柵極。PMOS電晶體MP4可被截止，第一信號產生單元313可引起不產生第一促進信號hout。第二比較器720的第二比較單元721的輸出信號N4也可成為高電平，並可被提供給NMOS電晶體MN8的柵極。NMOS電晶體MN8可被導通，並且第二信號產生單元323可產生第二促進信號Ipout，如圖8所示。第二促進信號Ipout可被提供給放大電路單元的上拉電晶體PU的柵極。因此，提供給上拉電晶體PU的柵極的上拉信號可急劇地增加，並因此，緩衝器輸出信號OUT可基於緩衝器輸入信號IN急劇地成為高電平。在緩衝器輸出信號OUT響應於緩衝器輸入信號IN從低電平改變到高電平而改變到高電平之後，第一使能信號EN可成為低電平，第二使能信號ENB可成為高電平。因此，第一比較器313和第二比較器323的操作可被停用。可以期望，當緩衝器輸入信號IN從低電平變為高電平(例如，圖8中的時間段tl)時，第二使能信號ENB保持低電平。在輸出信號OUT被輸出之後，第一比較器710和第二比較器720的操作可被停止， 防止電流的進一步消耗。因此，即使轉換速率促進功能添加到輸出緩衝器277，通過轉換速率促進功能添加到輸出緩衝器277而引起的電流消耗可能不明顯。同時，響應於緩衝器輸入信號IN從第二電平改變到第一電平，例如，響應於緩衝器輸入信號IN從高電平改變到低電平，如圖8所示，第一輸入信號INP和第二輸入信號INN 可被提供給轉換速率促進電路單元600，所述第一輸入信號INP可以為低電平信號，第二輸入信號INN可以為相比於第一輸入信號INP為相對高的電平。在一示例中，第一使能信號 EN可以為高電平信號，並且第二使能信號ENB可成為低電平信號。因此，第一比較器710和第二比較器720可被啟動。第一比較器710的第一比較單元711的輸出信號N3可成為低電平並可被提供給 PMOS電晶體MP4的柵極。如圖8所示，PMOS電晶體MP4可被導通，第一信號產生單元313 可產生第一促進信號hout。比較器720的第二比較單元721的輸出信號N4還可成為低電平，並且可被提供給NMOS電晶體MN8的柵極。NMOS電晶體MN8可被截止，第二信號產生單元323可引起不產生第二促進信號Ipout。第一促進信號Inout可被提供給放大電路單元的下拉電晶體PD的柵極。因此，提供給下拉電晶體PD的柵極的下拉信號可急劇增加，並因此，緩衝器輸出信號OUT可急劇成為低電平。相似地，在第一比較器710和第二比較器720基於緩衝器輸入信號IN輸出緩衝器輸出信號OUT之後，第一使能信號EN和第二使能信號ENB可被設置為停止，用於停止第一比較器710和第二比較器720的操作。可以期望，第一使能信號EN保持高電平，而緩衝器輸入信號IN從高電平改變到低電平(例如，圖8中的時間段t2)。在圖6中示出的示例中，放大電路單元的上拉單元和下拉單元可分別包括 PMOS電晶體和NMOS電晶體，但是這僅是示例。如圖4所示，上拉單元可包括上拉電晶體PU 和電流鏡PM1、PM2，下拉單元可包括下拉電晶體PD和電流鏡PN 1、PN2。在一示例中，從第一比較器710輸出的第一促進信號Ipout可被直接提供給下拉電晶體PD的柵極，與第一促進信號Ipout提供給下拉單元的電流鏡的圖4的示例不同；以及，從第二比較器720輸出的第二促進信號Inout可被直接提供給上拉電晶體PU的柵極，與第二促進信號Inout提供給上拉單元的電流鏡的圖4的示例不同。在一示例實施例中，第一比較器的第一信號產生單元和第二比較器的第二信號產生單元可具有提供有預定的第一偏置信號BIASP和第二偏置信號BIASN的PMOS電晶體MP3 和NMOS電晶體MN7。因此，預定電平的第一促進信號Inout和第二促進信號Ipout可被產生，穩定的執行轉換速率促進操作。如上所述，MOS電晶體的漏極電流可被表示為以下的等式(1)。Id = K · W/L · (Vgs-Vth)2(1)在上述等式(1)中，為了從傳統輸出緩衝器獲得與實施例相同的轉換速率，包括輸出端的MOS電晶體的寬度(W)對長度(L)的比率(W/L)應增加到(W/L)2。即，在實施例中，如果MOS電晶體的柵源電壓(Vgs)增加大於IV，則可節省與(W/L)2相當的面積。上面，已描述了一些示例。然而，應該理解，可進行各種修改。例如，如果以不同的順序執行描述的技術和/或如果以不同的方式組合描述的系統、構架、裝置或電路中的部件和/或通過其他部件或其等同物來代替或補充描述的系統、構架、裝置或電路中的部件， 則可獲得合適的結果。例如，可合適地調換相位和電晶體類型。因此，其它實施在權利要求的範圍內。
權利要求
1.一種用於輸出緩衝器的轉換速率促進電路，所述輸出緩衝器包括上拉單元和下拉單元，所述上拉單元通過接收緩衝器輸入信號並執行上拉操作來提供第一電平的緩衝器輸出信號，所述下拉單元通過接收緩衝器輸入信號並執行下拉操作來提供具有與第一電平相反相位的第二電平的緩衝器輸出信號，所述電路包括第一比較器，被配置為通過輸入第一輸入信號和第二輸入信號來產生第一促進信號， 所述第一促進信號被配置為促進所述輸出緩衝器的下拉單元的下拉操作；以及，第二比較器，被配置為通過輸入第一輸入信號和第二輸入信號來產生第二促進信號， 所述第二促進信號被配置為促進所述輸出緩衝器的上拉單元的上拉操作。
2.根據權利要求1所述的電路，其中， 第一輸入信號包括緩衝器輸入信號；以及， 第二輸入信號包括緩衝器輸出信號。
3.根據權利要求2所述的電路，其中，第一比較器還被配置為響應於緩衝器輸入信號從低電平改變到高電平而產生第一促進信號。
4.根據權利要求3所述的電路，其中，第一比較器還被配置為在產生第一促進信號之後被停止。
5.根據權利要求3所述的電路，其中，第一比較器包括第一比較單元，被配置為接收第一輸入信號和第二輸入信號並比較第一輸入信號與第二輸入信號；以及，第一信號產生單元，被配置為根據第一比較單元的輸出信號產生第一促進信號。
6.根據權利要求5所述的電路，其中， 上拉單元包括PMOS電晶體；以及，電流鏡，包括一對PMOS電晶體；以及，下拉單元包括NMOS電晶體；以及，電流鏡，包括一對NMOS電晶體。
7.根據權利要求6所述的電路，其中，第一比較單元，包括被配置為用於差分放大的一對電晶體，所述一對電晶體中第一輸入信號和第二輸入信號被提供給各自的柵極；以及，第一比較單元的輸出信號被提供給所述一對電晶體中被提供第一輸入信號的電晶體的漏極。
8.根據權利要求7所述的電路，其中，第一信號產生單元包括 第一 PMOS電晶體，被配置為基於第一偏置信號執行電流鏡操作；以及第二 PMOS電晶體，連接到第一 PMOS電晶體並被配置為基於第一比較單元的輸出信號產生第一促進信號，其中，第一信號產生單元還被配置為將第一促進信號提供給下拉單元的電流鏡。
9.根據權利要求2所述的電路，其中，第二比較器還被配置為響應於緩衝器輸入信號從低電平改變到高電平而產生第二促進信號。
10.根據權利要求9所述的電路，其中，第二比較器包括第二比較單元，被配置為接收第一輸入信號和第二輸入信號並比較第一輸入信號第二輸入信號；以及，第二信號產生單元，被配置為根據第二比較單元的輸出信號產生第二促進信號。
11.根據權利要求10所述的電路，其中， 上拉單元包括PMOS電晶體；以及， 下拉單元包括NMOS電晶體。
12.根據權利要求11所述的電路，其中，第二比較單元，包括被配置為用於差分放大的一對PMOS電晶體，所述一對電晶體中第一輸入信號和第二輸入信號被提供給各自的柵極；以及，第二比較單元的輸出信號被提供給所述一對PMOS電晶體中被提供第二輸入信號的電晶體的漏極。
13.根據權利要求12所述的電路，其中，第二信號產生單元包括 第一 NMOS電晶體，被配置為基於第二偏置信號執行電流鏡操作；第二 NMOS電晶體，連接到第一 NMOS電晶體並被配置為基於第二比較單元的輸出信號產生第二促進信號，其中，第二信號產生單元，還被配置為將第二促進信號提供給上拉單元的上拉電晶體。
14.根據權利要求5所述的電路，其中，第一比較器還包括第一控制器，所述第一控制器被配置為在第一比較單元產生第一促進信號之後停止第一比較單元的操作。
15.根據權利要求14所述的電路，第一控制器包括第一NMOS電晶體，所述第一 NMOS電晶體連接到第一比較單元並被配置為基於第一使能信號停止第一比較單元的操作。
16.根據權利要求2所述的電路，其中，第二比較器還被配置為響應於緩衝器輸入信號從高電平改變到低電平而產生第二促進信號。
17.根據權利要求16所述的電路，其中，第二比較器還被配置為在產生第二促進信號之後被停止。
18.根據權利要求16所述的電路，其中，第二比較器包括第二比較單元，被配置為輸入第一輸入信號和第二輸入信號並比較第一輸入信號與第二輸入信號；以及，第二信號產生單元，被配置為根據第二比較單元的輸出信號產生第二促進信號。
19.根據權利要求18所述的電路，其中， 上拉單元包括PMOS電晶體；以及，電流鏡，包括一對PMOS電晶體；以及，下拉單元包括NMOS電晶體；以及電流鏡，包括一對NMOS電晶體。
20.根據權利要求19所述的電路，其中，第二比較單元，包括被配置為用於差分放大的一對PMOS電晶體，所述一對電晶體中第一輸入信號和第二輸入信號被提供給各自的柵極；第二比較單元的輸出信號被提供給所述一對PMOS電晶體中的被提供第一輸入信號的電晶體的漏極。
21.根據權利要求20所述的電路，其中，第二信號產生單元包括 第二 NMOS電晶體，被配置為第二偏置信號執行電流鏡操作；以及，第三NMOS電晶體，連接到第二 NMOS電晶體並被配置為基於第二比較單元的輸出信號產生第二促進信號，其中，第二信號產生單元還被配置為將第二促進信號提供給上拉單元的電流鏡。
22.根據權利要求2所述的電路，其中，第一比較器還被配置為響應於緩衝器輸入信號從高電平改變到低電平而產生第一促進信號。
23.根據權利要求22所述的電流，其中，第一比較器包括第一比較單元，被配置為接收第一輸入信號和第二輸入信號並比較第一輸入信號和第二輸入信號；以及，第一信號產生單元，被配置為根據第二比較單元的輸出信號產生第二促進信號。
24.根據權利要求23所述的電路，其中， 上拉單元包括PMOS電晶體；以及， 下拉單元包括NMOS電晶體。
25.根據權利要求M所述的電路，其中，第一比較單元包括被配置為用於差分放大的一對NMOS電晶體，所述一對PMOS電晶體中第一輸入信號和第二輸入信號提供給各自的柵極；以及第一比較單元的輸出信號被提供給所述一對NMOS電晶體中的提供有第二輸入信號的電晶體的漏極。
26.根據權利要求25所述的電路，其中，第一信號產生單元包括第一 PMOS電晶體，被配置為基於第一偏置信號來執行電流鏡操作；以及， 第二 PMOS電晶體，連接到第一 PMOS電晶體並被配置為基於第一比較單元的輸出信號產第一促進信號，其中，第一信號產生單元還被配置為將第一促進信號提供給下拉單元的下拉電晶體。
27.根據權利要求18所述的電路，其中，第二比較器還包括第二控制器，所述第二控制器被配置為在第二比較單元產生第二促進信號之後停止第二比較單元的操作。
28.根據權利要求27所述的電路，其中，第二控制器包括第三PMOS電晶體，所述第三 PMOS電晶體連接到第二比較單元並被配置為基於包括與第一使能信號相反的相位的第二使能信號停止第一比較單元的操作。
29.一種用於源極驅動器的輸出緩衝器，所述輸出緩衝器包括 放大電路單元，包括上拉單元，被配置為通過接收緩衝器輸入信號以及執行上拉操作來提供第一電平的緩衝器輸出信號；下拉單元，被配置為通過接收緩衝器輸入信號以及執行下拉操作來提供包括與第一電平相反的相位的第二電平的緩衝器輸出信號；以及，轉換速率促進電路，被配置為通過將緩衝器輸入信號設置為第一輸入信號以及將緩衝器輸出信號設置為第二輸入信號來產生第一促進信號和第二促進信號，以促進放大電路單元的上拉單元的上拉操作和下拉單元的下拉操作。
30.根據權利要求四所述的輸出緩衝器，其中，轉換速率促進單元包括 第一比較器，被配置為輸入第一輸入信號和第二輸入信號，以及， 產生第一促進信號；以及第二比較器，被配置為 輸入第一輸入信號和第二輸入信號，以及， 產生第二促進信號。
31.根據權利要求30所述的輸出緩衝器，其中，第一比較器和第二比較器中的每一個包括比較單元，被配置為輸入第一輸入信號和第二輸入信號並比較第一輸入信號與第二輸入信號；信號產生單元，被配置為根據比較單元的輸出信號分別產生第一促進信號和第二促進信號。
32.根據權利要求31所述的輸出緩衝器，其中，所述第一比較器和第二比較器中的每一個還包括控制器，被配置為在所述第一比較器和第二比較器產生第一促進信號和第二促進信號之後，基於第一使能信號或第二使能信號停止所述第一比較器或第二比較器的操作。
33.一種具有輸出緩衝器的源極驅動器，其中，輸出緩衝器輸入輸入信號並提供輸出信號，所述源極驅動器包括放大電路單元，包括上拉單元，被配置為通過接收緩衝器輸入信號以及執行上拉操作來提供第一電平的緩衝器輸出信號；以及，下拉單元，被配置為通過接收緩衝器輸入信號以及執行下拉操作來提供包括與第一電平相反的相位的第二電平的緩衝器輸出信號；以及，轉換速率促進電路，被配置為通過將緩衝器輸入信號設置為第一輸入信號以及將緩衝器輸出信號設置為第二輸入信號來產生第一提供信號和第二促進信號，以促進放大電路單元的上拉單元的上拉操作和下拉單元的下拉操作。
34.一種用於輸出緩衝器的轉換速率促進電路的方法，所述方法包括由第一比較器通過輸入第一輸入信號和第二輸入信號來產生第一促進信號，所述第一促進信號被配置為促進所述輸出緩衝器的上拉單元的上拉操作；以及，由第二比較器通過輸入第一輸入信號和第二輸入信號來產生第二促進信號，所述第二促進信號被配置為促進所述輸出緩衝器的下拉單元的下拉操作。
35.一種用於輸出緩衝器的轉換速率促進電路，所述電路包括第一比較器，被配置為通過輸入第一信號和第二信號來產生第一促進信號，所述第一促進信號被配置為促進輸出緩衝器的上拉單元的上拉操作；以及，第二比較器，被配置為通過輸入第一信號和第二信號來產生第二促進信號，所述第二促進信號被配置為促進輸出緩衝器的下拉單元的下拉操作。
36.根據權利要求35所述的電路，其中，第一比較器還被配置為響應於第一信號從高電平改變到低電平而產生第一促進信號。
37.根據權利要求36所述的電路，其中，第一比較器還被配置為在產生第一促進信號之後被停止。
38.根據權利要求36所述的電路，其中，第一比較器包括第一比較單元，被配置為接收第一信號和第二信號並比較第一信號與第二信號；以及第一信號產生單元，被配置為根據第一比較單元的輸出信號產生第一促進信號。
39.根據權利要求35所述的電路，其中，第二比較器還被配置為響應於第一信號從低電平改變到高電平而產生第二促進信號。
40.根據權利要求39所述的電路，其中，第二比較器包括第二比較單元，被配置為輸入第一信號和第二信號並比較第一信號與第二信號； 第二信號產生單元，被配置為根據第二比較單元的輸出信號產生第二促進信號。
全文摘要
提供了一種轉換速率促進電路、具有該電路的輸出緩衝器及其方法。在包括上拉單元和下拉單元的輸出緩衝器中，其中，所述上拉單元通過接收緩衝器輸入信號並執行上拉操作來提供第一電平的緩衝器輸出信號，所述下拉單元通過接收緩衝器輸入信號並執行下拉操作來提供具有與第一電平相反的相位的第二電平的緩衝器輸出信號，轉換速率促進電路包括第一比較器，通過輸入第一輸入信號和第二輸入信號來產生第一促進信號，以促進輸出緩衝器的上拉單元的上拉操作；第二比較器，通過輸入第一輸入信號和第二輸入信號來產生第二促進信號，以促進輸出緩衝器的下拉單元的下拉操作。
文檔編號G09G3/20GK102339584SQ201110221438
公開日2012年2月1日 申請日期2011年7月19日 優先權日2010年7月19日
發明者尹浚烈, 李在勳, 李暾雨, 柳枝澔, 蔣一權, 金珉成, 金瑛哲, 金素娟, 閔庚源 申請人:美格納半導體有限公司