半導體檢測結構及檢測方法
2023-04-30 11:47:01 2
專利名稱：半導體檢測結構及檢測方法
技術領域：
本發明涉及半導體測試技術，特別涉及一種半導體檢測結構及檢測方法。
背景技術：
隨著半導體技術不斷發展，目前半導體器件的特徵尺寸已經變得非常小，希望在二維的封裝結構中增加半導體器件的數量變得越來越困難，因此三維封裝成為一種能有效提高晶片集成度的方法。目前的三維封裝包括基於金線鍵合的晶片堆疊(Die Stacking)、封裝堆疊(Package Stacking)和基於娃通孔(Through Silicon Via,TSV)的三維堆疊。其中，利用矽通孔的三維堆疊技術具有以下三個優點:(I)高密度集成；(2)大幅地縮短電互連的長度，從而可以很好地解決出現在二維系統級晶片(SOC)技術中的信號延遲等問題；利用矽通孔技術，可以把具有不同功能的晶片(如射頻、內存、邏輯、MEMS等)集成在一起來實現封裝晶片的多功能。因此，所述利用矽通孔互連結構的三維堆疊技術日益成為一種較為流行的晶片封裝技術。由於矽通孔的深度一般會達到幾百納米至幾千納米，所述矽通孔側壁和表面還形成有絕緣層，在所述絕緣層表面的矽通孔內填充滿導電材料。形成的矽通孔可能出現各種缺陷，例如，由於矽通孔中導電材料的不完全填充導致空隙的產生，由於晶片的翹曲或互連層內導電材料的電學遷移導致導電接觸失效，以及矽通孔本身的破裂等。現有的對矽通孔進行檢測的技術請參考公開號為US2011/0102006A1的美國專利文獻，請參考圖1，該專利中測試半導體裝置的電路包括:測試電壓施加單元10，用於接收相應測試模式信號，將測試電壓施加到矽通孔30的第一端；檢測單元20，連接到所述矽通孔30的第二端，檢測從所述矽通孔30第二端輸出的電流。根據所述電流與參考值進行比較，判斷所述矽通孔是否正常。由於所述迴路中的電阻不僅包括矽通孔的電阻，還包括互連層的電阻，因此，當所述矽通孔內有缺陷時，矽通孔的電阻改變，檢測單元測得的電流發生變化，當互連層內有缺陷，互連層的電阻改變，檢測單元測得的電流也會發生變化。利用上述測試半導體裝置的電路不能有效的區分是矽通孔內有缺陷，還是互連層內有缺陷。
發明內容
本發明解決的問題是提供一種半導體檢測結構及檢測方法，可以獨立地檢測矽通孔內是否有缺陷，不會受互連層的影響。為解決上述問題，本發明實施例提供了一種半導體檢測結構，包括:半導體襯底，所述半導體襯底具有第一表面和與第一表面相對的第二表面；所述半導體襯底內至少形成三個貫穿其厚度的矽通孔；位於所述半導體襯底第一表面的分立的金屬互連層，所述金屬互連層具有加載節點和測試節點，各金屬互連層與相應的矽通孔相連接；位於所述半導體襯底第二表面的再分配層，所述再分配層依次與每個矽通孔的底部電學連接。可選的，所述金屬互連層包括連接區和節點區，所述連接區與矽通孔相連接，節點區位於連接區兩側，一側節點區具有加載節點，另一側節點區具有測試節點。
可選的，所述再分配層的材料為銅或鋁。可選的，所述金屬互連層的材料為銅或鋁。可選的，所述分立的金屬互連層之間通過絕緣層電學隔離。本發明實施例提供了一種利用所述半導體檢測結構的檢測方法，包括:向待檢測矽通孔、位於其一側的第一測試矽通孔上對應的金屬互連層加載節點施加偏置電流，使得所述待檢測矽通孔、第一測試矽通孔、連接第一測試矽通孔和待檢測矽通孔的再分配層產生電流通路；測量待檢測矽通孔及位於其另一側的第二測試矽通孔對應的金屬互連層測試節點上的電壓，獲得待檢測矽通孔的電阻值，從而判斷出待檢測矽通孔是否存在缺陷。可選的，所述待檢測矽通孔及位於其另一側的第二測試矽通孔對應的金屬互連層測試節點上測得的電壓為待檢測矽通孔兩端的電壓，所述偏置電流的電流值為通過待檢測矽通孔兩端的電流值，利用所述測得的電壓和偏置電流的電流值，獲取待檢測矽通孔的電阻值。可選的，將所述測得的待檢測矽通孔電阻值與第一參考值進行比較，判斷對應的待檢測矽通孔是否存在缺陷。可選的，還包括，測量第三測試矽通孔和第四測試矽通孔上對應金屬互連層測試節點上的電壓，所述第三測試矽通孔和第四測試矽通孔位於所述待檢測矽通孔和第一測試矽通孔的兩側，獲得連接待測矽通孔和第一測試矽通孔的再分配層的電阻，從而判斷出連接待測矽通孔和第一測試矽通孔的再分配層是否存在缺陷。可選的，所述第三測試矽通孔和第四測試矽通孔上對應金屬互連層測試節點上測得的電壓為連接待測矽通孔和第一測試矽通孔的再分配層兩端的電壓，所述偏置電流的電流值為連接待測矽通孔和第一測試矽通孔的再分配層兩端的電流值，利用所述測得的電壓和偏置電流的電流值，獲取連接待測矽通孔和第一測試矽通孔的再分配層兩端的電阻值。可選的，將所述測得的待測矽通孔和第一測試矽通孔的再分配層的電阻值與第二參考值進行比較，判斷對應的待測矽通孔和第一測試矽通孔的再分配層是否存在缺陷。與現有技術相比，本發明實施例具有以下優點:所述半導體檢測結構形成有至少三個矽通孔，所述三個矽通孔通過再分配層進行相互間連接，且每一個矽通孔與對應的金屬互連層相連接，所述金屬互連層具有加載節點和測試節點，向待檢測矽通孔、及位於其一側的第一測試矽通孔上對應的金屬互連層加載節點施加偏置電流，測量待檢測矽通孔及與位於其另一側的第二測試矽通孔上對應金屬互連層測試節點上的電壓，獲得待檢測矽通孔的電阻值，從而判斷出待檢測矽通孔是否存在缺陷。進一步的，測量位於待檢測矽通孔和第一測試矽通孔之間或兩側的矽通孔對應的金屬互連層測試節點上的電壓，並根據所述電壓和偏置電流的電流值獲得對應的再分配層的電阻，從而判斷對應的再分配層內是否存在缺陷。
圖1是現有技術的測試半導體裝置的電路的結構示意圖；圖2是本發明實施例的利用半導體檢測結構進行檢測的檢測方法的流程示意圖3、圖4是本發明第一實施例的半導體檢測結構的結構示意圖；圖5、圖6是本發明第一實施例的測試過程中半導體檢測結構的結構示意圖；圖7、圖8是本發明第二實施例的半導體檢測結構的結構示意圖；圖9是本發明第二實施例的測試過程中半導體檢測結構的結構示意圖。
具體實施例方式由於現有技術對矽通孔進行檢測的裝置不能有效地區分是矽通孔內有缺陷，還是互連層內有缺陷，所述缺陷包括:由於矽通孔中導電材料的不完全填充導致空隙的產生，由於晶片的翹曲或互連層內導電材料的電學遷移導致導電接觸失效，以及矽通孔本身的破裂等。因此，發明人經過研究，提出了一種半導體檢測結構，包括:半導體襯底，所述半導體襯底具有第一表面和與第一表面相對的第二表面；所述半導體襯底內至少形成三個貫穿其厚度的矽通孔；位於所述半導體襯底第一表面的分立的金屬互連層，所述金屬互連層具有加載節點和測試節點，各金屬互連層與相應的矽通孔相連接；位於所述半導體襯底第二表面的再分配層，所述再分配層依次與每個矽通孔的底部電學連接。本發明實施例還提出了一種對應的檢測方法，請參考圖2，為本發明實施例的利用所述半導體檢測結構進行檢測的檢測方法的流程示意圖，包括:步驟S101，向待檢測矽通孔、位於其一側的第一矽通孔上對應的金屬互連層加載節點施加偏置電流，使得所述待檢測矽通孔、第一矽通孔、連接第一矽通孔和待檢測矽通孔的再分配層產生電流通路；步驟S102，測量待檢測矽通孔及位於其另一側的第二矽通孔對應的金屬互連層測試節點上的電壓，獲得待檢測矽通孔的電阻值，從而判斷出待檢測矽通孔是否存在缺陷。本發明實施例將偏置電流施加在待檢測矽通孔和位於其一側的第一矽通孔對應的金屬互連層加載節點間，通過測量待檢測矽通孔及位於其另一側的第二矽通孔對應的金屬互連層測試節點上的電壓，就能精確的獲得待檢測矽通孔的電阻，從而判斷待檢測矽通孔內是否有缺陷，既可以實時地檢測矽通孔的質量，也可以用於在可靠性測試中檢測矽通孔的質量。為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施方式
做詳細的說明。第一實施例本發明第一實施例首先提供了一種半導體檢測結構，請一併參考圖3和圖4，圖3為本發明第一實施例的俯視視角的結構示意圖，圖4為圖2中XX'對應的半導體檢測結構的剖面結構示意圖，具體包括:半導體襯底100，所述半導體襯底100具有第一表面101和與第一表面101相對的第二表面102，位於所述半導體襯底100內且貫穿半導體襯底100厚度的3個矽通孔110，位於所述半導體襯底100第一表面101的分立的金屬互連層120，所述金屬互連層120具有加載節點130和測試節點140，各金屬互連層120與相應的矽通孔110相連接；位於所述半導體襯底第二表面102的再分配層150，所述再分配層150依次與每個矽通孔110的底部電學連接。所述半導體襯底100為矽襯底、鍺襯底、矽鍺襯底、碳化矽襯底、氮化鎵襯底其中的一種。其他實施例中，所述半導體襯底100包括襯底和位於襯底表面的層間介質層,使得所述矽通孔貫穿整個襯底和層間介質層的總厚度。在所述半導體襯底的第一表面101上還形成有半導體器件(未圖示)，如MOS電晶體、電阻、電容等。所述矽通孔110包括位於通孔(未圖示)側壁和底部表面的絕緣層(未圖示)、位於絕緣層表面的擴散阻擋層(未圖示)和位於所述擴散阻擋層表面且填充滿通孔的導電材料(未圖示)。在本實施例中，所述矽通孔110的個數為三個，依次為第一矽通孔111，第二矽通孔112，第三矽通孔113。在其他實施例中，所述矽通孔的數量多於三個。所述金屬互連層120的材料為銅或鋁。所述金屬互連層120包括連接區(未標示)和節點區(未標示)，所述連接區為位於矽通孔110表面的金屬互連層，所述連接區與矽通孔110相連接；所述節點區為與連接區相連接的金屬互連線，所述連接區通過節點區的金屬互連線與其它器件電學連接。在本實施例中，所述節點區位於連接區兩側，一側的節點區具有加載節點130，另一側的節點區具有測試節點140。所述加載節點130和測試節點140與連接區分別連接，使得加載偏置電流和測試電壓時獨立地與金屬互連層120的連接區相連，最終測得的電阻不包括所述金屬互連層120的電阻。由於本實施例的半導體檢測結構具有3個矽通孔，分別為第一矽通孔111，第二矽通孔112，第三矽通孔113，相對應的，所述加載節點130和測試節點140包括:與第一娃通孔111相連接的第一加載節點131和第一測試節點141，與第二矽通孔112相連接的第二加載節點132和第二測試節點142，與第三矽通孔113相連接的第三加載節點133和第三測試節點143，由於各金屬互連層是分立的，與不同矽通孔相連的加載節點和測試節點也電學隔離。在其他實施例中，由於在測試過程中，待檢測矽通孔對應的加載節點用於施加偏置電流，所述測試矽通孔對應的測試節點用於測試對應的電壓，因此，為了減小加載節點、測試節點的數量，降低工藝成本，也可以只形成待檢測矽通孔對應的加載節點，只形成測試矽通孔對應的測試節點。在所述半導體襯底100和金屬互連層120表面，還可以形成若干層層間介質層(未圖示)和金屬導電層(未圖示)，所述金屬導電層用於電學連接矽通孔和半導體襯底上的器件，所述層間介質層還可以將分立的金屬互連層之間進行電學隔離。所述再分配層150的材料為銅或鋁。所述再分配層150依次與每個矽通孔的底部電學連接，使得所述測試結構不僅可獨立地檢測矽通孔的電阻，還可以獨立地檢測再分配層的電阻，從而判斷出對應的待檢測矽通孔或再分配層是否存在缺陷。在其他區域，所述再分配層150還可以連接有焊盤，使得半導體襯底上的器件可以通過矽通孔、再分配層、焊盤與其他晶片電學連接。本發明第一實施例還提供了一種利用所述半導體檢測結構對矽通孔進行檢測的檢測方法。在本實施例中，請一併參考圖3和圖5，所述第二矽通孔112為待檢測矽通孔，位於所述待檢測矽通孔的一側的第一矽通孔111為第一測試矽通孔，位於所述待檢測矽通孔的另一側的第三矽通孔113為第二測試矽通孔。在所述第一矽通孔111和第二矽通孔112對應的第一加載節點131和第二加載節點132之間施加偏置電流，使得所述第一矽通孔111、第二矽通孔112和連接兩者之間的再分配層150產生電流通路，並記錄所述電流值。然後，通過在所述第二矽通孔112和第三矽通孔113對應的金屬互連層的第二測試節點142、第三測試節點143進行測試，測得所述第二測試節點142、第三測試節點143兩端的電壓，由於所述第二測試節點142、第三測試節點143兩端之間的迴路包括第二矽通孔112、第三矽通孔113、連接第二矽通孔112和第三矽通孔113之間的再分配層150，而其中所述只有第二矽通孔112內有電流，因此，所述第二測試節點142、第三測試節點143兩端的測得的電壓僅為所述第二矽通孔112頂部和底部兩端之間的電壓，通過第二矽通孔112兩端的電流值為所述偏置電流的電流值，根據所述測得的電壓和電流值，計算出所述第二矽通孔112頂部和底部之間的電阻值，並將所述電阻值與第一參考值進行比較判斷所述第二矽通孔112內是否有缺陷。所述第一參考值為沒有缺陷的矽通孔的電阻值。 在其他實施例中，請一併參考圖3和圖6，所述第二矽通孔112為待檢測矽通孔，位於所述待檢測矽通孔的一側的第三矽通孔113為第一測試矽通孔，位於所述待檢測矽通孔的另一側的第一矽通孔111為第二測試矽通孔。將偏置電流施加在所述第三矽通孔113和第二矽通孔112對應的金屬互連層第三加載節點133和第二加載節點132之間，使得所述第三矽通孔113、第二矽通孔112和兩者之間的再分配層150產生電流通路，並記錄所述電流值。然後，通過在所述第二矽通孔112和第一矽通孔111對應的第二測試節點142、第一測試節點141進行測試，測得所述第二測試節點142、第一測試節點141兩端的電壓，從而也可以測得所述第二矽通孔112頂部和底部之間的電壓，根據所述測得的電壓和電流值，計算出所述第二矽通孔112頂部和底部兩端之間的電阻值，並將所述電阻值與第一參考值進行比較，可以獨立的判斷所述第二矽通孔112內是否有缺陷。第二實施例本發明第二實施例提供了一種半導體檢測結構，請一併參考圖7和圖8，圖7為本發明第二實施例的俯視視角的結構示意圖，圖8為圖7中YY'對應的半導體檢測結構的剖面結構示意圖，具體包括:半導體襯底200，所述半導體襯底200具有第一表面201和與第一表面201相對的第二表面202，貫穿半導體襯底200厚度的4個矽通孔210，位於所述半導體襯底第一表面201的分立的金屬互連層220，所述金屬互連層220具有加載節點230和測試節點240，各金屬互連層220與相應的矽通孔210相連接；位於所述半導體襯底200第二表面202的再分配層250，所述再分配層250依次與每個矽通孔210的底部電學連接。本發明第二實施例的具體結構與第一實施例的具體結構相似，兩者的區別點僅在於:所述第二實施例的半導體檢測結構具有4個貫穿半導體襯底厚度的矽通孔，所述第一實施例的半導體檢測結構具有3個貫穿半導體襯底厚度的矽通孔。在其他實施例中，所述矽通孔的數量多於4個。在本實施例中，所述4個矽通孔210依次與再分配層250電學連接，四個矽通孔210依次為第一矽通孔211、第二矽通孔212、第三矽通孔213、第四矽通孔214，相對應的，與矽通孔210相連接的加載節點230和測試節點240包括:與第一矽通孔211相連接的第一加載節點231和第一測試節點241，與第二矽通孔212相連接的第二加載節點232和第二測試節點242，與第三矽通孔213相連接的第三加載節點233和第三測試節點243，與第四矽通孔214相連接的第三加載節點234和第三測試節點244，與不同矽通孔相連的加載節點和測試節點電學隔離。在其他實施例中，由於在測試過程中，待檢測矽通孔對應的加載節點用於施加偏置電流，所述測試矽通孔對應的測試節點用於測試對應的電壓，因此，為了減小加載節點、測試節點的數量，降低工藝成本，也可以只形成待檢測矽通孔對應的加載節點，只形成測試矽通孔對應的測試節點。本發明第二實施例還提供了一種利用所述半導體檢測結構對矽通孔進行檢測的檢測方法。請參考圖7和圖9，在所述第二矽通孔212和第三矽通孔213對應的金屬互連層第二加載節點232和第三加載節點233之間施加偏置電流，使得所述第二矽通孔212、第三矽通孔213和連接兩者之間的再分配層250產生電流通路，並記錄所述電流值。在本實施例中，所述第二矽通孔212為待檢測矽通孔，位於所述待檢測矽通孔的一側的第三矽通孔213為第一測試矽通孔，位於所述待檢測矽通孔的另一側的第一矽通孔211為第二測試矽通孔。通過在所述第一矽通孔211和第二矽通孔212對應的第一測試節點241、第二測試節點242進行測試，測得所述第一測試節點241、第二測試節點242兩端的電壓，由於所述第一測試節點241、第二測試節點242兩端之間的迴路包括第一矽通孔211、第二矽通孔212、第一矽通孔211和第二矽通孔212之間的再分配層250，而其中所述只有第二矽通孔212內有電流，因此，所述第一測試節點241、第二測試節點242兩端的測得的電壓僅為所述第二矽通孔212頂部和底部之間的電壓，通過第二矽通孔212兩端的電流值為所述偏置電流的電流值，根據所述測得的電壓和電流值，計算出所述第二矽通孔212頂部和底部之間的電阻值，並將所述電阻值與第一參考值進行比較，可以獨立地判斷所述第二矽通孔212內是否有缺陷。在另一實施例中，請參考圖7和圖9，所述第三矽通孔213為待檢測矽通孔，位於所述待檢測矽通孔的一側的第二矽通孔212為第一測試矽通孔，位於所述待檢測矽通孔的另一側的第四矽通孔214為第二測試矽通孔。通過在所述第三矽通孔213和第四矽通孔214對應的第三測試節點243、第四測試節點244進行測試，測得所述第三測試節點243、第四測試節點244兩端的電壓，由於所述第三測試節點243、第四測試節點244兩端之間的迴路包括第三矽通孔213、第四矽通孔214、第三矽通孔213和第四矽通孔214之間的再分配層250，而其中所述只有第三矽通孔213內有電流，因此，所述第三測試節點243、第四測試節點244兩端的測得的電壓僅為所述第三矽通孔213頂部和底部兩端之間的電壓，通過第三矽通孔213兩端的電流值為所述偏置電流的電流值，根據所述測得的電壓和電流值，計算出所述第三矽通孔213頂部和底部之間的電阻值，並將所述電阻值與第一參考值進行比較，可以獨立的判斷所述第三矽通孔213內是否有缺陷。現有技術中測試矽通孔的檢測裝置不能有效的區分是矽通孔內有缺陷，還是互連層內有缺陷，而利用上述本發明實施例的檢測方法，可以很方便地檢測矽通孔內是否有缺陷。但是在實際的測試過程中，當發現互連結構內有缺陷時，我們不僅需要了解矽通孔內是否有缺陷，還需要了解再分配層內是否有缺陷。利用上述提供的檢測方法仍不能有效的檢測再分配層內是否有缺陷，因此，本發明實施例還提供了利用所述半導體檢測結構對再分配層進行檢測的檢測方法。請參考圖7和圖9，在所述第二矽通孔212和第三矽通孔213對應的金屬互連層第二加載節點232和第三加載節點233之間施加偏置電流，使得所述第二矽通孔212、第三矽通孔213和連接兩者之間的再分配層250產生電流通路，並記錄所述電流值。在本實施例中，所述第二矽通孔312為待檢測矽通孔，位於所述待檢測矽通孔的一側的第三矽通孔213為第一測試矽通孔，位於所述待檢測矽通孔和第一測試矽通孔兩側的第一矽通孔211和第四矽通孔214為第三測試矽通孔和第四測試矽通孔。通過在所述第一矽通孔211和第四矽通孔214對應的第一測試節點241、第四測試節點244進行測試，測得所述第一測試節點241、第四測試節點244兩端的電壓，由於所述第一測試節點241、第四測試節點244兩端之間的迴路包括第一矽通孔211、第四矽通孔214、第一矽通孔211和第四矽通孔214之間的再分配層250，而其中只有連接所述第二矽通孔212和第三矽通孔213之間的再分配層250內有電流，因此，所述第一測試節點241、第四測試節點244兩端的測得的電壓僅為連接所述第二矽通孔212和第三矽通孔213之間的再分配層250的電壓，根據所述測得的電壓和電流值，計算出所述第二矽通孔212和第三矽通孔213之間的再分配層250的電阻值，並將所述電阻值與第二參考值進行比較，可以獨立的判斷所述第二矽通孔212和第三矽通孔213之間的再分配層250內是否有缺陷。所述第二參考值為沒有缺陷的連接所述待檢測矽通孔和第一測試矽通孔的再分配層的電阻值。綜上，所述半導體檢測結構形成有至少三個矽通孔，所述三個矽通孔通過再分配層進行相互間連接，且每一個矽通孔與對應的金屬互連層相連接，所述金屬互連層具有加載節點和測試節點，向待檢測矽通孔、及位於其一側的第一測試矽通孔上對應的金屬互連層加載節點施加偏置電流，測量待檢測矽通孔及與位於其另一側的第二測試矽通孔上對應金屬互連層測試節點上的電壓，獲得待檢測矽通孔的電阻值，從而判斷出待檢測矽通孔是否存在缺陷。進一步的，測量位於待檢測矽通孔和第一測試矽通孔之間或兩側的矽通孔對應的金屬互連層測試節點上的電壓，並根據所述電壓和偏置電流的電流值獲得對應的再分配層的電阻，從而判斷對應的再分配層內是否存在缺陷。本發明雖然已以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以利用上述揭示的方法和技術內容對本發明技術方案做出可能的變動和修改，因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化及修飾，均屬於本發明技術方案的保護範圍。
權利要求
1.一種半導體檢測結構,包括:半導體襯底，所述半導體襯底具有第一表面和與第一表面相對的第二表面； 其特徵在於，還包括:所述半導體襯底內至少形成三個貫穿其厚度的矽通孔；位於所述半導體襯底第一表面的分立的金屬互連層，所述金屬互連層具有加載節點和測試節點，各金屬互連層與相應的矽通孔相連接；位於所述半導體襯底第二表面的再分配層，所述再分配層依次與每個矽通孔的底部電學連接。
2.如權利要求1所述的半導體檢測結構，其特徵在於，所述金屬互連層包括連接區和節點區，所述連接區與娃通孔相連接，節點區位於連接區兩側，一側節點區具有加載節點，另一側節點區具有測試節點。
3.如權利要求1所述的半導體檢測結構，其特徵在於，所述再分配層的材料為銅或鋁。
4.如權利要求1所述的半導體檢測結構，其特徵在於，所述金屬互連層的材料為銅或招。
5.如權利要求1所述的半導體檢測結構，其特徵在於，所述分立的金屬互連層之間通過層間介質層電學隔離。
6.一種利用如權利要求1所述的半導體檢測結構的檢測方法，其特徵在於， 包括: 向待檢測矽通孔、位於其一側的第一測試矽通孔上對應的金屬互連層加載節點施加偏置電流，使得所述待檢測矽通孔、第一測試矽通孔、連接第一測試矽通孔和待檢測矽通孔的再分配層產生電流通路； 測量待檢測矽通孔 及位於其另一側的第二測試矽通孔對應的金屬互連層測試節點上的電壓，獲得待檢測矽通孔的電阻值，從而判斷出待檢測矽通孔是否存在缺陷。
7.如權利要求6所述的檢測方法，其特徵在於，所述待檢測矽通孔及位於其另一側的第二測試矽通孔對應的金屬互連層測試節點上測得的電壓為待檢測矽通孔兩端的電壓，所述偏置電流的電流值為通過待檢測矽通孔兩端的電流值，利用所述測得的電壓和偏置電流的電流值，獲取待檢測矽通孔的電阻值。
8.如權利要求6所述的檢測方法，其特徵在於，將所述測得的待檢測矽通孔電阻值與第一參考值進行比較，判斷對應的待檢測矽通孔是否存在缺陷。
9.如權利要求6所述的檢測方法，其特徵在於，還包括，測量第三測試矽通孔和第四測試矽通孔上對應金屬互連層測試節點上的電壓，所述第三測試矽通孔和第四測試矽通孔位於所述待檢測矽通孔和第一測試矽通孔的兩側，獲得連接待測矽通孔和第一測試矽通孔的再分配層的電阻，從而判斷出連接待測矽通孔和第一測試矽通孔的再分配層是否存在缺陷。
10.如權利要求9所述的檢測方法，其特徵在於，所述第三測試矽通孔和第四測試矽通孔上對應金屬互連層測試節點上測得的電壓為連接待測矽通孔和第一測試矽通孔的再分配層兩端的電壓，所述偏置電流的電流值為連接待測矽通孔和第一測試矽通孔的再分配層兩端的電流值，利用所述測得的電壓和偏置電流的電流值，獲取連接待測矽通孔和第一測試矽通孔的再分配層兩端的電阻值。
11.如權利要求9所述的檢測方法，其特徵在於，將所述測得的待測矽通孔和第一測試矽通孔的再分配層的電阻值與第二參考值進行比較，判斷對應的待測矽通孔和第一測試矽通孔的再分配層是否存在缺陷。·
全文摘要
一種半導體檢測結構及對應的檢測方法，所述半導體檢測結構包括半導體襯底，所述半導體襯底具有第一表面和與第一表面相對的第二表面；所述半導體襯底內至少形成三個貫穿其厚度的矽通孔；位於所述半導體襯底第一表面的分立的金屬互連層，所述金屬互連層具有加載節點和測試節點，各金屬互連層與相應的矽通孔相連接；位於所述半導體襯底第二表面的再分配層，所述再分配層依次與每個矽通孔的底部電學連接。將偏置電流施加在待檢測矽通孔和位於其一側的第一測試矽通孔對應的加載節點間，通過在待檢測矽通孔和位於其另一側的第二測試矽通孔之間相應的測試節點測量對應的電壓，就能獲得待檢測矽通孔的電阻，從而判斷所述待檢測矽通孔內是否有缺陷。
文檔編號G01R27/08GK103165577SQ20111040677
公開日2013年6月19日 申請日期2011年12月8日 優先權日2011年12月8日
發明者甘正浩 申請人:中芯國際集成電路製造(上海)有限公司