多電平可變電阻存儲裝置及其驅動方法

2023-04-30 15:15:21 2

專利名稱：多電平可變電阻存儲裝置及其驅動方法
技術領域：
本發明涉及驅動多電平可變電阻存儲裝置的方法和多電平可變電阻存儲 裝置。
背景技術：
使用電阻材料以非易失性方式存儲數據的存儲裝置包括相變隨機存取 存儲器(PRAM)、電阻RAM(RRAM)、以及鐵電RAM (FRAM )。相反， 動態RAM ( DRAM)和現代的快閃記憶體使用電荷來存儲數據，儘管DRAM 就其運行性質而言不是非易失性的。替代電荷的變化，使用電阻材料的非易 失性存儲裝置相關於材料(如硫化物合金)的相態狀態改變的改變(PRAM )、 可變電阻材料的電阻的改變(RRAM)、以及鐵電材料的極化現象的改變 (FRAM)來存儲數據。
現代的存儲裝置無論數據存儲機制如何，都以持續嘗試縮減存儲單元大 小、增加集成度、和/或增加由存儲裝置佔用的每單元面積的數據存儲密度為 特徵。在其他用來增加數據存儲密度的技術中，能夠存儲多數據位的存儲單 元曰益普通。

發明內容
在 一 個實施例中，本發明提供了 一種驅動寫數據值到多電平可變電阻存 儲裝置的方法，該方法包括將寫電流施加到可變電阻存儲單元以改變可變 電阻存儲單元的實際電阻，驗證實際電阻是否駐留在與寫數據值相關聯的預 期的電阻窗中並產生驗證結果，以及根據驗證結果改變寫電流量，並再次施 加寫電流到可變電阻存儲單元。
在另一個實施例中，本發明提供了一種多電平可變電阻存儲裝置，包括 包括可變電阻存儲單元的存儲單元陣列；驗證讀出放大器，其驗證可變電阻 存儲單元的實際電阻是否駐留在預期的電阻窗內並產生驗證結果；寫控制電 路，其提供控制信號以基於驗證結果增加或減小施加到可變電阻存儲單元的寫電流量；以及寫驅動器，其提供寫電流給可變電阻存儲單元，並且響應於
控制信號增加或減少寫電流量。


將參照附圖描述本發明的實施例，附圖中
圖1是圖示根據本發明實施例的多電平相變隨機存取存儲裝置的電阻窗 的曲線法的流程裝置的方法的概念時序圖4到圖6是圖示根據本發明實施例的驅動多電平相變隨機存取存儲裝 置的方法的曲線圖7是示出根據本發明實施例的多電平相變隨機存取存儲裝置的方框
圖8是示出圖7中示出的驗證讀出放大器的示例性方框圖；以及 圖9是示出圖8中示出的第一讀出放大器的示例性方框圖。
具體實施例方式
通過參照下面參考附圖對實施例的詳細描述，本發明的優點和特徵和實 現其的方法可以更容易理解。然而，本發明可以以許多不同的形式體現，並 且不應被解釋為僅局限於圖示的實施例。而是，呈現這些實施例作為教導的 實例。遍及記載的說明書和附圖，相同的參考標號是指相同或相似的元件。
下文將使用相變隨機存取存儲裝置(PRAM)實例描述本發明的實施例。 然而，對本領域技術人員將顯而易見的是，本發明的其他實施例可以應用到 使用電阻材料的其他形式的非易失性存儲器，如電阻RAM(RRAM)以及鐵 電RAM ( FRAM )。
圖1是圖示根據本發明實施例的多電平PRAM的一系列電阻窗的曲線 圖。圖1中，假定示例性PRAM存儲兩位數據。然而，對本領域技術人員將 顯而易見的是，存儲三位或更多位的存儲單元可以同樣地用作實例。
參照圖1,多電平PRAM具有四個電阻窗Wl、 W2、 W3和W4。第一電阻窗Wl特性在於最低電阻電平，並且第四電阻窗W4特性在於最高電阻
電平，第二電阻窗W2和第三電阻窗W3順序地介紹於其中間。如圖1中所 示，第一電阻窗Wl被限定為小於第一參考電阻RL1。第二電阻窗W2被限 定為大於第二參考電阻RH1並小於第三參考電阻RL2。第三電阻窗W3被限 定為大於第四參考電阻RH2並小於第五參考電阻RL3。第四電阻窗W4被限 定為大於第六參考電阻RH3。分別的四個電阻窗W1、 W2、 W3和W4歸於 各自的兩位悽t據狀態00、 01、 lO和ll。
電阻裕度(margin) Ml、 M2和M3分別安排在四個電阻窗Wl、 W2、 W3和W4之間。具體地，第一電阻裕度M1將第一電阻窗Wl與第二電阻窗 W2分隔開。第二電阻裕度M2將第二電阻窗W2與第三電阻窗W3分隔開， 而第三電阻裕度M3將第三電阻窗W3與第四電阻窗W4分隔開。
圖2是圖示根據本發明實施例的驅動多電平PRAM的方法的流程圖。本 上下文中的術語"驅動"是指通過其多電平PRAM中的存儲單元被歸於特定 電阻值的(多個)過程。
參照圖2，當兩位數據寫入多電平PRAM的存儲單元中時使用寫驗證操 作。即，將兩位數據寫入特定存儲單元的方法包括將預定寫電流提供給存 儲單元，驗證是否已經寫了適當的數據值(即，存儲單元是否對於預期寫到 存儲單元的數據呈現出合適的電阻狀態)，以及根據驗證結果增加或減小施加 的寫電流。
圖2的實例假定數據值IO要被寫到存儲單元。然而，其他的數據值也可 以用作替代的實例。
最初，寫電流提供給相變存儲單元，以便改變由相變存儲單元呈現的電 阻R(SIO)。施加到相變存儲單元的寫電流可以設置為恆定電平。可替代地， 可以施加順序地遞增或遞減的電流。可替代地，可以施加遞增然後遞減或遞 減然後遞增的電流。因此，本發明不限於施加的寫電流的任何具體形式。
在寫電流的初始施加後，執行一個或更多數據驗證操作，以確定由相變 存儲單元呈現的實際電阻R是否對應適當地指示寫數據的電阻窗(例如，圖 示的實例中的"10"，其對應電阻窗W3) (S20和S40)。
即，將相變存儲單元的實際電阻R與第四參考電阻RH2比較(S20)。 如果由相變存儲單元呈現的實際電阻R小於第四參考電阻RH2,則施加的寫 電流的電平應當增加(S30)以增加相變存儲單元的電阻R。繼續進行寫電流的施加(S10)以及將實際電阻R與第四參考電阻RH2的比較(S30)，直到 實際電阻大於第四參考電阻RH2。在該控制循環內施加增加的寫電流的示例 性方法在圖3A和圖3B中圖示。
一旦相變存儲單元的實際電阻R被確定大於第四參考電阻RH2 (S20= 否)，就將其與第五參考電阻RL3比較(S40)。
如果相變存儲單元的實際電阻R大於第五參考電阻RL3,則其應當減少。 這可以通過將減少的寫電流施加到相變存儲單元來實現(S50)。繼續進行寫 電流的施加(S10)和將實際電阻R與第五參考電阻RL3的比較(S50),直 到實際的電阻小於第五參考電阻RL3。在該控制循環內常用的施加減少的寫 電流的示例性方法在圖3A和圖3B中圖示。
一旦使用上述的方法由相變存儲單元呈現的實際電阻R進入電阻窗W3 並且適當地對應數據值10,則完成施加寫電流到相變存儲單元，並且寫操作 結束。
圖3A和圖3B是圖示根據本發明實施例設計的驅動多電平PRAM的示 例性方法的概念時序圖。
參照圖3A和圖3B,根據本發明實施例的多電平PRAM在多個寫循環 L=l到L=ll期間寫數據。在每個寫循環開始前，執行驗證操作 (VERIFY_READ )。在每個寫循環期間，數據可以寫到相變存儲單元。
在圖3A中，適合於寫數據值10的施加的寫電流的幅度(I_datalO)將 根據驗證操作的結果改變。例如，具有幅度0.5mA的第一施加的寫電流在第 一寫循環L4期間提供。下面的驗證結果示出相變存儲單元的實際電阻R 還沒有進入對應數據值10的預期的電阻窗W3。因此，具有幅度l.OmA的寫 電流在第二寫循環L=2期間施加到相變存儲單元。
相反並如圖3B中所示，適合於寫數據值10的施加的寫電流的脈沖寬度 (1—datalO)根據驗證結果改變。例如，如果響應於在第一寫循環L爿期間施 加提供的初始寫電流，由相變存儲單元呈現的實際電阻R沒有進入對應數據 值10的預期的電阻窗W3,則在第二寫循環L-2期間施加的寫電流的脈沖寬 度增加，超過在第一寫循環L=l期間提供的初始寫電流的脈衝寬度。
如圖2、圖3A和圖3B中所示，根據本發明實施例，寫電流量(I—data10) 可以經過一系列寫循環L=l到L=ll改變。在圖示的實施例內，如用來表示 施加的寫電流的特性的術語"量"指示由寫電流提供的電荷的特定量。該提供的電荷量可以例如通過增加寫電流的幅度或寫電流的施加時段來改變。
因此，如果相變存儲單元的實際電阻R小於第四參考電阻RH2，則寫電 流量增加，並且如果相變存儲單元的實際電阻R大於第五參考電阻RL3，則 寫電流量減少。當然，根據圖2的流程圖，隨著每個寫循環L=l到L=ll進 展，寫電流量可以繼續增加或減少。如上相關實施例所述的，由於相變存儲 單元的實際電阻R能夠被控制以將其放置在預期的電阻窗W3內，所以能夠 改進寫操作的可靠性。此外，由於在該執行的實例中可以確保足夠的電阻裕 度M2和M3,所以能夠將與存儲的數據相關聯的讀差錯最小化。
圖4、圖5和圖6是根據本發明實施例的圖示用於驅動多電平PRAM的 示例性方法的曲線圖。圖4、圖5和圖6示出寫數據值IO寫到相變存儲單元 的情形，該相變存儲單元當前呈現出指示數據值OO的實際電阻R。即，初始 數據是00並且目標數據是10。圖4、圖5和圖6示出通過多個寫循環相變存 儲單元的實際電阻R的變化的實例。然而，這些僅是進一步圖示本發明實施 例的選擇的實例。圖4、圖5和圖6中所示的箭頭指示由相變存儲單元呈現 出的實際電阻R的改變，該相變存儲單元具有通過一系列寫循環寫到每個的 目標數據10。
參照圖4,相變存儲單元的實際電阻R通過在第一寫循環L-1期間提供 的寫電流而增加。然而，由於相變存儲單元的實際電阻R仍然小於第四參考 電阻RH2，所以寫電流量增加，然後在第二寫循環1^2期間再次提供增加的 寫電流。如驗證結果所示，由於第二寫循環L-2之後的相變存儲單元的實際 電阻R駐留在對應數據值IO的預期的電阻窗中，所以寫操作結束。
參照圖5,相變存儲單元的實際電阻增加了在第一寫循環I^1期間提供 的寫電流。然而，由於相變存儲單元的實際電阻變得大於第五參考電阻RL3， 所以寫電流量減少，然後在第二寫循環L-2期間提供減少的寫電流。如驗證 結果所示，由於第二寫循環L=2之後的相變存儲單元的實際電阻駐留在對應 數據值IO的預期的電阻窗內，所以寫操作結束。
參照圖6,相變存儲單元的實際電阻通過在第一寫循環L=l期間提供的 寫電流而增加。然而，由於相變存儲單元的實際電阻大於第五參考電阻RL3， 所以寫電流量必須在第二寫循環1^2期間減少。然而，驗證結果示出在第二 寫循環I^2之後，相變存儲單元的實際電阻現在小於第四參考電阻RH2。因 此，寫電流量必須增加並在第三寫循環L-3期間提供。在第三寫循環L^3之
後，驗證結果示出相變存儲單元的實際電阻駐留在對應數據值10的預期的電 阻窗內，並且寫操作結束。
具體地並且如圖3A和圖3B中所示，在第三寫循環L二3期間施加的寫電 流量應該大於在第二寫循環L=2期間施加的寫電流量，但是小於在第一寫循 環期間施加的寫電流量。因此，如圖6中所示，可以看到，在第三寫循環後 相變存儲單元的實際電阻的改變幅度小於在第二寫循環後相變存儲單元的實 際電阻改變的幅度。因此，在根據本發明實施例的多電平PRAM中，增加或 減少施加的寫電流量的步驟可以經過一 系列寫循環減少。
圖7是示出根據本發明實施例的多電平PRAM的示例性方框圖，並且能 夠實現上述或類似的驅動方法。
參照圖7,多電平PRAM通常包括存儲單元陣列110、行解碼器120、列 解碼器130、驗證讀出放大器140、寫控制電路170和寫驅動器180。
存儲單元陣列110包括劃分成多個單元組的多個相變存儲單元。雖然圖7 中沒有示出，但是相變存儲單元包括可變電阻元件，該可變電阻元件包括 根據晶態或非晶態具有至少兩個不同電阻值的相變材料；以及接入(access) 元件，其控制流到可變電阻元件的電流。這裡，接入元件可以是串聯連接到 電阻元件的二極體或電晶體。此外，可以使用各種材料(如包含兩個原子的 GaSb、 InSb、 InSe、 Sb2Te3和GeTe、包含三個原子的GeSbTe、 GaSeTe、 InSbTe、 SnSb2Te4和InSbGe 、以及包含四個原子的AglnSbTe 、 ( GeSn ) SbTe 、 GeSb(SeTe)和Te81Gel5Sb2S2 )作為相變材料。
行解碼器120接收並解碼行地址，並指定一行要寫入的多個相變存儲單 元。列解碼器130接收並解碼列地址，並指定一列要寫入的多個相變存儲單 元。
驗證讀出放大器140驗證相變存儲單元的電阻是否進入預定的電阻窗。 具體地，驗證讀出放大器140接收分別對應第一參考電阻到第六參考電 阻RL1到RL3以及RH1到RH3的第一參考電壓到第六參考電壓VRL1到 VRL3以及VRH1到VRH3，並接收要寫入相變存儲單元的寫數據(WDATA )。 要用於讀出的參考電壓基於寫數據WDATA，在第一參考電壓到第六參考電 壓VRL1到VRL3以及VRH1到VRH3中選擇。例如，在要寫入的寫數據 WDATA是10的情形，由於對應數據10的電阻窗大於第四參考電阻RH2並 小於第五參考電阻RL3,所以要用於讀出的參考電壓是對應第四參考電阻RH2的第四參考電壓VRH2和對應第五參考電阻RL3的第五參考電壓VRL3。 又例如，在要寫入的寫數據WDATA是Ol的情形，要用於讀出的參考電壓是 第二參考電壓VRH1和第三參考電壓VRL2。用選擇的參考電壓，確定相變 存儲單元的實際電阻是否駐留在預期的電阻窗內。按照確定結果，第一比較 信號PASS1和/或第二比較信號PASS2提供給寫控制電路170。
在要寫入的寫數據WDATA是10的情形，第一比較信號PASS1可以使 用第四參考電壓VRH2指示確定結果，並且第二比較信號PASS2可以使用第 五參考電壓VRL3指示確定結果。示例性寫驅動器180將參照圖8和圖9以 一些附加的細節描述。
寫控制電路.170提供控制信號CON,以便基於驗證讀出放大器140的驗 證結果增加或減少寫電流量。
例如，當第一比較信號PASS1是邏輯低(例如，指示相變存儲單元的實 際電阻小於第四參考電阻RH2)時，寫控制電路170提供控制信號CON以 增加寫電流量。當第二比較信號PASS2為高(例如，指示相變存儲單元的實 際電阻大於第五參考電阻RL3 )時，寫控制電路170提供控制信號CON以減 少寫電流量。進一步，當第一比較信號PASS1為高並且第二比較信號PASS2 為低(例如，指示相變存儲單元的實際電阻駐留在對應數據10的預期的電阻 窗中)時，寫控制電路170提供控制信號CON,使得寫驅動器180不繼續供 應寫電;克。
因此，寫驅動器180提供寫電流給相變存儲單元，同時響應於控制信號 CON增加或減少寫電流量。
圖8是以一些附加的細節示出圖7的驗證讀出放大器的示例性方框圖。 圖9是以一些附加的細節示出圖8的第一讀出放大器的示例性方框圖。在圖 9中，為方便解釋，描述了列選擇電路121、行選擇電路131、和相變存儲單 元111以及第一讀出放大器。
參照圖8，驗證讀出放大器140包括第一讀出放大器和第二讀出放大器 150和160，該第一讀出放大器和第二讀出放大器150和160接收第一參考電 壓到第六參考電壓VRL1到VRL3和VRH1到VRH3以及寫數據WDTA。在 要寫入的寫數據是01的情形，第一讀出放大器150使用第四參考電壓VRH2 執行讀出，並提供第一比較信號PASS1,而第二讀出放大器160使用第五參 考電壓VRL3執行讀出，並提供第二比較信號PASS2。在圖8的示例性方框
圖中，讀出放大器的數目根據用於讀出所需的參考電壓的數目來確定。這將 對本發明所有實施例是正確的。
參照圖9,列選擇電路131接收列選擇信號YSEL以選擇位線BL,並且 行選擇電路121接收行選擇信號XSEL以選擇字線WL,由此選擇要寫入的 相變存儲單元111。
第一讀出放大器150施加電流到選擇的相變存儲單元lll,並讀出一讀出 的節點NS的電平變化以便讀取數據，該變化由於流過選擇的相變存儲單元 111的電流而出現。
上述讀出放大器150可包括預充電單元152、補償單元154、補償電壓選 擇單元155、箝位單元156以及比較單元158。
預充電單元152在讀出操作前的預充電時間段期間，用預定電平(例如， 電源電壓VDD)對讀出的節點預充電。預充電單元152可以是在電源電壓 VDD和讀出的節點NS之間耦合的PMOS電晶體，並且具有預充電控制信號 VPRE施加到其上的柵極。
補償單元154提供補償電流給讀出的節點NS,以便補償讀出的節點NS 的電平減少，該電平減少由於流過選擇的相變存儲單元111的電流而出現。 具體地，當數據OO存儲在相變存儲單元111中時，由於相變材料的電阻小， 所以流過選擇的相變存儲單元111的電流量大。進一步，當數據11存儲在相 變存儲單元111中時，由於相變材料的電阻大，所以流過選擇的相變存儲單 元lll的電流量(即"單元電流，，)小。當其由不等式表達時，可以表達為"在 數據OO情形的單元電流量" > "在數據Ol情形的單元電流量" > "在數據10 情形的單元電流量" > "在數據11情形的單元電流量"。例如，當從補償單元 154提供的電流量對應數據10和數據11情形的單元電流時，對數據10和數 據ll,在讀出的節點NS的電平保持不變，但對數據OO和數據Ol,在讀出 的節點NS的電平減少。因此，可以通過調整從補償單元154提供的補償電 流量，區分數據OO、數據Ol、數據10、和數據11。補償單元154可以是在 電源電壓VDD和讀出的節點NS之間耦合的PMOS電晶體，並且具有接收補 償電壓的柵極。在此情形，補償電流量可以通過調整補償電壓來調整。
補償電壓選擇單元155接收第 一參考電壓到第六參考電壓VRL1到VRL3 和VRH1到VRH3以及要寫入的寫數據WDATA，並且提供對應於要寫入的 寫數據WDATA的參考電壓。圖9的實例示出第四參考電壓VRH2被選擇為
補償電壓的情形。
箝位單元156在要讀取的合適範圍內，執行關於位線BL的電平的箝位。 具體地，箝位單元156相對於位線BL的電平執行對低於相變材料的閾值電 壓Vth的預定電平的箝位。這是因為當位線BL的電平變得等於或大於閱值 電壓Vth時，選擇的相變存儲單元111的相變材料的相位可能改變。箝位單 元156可以是在位線BL和讀出的節點NS之間耦合的NMOS電晶體，並且 具有接收箝位控制信號VCMP的柵極。
比較單元158比較讀出的節點NS的電平和參考電平REF，並輸出比較 信號PASSl。
當第四參考電壓VRH2被選擇為補償電壓時，如果相變存儲單元的實際 電阻小於第四參考電阻RH2,則讀出的節點NS的電平降低，並且比較信號 PASS1輸出為邏輯低值。如果相變存儲單元的電阻大於第四參考電阻RH2， 則讀出的節點NS的電平保持不變，並且比較信號PASS1輸出為邏輯高值。
儘管已經聯繫示例性實施例描述了本發明，但是對本領域技術人員將顯 而易見的是，可以對其進行各種修改和改變而不背離本發明的範圍。因此， 應該理解，上述實施例在所有方面是非限制性的，而是解釋性的。本發明的 範圍由權利要求書來限定，因此權利要求書意圖包含落入權利要求書的範圍 和邊界的所有改變和修改、或這樣的範圍和邊界的等價物。
權利要求
1.一種驅動寫數據值到多電平可變電阻存儲裝置的方法，該方法包括將寫電流施加到可變電阻存儲單元，以改變可變電阻存儲單元的實際電阻；驗證實際電阻是否駐留在與寫數據值相關聯的預期的電阻窗中並產生驗證結果；以及根據驗證結果改變寫電流量，並再次施加寫電流到可變電阻存儲單元。
2. 如權利要求l所述的方法，其中電阻窗的限定與第一參考電阻和第二 參考電阻相關。
3. 如權利要求2所述的方法，其中當實際電阻小於由驗證結果所示的第 一參考電阻時，增加寫電流量。
4. 如權利要求3所述的方法，其中增加寫電流量包括增加寫電流的幅度。
5. 如權利要求3所述的方法，其中增加寫電流量包括增加寫電流的脈衝 寬度。
6. 如權利要求2所述的方法，其中當實際電阻大於由驗證結果所示的第 二參考電阻時，減小寫電流量。
7. 如權利要求6所述的方法，其中減小寫電流量包括減小寫電流的幅度。
8. 如權利要求6所述的方法，其中減小寫電流量包括減小寫電流的脈沖 寬度。
9. 如權利要求2所述的方法，還包括重複施加寫電流、驗證實際電阻、改變寫電流量和再施加寫電流，直到 驗證結果指示實際電阻駐留在由第 一參考電阻和第二參考電阻限定的預期的 電阻窗內。
10. 如權利要求9所述的方法，其中對於寫電流量的變化的改變幅度經 過多次重複逐漸減少。
11. 如權利要求9所述的方法，其中當驗證結果指示實際電阻駐留在預 期的電阻窗內時，重複的次數停止。
12. 如權利要求l所述的方法，其中可變電阻存儲單元存儲兩位數據。
13. 如權利要求l所述的方法，其中可變電阻存儲單元是相變存儲單元。
14. 一種多電平可變電阻存儲裝置，包括 存儲單元陣列，其包括可變電阻存儲單元；驗證讀出放大器，其驗證可變電阻存儲單元的實際電阻是否駐留在預期的電阻窗內，並產生驗證結果；寫控制電路，其提供控制信號以基於驗證結果增加或減小施加到可變電阻存儲單元的寫電流量；以及寫驅動器，其提供寫電流給可變電阻存儲單元，並且響應於控制信號增力口或減少寫電流量。
15. 如權利要求14所述的多電平可變電阻存儲裝置，其中預期的電阻窗由第一參考電阻和第二參考電阻限定。
16. 如權利要求15所述的多電平可變電阻存儲裝置，其中當實際電阻小 於由驗證結果所示的第一參考電阻時，寫驅動器增加寫電流量。
17. 如權利要求15所述的多電平可變電阻存儲裝置，其中當實際電阻大 於由驗證結果所示的第二參考電阻時，寫驅動器減小寫電流量。
18. 如權利要求15所述的多電平可變電阻存儲裝置，其中驗證讀出放大 器包括第一讀出放大器，其使用對應第一參考電阻的第一參考電壓，讀出可變 電阻存儲單元的實際電阻；以及第二讀出放大器，其使用對應第二參考電阻的第二參考電壓，讀出可變 電阻存儲單元的實際電阻。
19. 如權利要求14所述的多電平可變電阻存儲裝置，其中寫驅動器通過 —系列寫循環，將寫電流提供給可變電阻存儲單元，並且寫電流的增加或減 小的量經過一 系列寫循環逐漸減小。
20. 如權利要求14所述的多電平可變電阻存儲裝置，其中當實際電阻駐 留在由驗證結果所示的預期的電阻窗內時，寫驅動器不繼續提供寫電流給可 變電阻存儲單元。
21. 如權利要求14所述的多電平可變電阻存儲裝置，其中可變電阻存儲 單元存儲兩位數據。
22. 如權利要求14所述的多電平可變電阻存儲裝置，其中可變電阻存儲 單元是相變存儲單元。
全文摘要
公開了一種驅動多電平可變電阻存儲裝置的方法。驅動多電平可變電阻存儲裝置的方法包括提供寫電流給可變電阻存儲器，以便改變可變電阻存儲單元的電阻；驗證改變的電阻是否進入預定的電阻窗；以及提供具有從基於驗證結果最近提供的寫電流增加或減小的量的寫電流，以便改變可變電阻存儲單元的電阻。
文檔編號G11C7/20GK101192446SQ20071019665
公開日2008年6月4日 申請日期2007年11月29日 優先權日2006年11月29日
發明者趙佑榮, 金杜應, 金起聖 申請人:三星電子株式會社