校準列級多參考電壓單斜adc的方法及裝置製造方法
2023-04-30 01:06:16 1
校準列級多參考電壓單斜adc的方法及裝置製造方法
【專利摘要】本發明涉及數模混合集成電路設計【技術領域】，為提供一種對多參考電壓單斜ADC進行校準的方法，以校準參考電壓偏移導致的誤差。為此，本發明採取的技術方案是，一種校準列級多參考電壓單斜ADC的方法及裝置，由斜坡及多參考電壓產生器、計數器、比較器、多路選擇開關、邏輯電路及存儲電路、校準模塊組成，每列由比較器、多路選擇開關、邏輯電路及存儲電路組成，斜坡及多參考電壓產生器產生斜坡電壓分別通過各列的多路選擇開關中的一個開關提供給該列的比較器；此外還包括一標準列；校準列的比較器通過校準列的邏輯電路及存儲電路連接到校準模塊。本發明主要應用於數模混合集成電路設計。
【專利說明】校準列級多參考電壓單斜ADC的方法及裝置
【技術領域】
[0001]本發明涉及數模混合集成電路設計領域，特別涉及一種在CMOS圖像傳感器中應用的列級ADC的校準方法。
技術背景
[0002]CMOS圖像傳感器具有集成度高、功耗低及成本低等優點，廣泛應用於圖像採集領域。ADC是CMOS圖像傳感器的重要組成部分，實現了將模擬信號轉換為數位訊號的功能。目前應用在CMOS圖像傳感器中的ADC有三種類型:像素級ADC、列級ADC和晶片級ADC。列級ADC與晶片級ADC相比，對ADC速度要求較低，降低了設計難度；與像素級ADC相比，提高了填充因子，從而提高了圖像傳感器的光電轉換效率，因此列級ADC得到了廣泛應用。但列級ADC也面臨著一些挑戰:列級ADC在列寬上受限於像素尺寸；列與列之間的失調會引入列級固定模式噪聲。
[0003]對於CMOS圖像傳感器中的列級ADC，現有的主要實現方式有單斜ADC、逐次逼近ADC和循環ADC等。其中，單斜ADC應用最為廣泛。因為其電路結構簡單，每列只需要一個比較器和寄存器，佔用面積小；各列共用一個斜坡，列間一致性好。圖1所示為CMOS圖像傳感器中的單斜ADC的結構框圖及工作過程。轉換開始時，模擬輸入信號Vin被採樣保持，然後計數器控制斜坡發生器產生斜坡電壓Vramp,並與Vin進行比較。當Vramp大於Vin時，比較器輸出發生翻轉，控制寄存器將此時的計數器值保存下來，即為量化的結果。
[0004]但單斜ADC有個重要缺點，就是轉換速率慢，N位的單斜ADC至少需要2N個時鐘周期才能完成一次轉換。該缺點限制了單斜ADC在大像素陣列或者高幀頻等場合的應用。為了提高其轉換速率，需要對其結構進行改進，現有的技術有:兩步單斜ADC、多斜坡ADC、斜坡步長改變的單斜ADC及多參考電壓單斜ADC等。
[0005]多參考電壓單斜ADC結構採用多個參考電壓、單個斜坡，操作分為粗細兩步量化，能大大加快單斜ADC的轉換速率，同時結構簡單，功耗低。但其中的多個參考電壓由電阻串聯分壓產生，並經過緩衝器以驅動各列電路。由於電阻失配、緩衝器運放失調等原因，會使各參考電壓發生偏移，從而導致量化產生較大的誤差。因此需要採用校準結構來消除該誤差。
【發明內容】
[0006]為了克服現有技術的不足，提供一種對多參考電壓單斜ADC進行校準的方法，以校準參考電壓偏移導致的誤差。為此，本發明採取的技術方案是，一種校準列級多參考電壓單斜ADC的裝置，由斜坡及多參考電壓產生器、計數器、比較器、多路選擇開關、邏輯電路及存儲電路、校準模塊組成，每列由比較器、多路選擇開關、邏輯電路及存儲電路組成，斜坡及多參考電壓產生器產生斜坡電壓Vramp及k個參考電壓Vref (m)，m = 1，2，3，…，k ;k個參考電壓Vref (m)中的每一路電壓分別通過各列的多路選擇開關中的一個開關提供給該列的比較器；斜坡電壓Vramp也分別提供給每一列的比較器，每一列的比較器分別通過各自的邏輯電路及存儲電路連接到校準模塊；此外還包括一標準列，校準列信號輸入端連接至Vramp和Vref I ;k個參考電壓Vref (m)中的每一路電壓分別通過校準列的多路選擇開關中的一個開關提供給該校準列的比較器；校準列的比較器通過校準列的邏輯電路及存儲電路連接到校準模塊。
[0007]一種校準列級多參考電壓單斜ADC的方法，包括如下步驟:
[0008]使斜坡發生器產生斜坡電壓Vramp及k個參考電壓Vref (m), m = I, 2，3，…，k ;
[0009]採樣階段:各列ADC採樣輸入差分信號；而校準列採樣Vramp與Vrefl的差分信號，此時Vramp輸出某一細量化區間中點的電壓+ L音)，m = 1,2—k ;每進行一次量化後，m加1，並在I到k之間循環變化，也就是說Vramp會循環輸出各細量化區間的中點電壓；
[0010]粗量化階段:使各列的多路選擇開關按順序依次閉合，使比較器的Vinl-端依次連接至參考電壓Vref1、Vref2、…Vrefk,形成k個臺階電壓，同時Vramp輸出最高電平Vrefp,因而各列比較器的Vinl+端也一直為Vrefp，那麼Vinl+與Vinl-的差VR為遞減的臺階信號；輸入一個差分信號Vsig，並將Vsig與VR進行比較，開始時Vsig〈VR，比較器輸出為0，當Vsig>VR時，比較器翻轉為1，同時將粗量化計數器的值存到邏輯電路及存儲電路中；校準列的粗量化過程相同；
[0011]細量化階段:根據粗量化的結果，控制各模擬開關使比較器連接到正確的參考電壓，從而選擇了對應的細量化區間，校準列同理；
[0012]校準:將校準列的粗量化及細量化結果存儲在校準模塊的寄存器中，形成一個查找表，並隨著每次量化的進行不斷更新；逐列讀出其他各列的結果，並依次送入校準模塊進行校準；假設某列的粗量化結果為DC，細量化結果為DF1，在查找表中查找該粗量化值對應的校準列細量化結果DF2，則利用公式氣=Dfl +Dc -1n 1-Dfi ，即可校準得到最終的量化結果，其中η是細量化的位數。
[0013]若粗量化結果為K，各列的多路選擇開關使各列比較器Vinl-端連接到VrefK，K =1,2……k;即選擇了(k-K)/kVMf至(k-K-l)/kVMf細量化區間；Vramp產生斜坡電壓提供給比較器的Vinl+端，其範圍為V_-VMf/k到VMfp ;因此Vinl+與Vinl-的差VR即為經過平移的斜坡電壓，且與Vsig在同一細量化區間，將信號Vsig與斜坡VR進行比較，當二者幾乎相等時，比較器輸出發生反轉，並將細量化計數器的值存入邏輯電路及存儲電路中。
[0014]與已有技術相比,本發明的技術特點與效果:
[0015]在多參考電壓單斜ADC中，使用的多個參考電壓會有偏差，採用本發明提供的校準技術可以校準該偏差，並消除量化的盲區。各列ADC共用一列校準列，節省面積。用於校準的電壓由斜坡發生器產生，因此不會帶來誤差。
【專利附圖】
【附圖說明】
[0016]圖1是現有技術提供的單斜ADC的結構框架及工作過程示意圖
[0017]圖2是現有技術提供的多參考電壓單斜ADC的架構圖
[0018]圖3是現有技術提供的多參考電壓發生偏移的示意圖。
[0019]圖4是本發明提供的帶校準的多參考電壓單斜ADC架構圖。
[0020]圖5是本發明提供的帶校準的多參考電壓單斜ADC工作過程示意圖。
【具體實施方式】
[0021]應用於CMOS圖像傳感器中的多參考電壓單斜ADC的結構如圖2所示，斜坡及參考電壓產生器產生斜坡電壓Vramp及k個參考電壓Vrefm(m = I, 2，3，…，k)，提供給各列使用。斜坡電壓的範圍為量化範圍(Vref = Vrefp-Vrefn)的Ι/k，各個參考電壓將量化範圍k等分。控制電路及計數器模塊產生各控制信號及計數值提供給斜坡及多參考電壓產生器以及所有各列，控制斜坡發生器產生斜坡電壓，同時在各列中會利用比較器輸出翻轉時的計數器值作為量化結果。每一列電路包括比較器、多路選擇開關、邏輯電路及存儲電路等。
[0022]其中的多個參考電壓由電阻串聯分壓產生，並經過緩衝器以驅動各列電路。然而由於電阻失配、緩衝器運放失調等原因，會使各參考電壓發生偏移，從而導致量化產生較大的誤差。如圖3所示，虛線為理想的各參考電壓，而實線是發生偏移後的各參考電壓。因此需要採用校準結構來消除誤差，如圖4所示，在原有結構的基礎上增加一列校準列，其輸入連接Vramp和Vrefl。每列電路的量化結果通過讀出總線送至校準模塊進行校準。另外，為了避免各參考電壓偏移導致盲區及丟碼的問題，需要擴展斜坡電壓的範圍，因此細量化的位數要增加I。具體工作過程如下:
[0023]採樣階段:各列ADC採樣輸入差分信號；而校準列採樣Vramp與Vrefl的差分信號，此時Vramp輸出某一細量化區間中點的電壓K,；n + Vmt I(m = 1,2…k)。每進行一次量化後，m加1，並在I到k之間循環變化，也就是說Vramp會循環輸出各細量化區間的中點電壓。
[0024]粗量化階段:各列的模擬開關SI?Sk按順序依次閉合，使比較器的Vinl-端依次連接至參考電壓Vrefl、Vref2、…Vrefk,形成k個臺階電壓，同時Vramp輸出最高電平Vrefp，因而Vinl+端也一直為Vrefp，電壓波形如圖5(a)所示。那麼Vinl+與Vinl-的差VR為遞減的臺階信號，圖5(b)所示。輸入一個差分信號Vsig，並將Vsig與VR進行比較，開始時Vsig〈VR，比較器輸出為0，當Vsig>VR時，比較器翻轉為1，如圖5(c)所示，同時將粗量化計數器的值存到存儲器中。校準列的粗量化過程相同。
[0025]細量化階段:根據粗量化的結果，控制各模擬開關使比較器連接到正確的參考電壓，從而選擇了對應的細量化區間，如圖5 (a)所示，開關S2導通，比較器Vinl-端連接到Vref2ο Vramp產生斜坡電壓提供給比較器的Vinl+端。因此Vinl+與Vinl-的差VR即為經過平移的斜坡電壓，且與Vsig在同一細量化區間，如圖5(b)所示。將信號Vsig與斜坡VR進行比較，當二者幾乎相等時，比較器輸出發生反轉，並將細量化計數器的值存入存儲器中。校準列同理。
[0026]具體的:若粗量化結果為K，各列的多路選擇開關使各列比較器Vinl-端連接到VrefK7K = 1,2……k ;即選擇了 &-1/1^時至(k_K_l)/kVref細量化區間；Vramp產生斜坡電壓提供給比較器的Vinl+端，其範圍為VMfp-V,rf/k到Vrefp ;因此Vinl+與Vinl-的差VR即為經過平移的斜坡電壓，且與Vsig在同一細量化區間，將信號Vsig與斜坡VR進行比較，當二者幾乎相等時，比較器輸出發生反轉，並將細量化計數器的值存入存儲器中。
[0027]校準:將校準列的粗量化及細量化結果存儲在校準模塊的寄存器中，形成一個查找表，並隨著每次量化的進行不斷更新。逐列讀出其他各列的結果，並依次送入校準模塊進行校準。假設某列的粗量化結果為DC，細量化結果為DF1，在查找表中查找該粗量化值對應的校準列細量化結果DF2，則利用公式= Dfi+ Dc-2" 1 -Df2，即可校準得到最終的量化結果，其中η是細量化的位數。
[0028]為使本發明的目的、技術方案和優點更加清晰，下面結合一個CMOS圖像傳感器的實例來給出本發明實施方式的具體描述:像素陣列為1024列的CMOS圖像傳感器，像素大小15μηιΧ15μηι,採用雙邊讀出，即在版圖布局上，像素陣列上下兩側各放置512個讀出電路，每列讀出電路可用的寬度為30 μ m。其中列級ADC要求12位精度，量化周期為64us。採用帶校準的多參考電壓單斜ADC，像素陣列上下每側各有一列用於校準，提供八個參考電壓，粗量化3位，細量化10位。
【權利要求】
1.一種校準列級多參考電壓單斜ADC的裝置，其特徵是，由斜坡及多參考電壓產生器、計數器、比較器、多路選擇開關、邏輯電路及存儲電路、校準模塊組成，每列由比較器、多路選擇開關、邏輯電路及存儲電路組成，斜坡及多參考電壓產生器產生斜坡電壓Vramp及k個參考電壓Vref (m)，m = 1，2，3，…，k ;k個參考電壓Vref (m)中的每一路電壓分別通過各列的多路選擇開關中的一個開關提供給該列的比較器；斜坡電壓Vramp也分別提供給每一列的比較器，每一列的比較器分別通過各自的邏輯電路及存儲電路連接到校準模塊；此外還包括一標準列，校準列信號輸入端連接至Vramp和Vrefl ;k個參考電壓Vref (m)中的每一路電壓分別通過校準列的多路選擇開關中的一個開關提供給該校準列的比較器；校準列的比較器通過校準列的邏輯電路及存儲電路連接到校準模塊。
2.一種校準列級多參考電壓單斜ADC的方法，其特徵是，包括如下步驟: 使斜坡發生器產生斜坡電壓Vramp及k個參考電壓Vref (m), m = I, 2，3，…，k ; 採樣階段:各列ADC採樣輸入差分信號；而校準列採樣Vramp與Vrefl的差分信號，此時Vramp輸出某一細量化區間中點的電壓匕a +Frrf / A:-(/Μ?}) ^ m = 1，2...1?;每進行一次量化後，m加1，並在I到k之間循環變化，也就是說Vramp會循環輸出各細量化區間的中點電壓； 粗量化階段:使各列的多路選擇開關按順序依次閉合，使比較器的Vinl-端依次連接至參考電壓Vrefl、Vref2、…Vrefk,形成k個臺階電壓，同時Vramp輸出最高電平Vrefp,因而各列比較器的Vinl+端也一直為Vrefp，那麼Vinl+與Vinl-的差VR為遞減的臺階信號；輸入一個差分信號Vsig，並將Vsig與VR進行比較，開始時Vsig〈VR，比較器輸出為O，當Vsig>VR時，比較器翻轉為1，同時將粗量化計數器的值存到邏輯電路及存儲電路中；校準列的粗量化過程相同； 細量化階段:根據粗量化的結果，控制各模擬開關使比較器連接到正確的參考電壓，從而選擇了對應的細量化區間，校準列同理。 校準:將校準列的粗量化及細量化結果存儲在校準模塊的寄存器中，形成一個查找表，並隨著每次量化的進行不斷更新；逐列讀出其他各列的結果，並依次送入校準模塊進行校準；假設某列的粗量化結果為DC，細量化結果為DF1，在查找表中查找該粗量化值對應的校準列細量化結果DF2，則利用公式= Dfi+Dc -T-1 -DF2 ,即可校準得到最終的量化結果，其中η是細量化的位數。
3.如權利要求2所屬的校準列級多參考電壓單斜ADC的方法，其特徵是，若粗量化結果為K，各列的多路選擇開關使各列比較器Vinl-端連接到VrefK，K= 1，2……k;即選擇了(k-K)/kVref至(k-K-l)/kVMf細量化區間；Vramp產生斜坡電壓提供給比較器的Vinl+端，其範圍為V_-VMf/k到Vrefp ;因此Vinl+與Vinl-的差VR即為經過平移的斜坡電壓，且與Vsig在同一細量化區間，將信號Vsig與斜坡VR進行比較，當二者幾乎相等時，比較器輸出發生反轉，並將細量化計數器的值存入邏輯電路及存儲電路中。
【文檔編號】H03M1/10GK104135289SQ201410309522
【公開日】2014年11月5日 申請日期:2014年6月30日 優先權日:2014年6月30日
【發明者】姚素英, 呂濤, 徐江濤, 史再峰, 聶凱明, 高靜, 高志遠 申請人:天津大學