電晶體陣列的製作方法
2023-04-30 02:19:01
專利名稱：電晶體陣列的製作方法
技術領域：
本發明涉及一種適用於低噪聲大功率應用的電晶體結構陣列。
雙極器件的噪聲性能主要受基區電阻的影響。簡單地說，基區電阻包括兩部分。基區電阻的第一部分是與非本徵基區有關的電阻。基區電阻中的第二類電阻是與本徵或擴散致窄基區有關的電阻。
在現代雙多晶矽自對準矽化基區雙極電晶體中，總基區電阻主要由擴散致窄電阻構成。是由於矽化多晶矽非本徵基區的電阻相當小的緣故。
雙極器件的功率控制能力會受幾方面因素的限制。在某些應用中，器件發射極控制大電流密度的能力對於形成有效功率器件來說非常重要。在考慮能夠控制較大發射極電流密度，並仍能保持峰值頻率性能的器件時，一個問題是為發射極提供希望的電流，同時不存在會使器件性能退化的電流聚集或熱效應。
關於採用矩形發射極的電晶體，已認識到，對於給定發射極寬度或最小尺寸來說，使周長與面積之比最小的幾何形狀，可以使擴散致窄基區電阻最小。方形即寬度等於長度的發射極幾何形狀可以使周長與面積比最小。還已知，為了在發射區-基區中實現最均勻電流分布，希望發射極具有可能的最小尺寸。一般說，小發射極還具有實現最高頻率性能的作用。
實現低噪聲和/或大功率雙多晶矽電晶體的一種已知方法是，在每一側上提供與基極接觸交叉的長且窄發射極指。提供長且窄發射指的低噪聲優點在於，通過保持本徵基區電阻沿發射極長度方向基本上為平行結構，減小擴散致窄基區電阻。對於功率器件來說，在保持發射極窄，以保持高頻性能的同時，長且窄的發射極指提供了希望的較大發射極面積及發射極電流。
利用長且窄發射極指的現有技術方法的一個問題是，由於周長與面積比不是最小，所以所得的基區電阻不是最小。對於功率器件來說，另一問題是，沿發射極長度方向的電流聚集和熱效應成問題。此外，對於功率器件來說，隨著發射極指變得更長，與此相關的電遷移變得更嚴重。
在具有許多長發射極指的功率器件中，二次擊穿是主要問題，在特定的發射極指變得比其它發射極指熱時，會發生二次擊穿。由於降低的基極-發射極電壓(Vbe)，較熱的發射極指開始需要更大電流，結果是溫度升高。在更大電流流到發射極指時，它會變得更熱。最後發射極指將會變得熱擊穿和失效。
為了控制這種效應，一般在每個發射極指上串聯一個小電阻或發射極穩流電阻，以提供負反饋。該負反饋可以防止熱擊穿，並可以使所有發射極指通過等份的器件電流。然而，為具有許多發射極指的功率器件提供大量發射極穩流電阻對有價值的晶片空間來說是一種浪費。
因此，低噪聲電晶體需要最小擴散致窄基區電阻，並能實現具有低周長與面積比的發射極。另外，還希望低噪聲或大功率器件保持發射極尺寸小，以使頻率性能最好。對於功率器件來說，希望為每個發射極提供最大面積，同時提供發射極穩流功能。功率器件還受長發射極指中與互連有關的電遷移的限制。
在提供解決任何一個或幾個上述問題及其它問題的方案時，本發明的一個方面是提供一種包括多個電晶體的電晶體陣列。陣列中的每個電晶體都包括發射區。發射區接觸位於每個發射區之上。至少一個基區位於每個發射區之下，並且為陣列中的多個電晶體所公用。至少一個基極接觸位於至少一個基區之上，並與陣列中的每個電晶體相關。提供多個為陣列中至少兩個電晶體所公用的基極接觸。該陣列至少包括一個與每個電晶體相關的集電極穿通區或熱沉。集電極穿通區接觸位於每個集電極穿通區之上。導電材料構成的掩埋亞集電區電連接集電極穿通區與每個電晶體的集電極本體區。
根據本發明的另一方面，提供一種形成包括多個電晶體的電晶體陣列的方法。該方法包括提供其上形成有掩埋亞集電區的襯底。掩埋亞集電區中設置多個集電極本體區。在集電極本體區上設置至少一個基區。基區包括位於每個集電極本體上的本徵半導體基區和為多個電晶體公用的矽化基區。在每個本徵基區之上設置發射區。在每個發射區之上設置發射極接觸區。提供至少一個與每個電晶體相關的集電極穿通區。在每個集電極穿通區上設置集電極穿通接觸。在每個矽化基區上提供與每個電晶體相關的至少一個基極接觸，以便多個基極接觸為陣列中至少兩個電晶體公用。
所屬領域的技術人員從以下詳細介紹中，容易理解本發明的其它優點，以下介紹僅以實現本發明的最佳可能模式，只展示和介紹本發明的優選實施例。應認識到，本發明可以有其它和不同的實施例，其許多細節可以從不同方面進行改進，同時不會背離本發明。因此，應認為以下附圖和介紹只是展示，而非對本發明的限制。
下面僅以例子的方式，結合附圖介紹本發明的實施例，其中
圖1是已知低噪聲/大功率電晶體設計的剖面圖；圖2是可以包括在根據本發明一個實施例的電晶體陣列中的本發明電晶體單元的實施例的平面圖；圖3是包括三行乘四列陣列的本發明電晶體陣列的實施例的平面圖；圖4a是圖3所示電晶體矩陣的一部分的平面圖；圖4b是沿圖4a中的線4b-4b取的、穿過圖3和4a所示電晶體陣列的一行的剖面圖；圖5a是圖3所示電晶體陣列的一部分的平面圖；圖5b是沿圖5a中的線5b-5b取的、穿過圖3、4a、4b和5a所示電晶體陣列的一列的一部分的剖面圖。
圖1示出了已知電晶體設計100的剖面圖。電晶體100包括被基極接觸條102包圍的發射極接觸條101。非本徵基區由從集電極延伸到集電極104的多晶矽島103構成。發射極條102被製造得儘可能窄，以減小擴散致窄基區電阻，只要實際考慮到電遷移和熱限制便可。由於基區電阻的有效並聯，多發射極條102能夠減小基區電阻。發射極周長與面積之比大，表示不好的擴散致窄基區電阻。上述討論詳細介紹了與這種電晶體設計有關的問題。
本發明提供一種可以設置成陣列的新型電晶體設計。本發明還包括一種形成這種電晶體單元陣列的新方法。根據本發明，陣列中的電晶體有一些公用的部分。可以優化本發明的設計和方法，得到希望的發射極面積，同時保持發射極尺寸小。
每個電晶體都包括一個發射區。發射區接觸位於每個發射區之上。至少一個基區位於每個發射區之下，並為陣列中多個電晶體所公用。該基區可以包括包圍每個電晶體的發射區的矽化多晶矽基區。
每個電晶體一般至少還包括一個位於至少一個基區之上的基極接觸。至少一個基極接觸與每個電晶體相關。然而，多個基極接觸至少為陣列中的兩個電晶體公用。
至少一個集電極穿通區與每個電晶體相關。集電極穿通接觸位於每個集電極穿通區上。由導電材料構成的掩埋亞集電區電連接集電極穿通(熱沉)區與每個電晶體的集電極本體區。
本發明的電晶體設計可以排列成陣列。例如，根據本發明的單元電晶體的新設計可以排列成行列為N×N的矩陣陣列。將電晶體排列成單元矩陣形式，可以在保持各發射極結構小的同時，提供任意大的總發射極面積。這樣便可以在提供小的基區總電阻和較低噪因子的同時，保持小電晶體的高性能。另外，可以包含於本發明且可以在兩電晶體和/或多電晶體間共享的重疊基區，有助於保持小的非本徵基區總電阻。
圖2示出了根據本發明一個實施例的電晶體單元200的平面圖。圖2所示實施例包括發射極204。一般說，發射極由多晶矽構成。
圖2所示發射極的長寬縱橫比約為5∶1。在不明顯改變本發明的意圖的條件下，發射極的縱橫比可以根據設置要求進行調節，根據需要，可以從約1∶1到任何值。根據圖2所示實施例，這裡與較小尺寸有關的發射極寬度由可實現的最小發射極特徵尺寸決定，同時其長度根據單元需要的電流和所得電晶體陣列中希望的功率密度決定。
單元的發射極尺寸可選擇為與最小尺寸、最大面積和最小周長與面積比的優點折衷。可以使發射極尺寸最小，以加強電晶體的高頻性能。另一方面，可以使發射極的面積最大，以實現大功率性能。或者，可以使發射極的周長與面積比最小，以減小擴散致窄基區電阻。
圖2所示實施例中的發射極204包括單個接觸203。該接觸位於發射極之上，該接觸由導電材料構成。如下所述，該接觸中可以包括對本發明的操作具有一定意義的某些材料。
電晶體的基區可以包括本徵部分和非本徵部分。兩部分可由相同或不同材料構成。如上所述，基區的至少某些部分可以為陣列中的多個電晶體公用。例如，一個單元行的非本徵多晶矽基區可以是公用矽化晶矽板。矽化多晶矽非本徵基區重疊於兩單元之間。多晶基區可以具有低薄層電阻。這將有助於保持低的非本徵總電阻。
根據本發明的電晶體陣列可以包括為陣列中多個電晶體公用的多個基區。每個基區可以為不同組電晶體所公用。這些公用基區一般由多晶矽構成。矽化多晶矽基區可以在發射極的最大尺寸兩側上，這裡是指發射極長度側上，提供導電接觸。
在圖2所示實施例中，發射極204被矽化多晶矽非本徵基區201包圍。該多晶矽基區在發射極的兩側上與例如金屬等導電材料構成的接觸202接觸。
在發射極204的兩端，與發射較短尺寸相鄰，設置有集電極穿通區205。集電集穿通區或熱沉205可由與用於掩埋亞集電極所用材料類似的重摻雜材料構成。該摻雜可以使集電極穿通區(熱沉)提供對掩埋亞集電區的歐姆接觸。該電晶體可以包括例如至少一種金屬等導電材料構成的接觸206。
單元200電晶體可以設置成，在按行重複時，基極接觸202將重疊。這樣一種設置可以使矽化非本徵多晶矽基區201重疊。於是在發射極204兩側上，在基區中提供均勻的電流分布。
如上所述，根據本發明的電晶體設計可排列成陣列。一般說，該陣列包括N×N行-列電晶體矩陣。圖3提供了單元300的三行乘四列陣列實施例的平面圖。該陣列的尺寸可以從單個單元變到N×N矩陣。
對於圖3所示的陣列的每行來說，在一個完整的片段上(in oneinact piece)提供多晶矽基區301。每個基區提供從基極接觸302到發射區303的基極電流的導電通道。
各行的多晶矽基區301可以通過導電材料構成的基極接觸互連彼此電連接在一起。一般說，基極接觸互連為第一金屬(M1)構成的條307。這些M1基極接觸互連條307可沿列的整個長度布設，並在發射極303的每側上重複。於是，基極接觸互連可以電連接所有基極接觸302。每個基極接觸互連接可以結合不同組基極接觸。
基極接觸互連接條307可以在陣列的上部和/或下部結合，以在它們之間提供M1連接。這些線中，本發明至少可以包括一個將多個基極接觸互連電連接在一起的導電材料構成的區。為清楚起見，圖3中未示出接觸發射極和集電極所需要的互連層。
圖4a是圖3所示電晶體陣列實施例的一部分的平面圖。具體說，圖4a示出了電晶體陣列300的一行408。圖4b是沿線4b-4b取的圖4a所示電晶體陣列的行的剖面圖。
該剖面圖即圖4b示出了雙多晶矽自對準雙極電晶體中各層的典型設置。從圖4b可以看出，本發明可以包括掩埋亞集電區412。亞集電區412可設置於晶片襯底413中。亞集電區412可以是N+區。可以包括亞集電區412，以便通過N型材料構成的集電極本體411連接集電極穿通區(熱沉)與本徵基區409。本徵半導體基區409可以設置在集電極本體411和發射極多晶矽層416之間。與本徵基區409的連接可通過矽化多晶矽基區401實現。互連金屬可通過栓塞402和403分別與基極和發射極連接。與栓塞410和419相同，栓塞402和403一般由鎢構成。
如圖4b所示，根據本發明的電晶體陣列可以包括多個發射區416。發射區416可以是多晶矽。發射極接觸403位於每個發射區416之上。發射極接觸可由任何導電材料構成。然而，本發明一般包括鎢發射極接觸。以下將更詳細介紹鎢作為發射極接觸的優點和本發明的結構的其它應用。
與基極接觸相同，發射極接觸可通過由導電材料構成的發射極接觸互連電連接。一般說，發射極接觸互連是最後金屬(last metal)(LM)構成的條415。這些LM發射極接觸互連415可以沿行的整個寬度布設。於是，發射極接觸互連可電連接所有發射極接觸403。每個發射極接觸互連可結合不同組發射極接觸。
發射極接觸互連415可以在陣列的左和/右側結合，以便在它們之間提供LM連接(未示出)。沿這些線，本發明至少可以包括一個將多個發射極接觸互連電連接在一起的導電材料構成的區。
如圖4b所示，本發明可以包括位於發射極接觸互連417之上的疊置栓塞410。通路連接或疊置栓塞410可以提供用於防止二次擊穿的各發射極穩流電阻。疊置栓塞410由互連金屬407、417和415及層間通路金屬418構成。疊置栓塞410設置成使電流必須從高層互連金屬向下通過疊置栓塞垂直到達發射極。
任何合適的電連接材料都可用於通路連接410。例如，可採用一種或多種金屬和/或合金。某些金屬可以具有提供比其它金屬更好的特定特性。
例如，一般說，疊置栓塞中的層間通路連接由鎢構成，互連金屬由鋁構成。鎢比一般用於互連407、415和417的鋁具有更高的串聯電阻。例如，與鋁的約0.01-約0.20Ω-μm相比，鎢的串聯電阻約為0.4Ω-μm。可以採用這種串聯電阻，從而通過用於連接到發射極的鎢通路連接，實現少量發射極穩流作用。在用於功率應用時，該發射極的穩流作用可以提供更加熱穩定的電晶體。
如果發射極金屬在最高有效互連層被引入電晶體陣列，則與發射極串聯的鎢通路數量會達到最大值。此外，用於層間通路連接的鎢不容易象鋁互連一樣發生電遷移。於是可採用在最高有效互連層的發射極連接，使從發射極到發射極的電流非均勻分布最小化。同時，可以利用與每個發射極串聯的鎢通路提供的相等串聯電阻，通過發射極穩流作用，提供熱穩定性。
在本發明的該實施例中，示出了三個互連層M1 407,M2 471和M3 415。在不顯著改變本發明的意圖的條件下，可以採用從2層向上至任何數量的互連層。以上更具體討論了各互連層的組合。
圖5a和5b分別是圖3所示電晶體陣列300中一列的平面圖和剖面圖。然而，為了清楚起見，圖5a和5b只示出了電晶體陣列的兩個單元。圖5a是單元列508的平面圖，清晰的線條5b-5b示出了切割剖面得到圖5b所示剖面圖的位置。為清楚起見，圖中未示出發射極金屬和接觸結構。
圖5b示出了雙多晶矽自對準雙極電晶體的典型設置的示意圖。掩埋亞集電區512可設於晶片襯底513內。亞集電區512通過N型材料構成的集電極本體511連接到本徵基區509。
與本徵基區509的連接可以通過矽化多晶矽基區501實施。本發明的該實施例中，示出了三個互連層M1 507,M2 517和M3 515。三個互連接層可以提供更好的功率分布，可以增強可靠性。然而，在不顯著改變本發明的意圖的條件下，可以採用從2層向上至任何數量的互連層。互連金屬可以通過栓塞502和515分別連接到基區和集電區。
另外，集電極可以通過一組鎢栓塞510連接到上金屬層。與上述其它栓塞一樣，栓塞502、510和518可採用任何導電材料。然而，根據本發明，栓塞一般由鎢構成。
為清楚起見，在集電極接觸疊置體510之前，未示出在M1 507處的公用基區總線。實際上，基區總線507一般從左向右在圖5b上連續延伸。
列519中單元間的間隔至少部分可由提供流到集電極總線的電流需要的金屬的寬度決定。一般說，該間隔應足以滿足電遷移指標，足以減小集電區的寄生電阻。
根據本發明的單元可以利用雙多晶矽自對準矽化基區雙極電晶體。所建議的發明也可以採用一般用於矽雙極和BiCMOS工藝的多級鋁互連技術。為進行比較，表1列出了例如圖1所示的現有技術電晶體與本發明的電晶體的Ft、Fmax和Rbb測量值的比較情況。
表1參數現有技術本發明Ft 48GHz 46GHzFmax65GHz 55GHzRbb/單位發射極面5.1Ω 3.9Ω積@恆定Jc本發明還包括形成包括多個電晶體的電晶體陣列的方法。該陣列可以按矩陣形式形成，例如行和列矩陣。該方法包括為每個電晶體提供發射區。發射區可以按上述尺寸和尺寸比例形成或另外提供。在每個發射區之上提供發射區接觸。
在每個發射區之下提供至少一個基區，該基區為陣列中多個電晶體所公用。在至少一個基區上提供至少一個基極接觸，該接觸與每個電晶體相關。提供基極接觸的目的是使多個基極接觸為陣列中至少兩個電晶體所公用。
提供至少一個與每個電晶體相關的集電極穿通區。在每個集電極穿通區上提供集電極穿通接觸。導電材料構成的掩埋亞集電區電連接集電極穿通(熱沉)區與每個電晶體的集電極本體區。
該方法開始時，首先提供襯底，其上可以形成有掩埋亞集電區。在掩埋亞集電區上可以提供多個集電極本體。在集電極本體上，可以提供至少一個基區。所說基區可以包括位於每個集電極本體上的本徵單晶半導體基區和為多個電晶體所公用的矽化基區。在每個本徵基區上提供發射區。在每個發射區上提供發射極接觸區。提供與每個電晶體相關的至少一個集電極穿通區。在每個集電極穿通區上提供集電極穿通接觸。在矽化基區上提供與每個電晶體相關的至少一個基極接觸，使多個基極接觸為陣列中的至少兩個電晶體所公用。
可以按上述結構形成基極接觸互連和發射極接觸互連，以電連接不同組基極接觸和發射極接觸。可以提供栓塞或通路連接，以電連接這些互連接與基極接觸或發射極接觸。可以提供至少一個導電材料構成的區，用於電連接基極接觸互連和/或發射極接觸互連。
可以提供例如上述栓塞或通路連接等多個發射極穩流電阻。可以為每個發射極提供一個發射極穩流電阻。
可以提供深溝槽，用於隔離該電晶體陣列與其它相鄰器件。本發明特別適用於高頻應用，例如高於約1Ghz的高頻應用。另外，本發明還特別適用於需要用於放大器、混合器、電壓控制振蕩器的低噪聲和/或大功率器件的應用及用於通信系統一般需要的元件的應用，特別是器件可以與其它模擬/數字功能集成時。本發明的實施例提供了為包括例如圖1所示的長髮射極指的比較布局的約50％的基區電阻/單位發射極面積。在高頻範圍，本發明還提供了比先前雙極器件所得到的更低的噪聲性能。通過減小每單位發射極面積的基區電阻，至少可以部分實現這種低噪聲。
本發明的上述介紹展示和介紹了本發明。此外，本公開僅展示和介紹了本發明的優選實施例，但如上所述，應理解，本發明可按各種其它組合、改進和條件應用，可以在這裡所述的本發明思想的範圍內，與上述教導和/或相關技術技巧或常識相應，進行改變或改進。上述實施例的意圖是解釋實施本發明的最佳模式，使所屬領域的技術人員按這些或其它實施例的方式，利用特殊應用所需要的各種改進，利用本發明。因此，本說明書不想將本發明限制為這裡所公開的形式。另外，意在使所附權利要求書構成為包括替代實施例。
權利要求
1．一種包括多個電晶體的電晶體陣列，包括每個電晶體的發射區；位於每個發射區上的發射區接觸；位於每個發射區之下的至少一個基區，該基區為陣列中的多個電晶體所公用；位於至少一個基區上、與每個電晶體相關的至少一個基極接觸，多個基極接觸為陣列中至少兩個電晶體所公用；用於每個電晶體的至少一個集電極穿通區；位於每個集電極穿通區上的集電極穿通區接觸；用於每個電晶體的集電極本體；及由導電材料構成的掩埋亞集電區，用於電連接集電極穿通區與每個電晶體的集電極本體區。
2．根據權利要求1的電晶體陣列，其中基區電連接多個電晶體的發射極與基極接觸，提供從基極接觸到發射區的基區電流的導電通道。
3．根據權利要求2的電晶體陣列，還包括導電材料構成的至少一個基極接觸互連，該互連位於多個基極接觸之上，並電連接它們。
4．根據權利要求2的電晶體陣列，還包括導電材料構成的多個基極接觸互連，該互連位於多個基極接觸之上，並電連接它們，每個基極接觸互連接觸不同組基極接觸；及至少一個導電材料區，用於將多個基極接觸互連接電連接在一起。
5．根據權利要求2的電晶體陣列，還包括位於多個發射極之下的多個基區，它們為陣列中的多個電晶體所公用，每個基區為不同組電晶體所公用。
6．根據權利要求1的電晶體陣列，其中亞集電區設置於其上形成有電晶體陣列的襯底中。
7．根據權利要求6的電晶體陣列，還包括位於掩埋亞集電區上和相關發射區下的多個集電極本體，以便亞集電區提供到陣列中多個集電極本體的公用電連接；及位於每個集電極本體上和有關發射區下的本徵基區。
8．根據權利要求7的電晶體陣列，其中本徵基區設置在每個集電極本體和每個發射區之間。
9．根據權利要求3的電晶體陣列，還包括用於電連接所說基極接觸互連接與基極接觸的多個導電栓塞。
10．根據權利要求2的電晶體陣列，還包括導電材料構成的至少一個發射極接觸互連，該互連位於多個發射極接觸上，並電連接它們。
11．根據權利要求2的電晶體陣列，還包括導電材料構成的多個發射極接觸互連，該互連位於多個發射極接觸上，並電連接它們，每個發射極接觸互連接觸不同組發射極接觸；及至少一個導電材料區，用於將多個發射極接觸互連電連接在一起。
12．根據權利要求10或11的電晶體陣列，還包括用於電連接發射極接觸互連接與發射極接觸的多個導電栓塞。
13．根據權利要求12的電晶體陣列，還包括多個發射極穩流電阻，每個與發射極接觸金屬和發射極接觸互連間的每個導電栓塞相關。
14．根據權利要求1的電晶體陣列，其中每個電晶體的發射區的長寬縱橫比約為1∶1-約5∶1。
15．根據權利要求1的電晶體陣列，其中該陣列排列成行-列矩陣。
16．根據權利要求1的電晶體陣列，其中基區包括矽化多晶矽。
17．根據權利要求1的電晶體陣列，其中基區包圍發射區。
18．根據權利要求9、12或13的電晶體陣列，其中所說栓塞包括鎢。
19．根據權利要求4的電晶體陣列，其中所說互連包括鋁。
20．根據權利要求1的電晶體陣列，其中集電極穿通區提供到掩埋亞集電區的歐姆接觸。
21．根據權利要求1的電晶體陣列，其中基區是單晶矽。
全文摘要
一種電晶體陣列包括多個電晶體,每個電晶體包括一個發射區。發射區接觸位於每個發射區上。至少一個基區位於每個發射區之下,並為陣列中的多個電晶體所公用。至少一個基極接觸位於至少一個基區之上,並與每個電晶體相關。多個基極接觸為陣列中的至少兩個電晶體所公用。至少一個集電極穿通過區與每個電晶體相關。集電極穿通區接觸位於每個集電極穿通區之上。導電材料構成的掩埋亞集電區電連接集電極穿通區與每個電晶體的集電極本體區。
文檔編號H01L21/768GK1325548SQ9981299
公開日2001年12月5日 申請日期1999年10月27日 優先權日1998年11月6日
發明者R·克羅維斯, D·傑篤斯, D·恩古延－恩國, K·瓦勒 申請人:國際商業機器公司