半導體結構的製作方法

2023-04-26 15:37:01

本發明的實施例涉及集成電路器件，更具體地，涉及半導體結構。

背景技術：

近來，諸如交換器或整流器的功率電子器件的發展突顯了功率器件的製造業。通常地，功率器件由III-V族材料製成。藉助於半導體製造業，功率器件能夠集成至集成電路中或晶片中。這樣，功率器件具有更緊湊的尺寸和多功能性。

技術實現要素：

本發明的實施例提供了一種半導體結構，包括：第一器件，具有第一表面，所述第一器件包括：由第一材料系統限定的第一有源區域；以及第二器件，具有第二表面，所述第二表面與所述第一表面共平面，所述第二器件包括：由第二材料系統限定的第二有源區域，其中，所述第二材料系統不同於所述第一材料系統。

本發明的另一實施例提供了一種半導體結構，包括：矽襯底，具有位於所述矽襯底中的有源區域；以及III-V族層，位於所述矽襯底上並且位於所述矽襯底的所述有源區域上方。

本發明的又一實施例提供了一種用於製造半導體結構的方法，包括：提供第一材料系統的襯底，所述襯底具有第一器件區域和第二器件區域；在所述第一器件區域中限定有源區域；在所述襯底上形成第二材料系統的層，所述第二材料系統不同於所述第一材料系統；以及在所述第一器件區域上方的所述層的部分中限定隔離區域。

附圖說明

當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的實施例。應該強調的是，根據工業中的標準實踐，對各種部件沒有按比例繪製並且僅僅用於說明的目的。實際上，為了清楚的討論，各種部件的尺寸可以被任意增大或縮小。

圖1是根據本發明的一些實施例的半導體結構的圖。

圖2是根據本發明的一些實施例的半導體結構的圖。

圖3是根據本發明的一些實施例的半導體結構的截面。

圖4是根據本發明的一些實施例的半導體結構的圖。

圖5A至圖5G是根據本發明的一些實施例示出的製造半導體器件的方法的圖。

圖6是根據本發明的一些實施例示出的形成半導體結構的方法的流程圖。

具體實施方式

以下公開內容提供了許多用於實現所提供主題的不同特徵的不同實施例或實例。下面描述了組件和布置的具體實例以簡化本發明。當然，這些僅僅是實例，而不旨在限制本發明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，並且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發明可在各個實例中重複參考標號和/或字母。該重複是為了簡單和清楚的目的，並且其本身不指示所討論的各個實施例和/或配置之間的關係。

圖1是根據本發明的一些實施例的半導體結構10的圖。參照圖1，半導體結構10包括第一器件11和第二器件12。第一器件11和第二器件12分別具有第一表面110和第二表面120。第一表面110與第二表面120共平面。

在一些實施例中，第一器件11是諸如電晶體、二極體、光電二極體、保險絲、電阻器、電容器等的Si有源器件。例如，電晶體包括金屬氧化物半導體(MOS)電晶體、雙極結電晶體(BJT)、互補MOS(CMOS)電晶體等。此外，第一器件11可以包括邏輯器件、存儲器器件(例如，靜態隨機存取存儲器(SRAM))、射頻(RF)器件、輸入/輸出(I/O)器件、晶片上系統(SoC)器件、其它合適的器件類型或它們的組合。

在一些實施例中，第二器件12是在功率電子電路或在集成電路中通常用作交換器或整流器的高壓器件或功率器件。例如，一些常見的功率器件是功率二極體、晶閘管、功率金屬氧化物半導體場效應電晶體(MOSFET)、雙極結電晶體(BJT)和絕緣柵雙極電晶體(IBGT)。功率二極體或MOSFET以與其對應的低功率器件相似的原理操作，但是能夠攜帶數量更多的電流並且通常能夠在斷開狀態下支持更大的反向偏置電壓。

第一器件11包括第一有源區域112。第一有源區域112位於襯底14的第一器件區域14A中。第一器件區域14A是與第一器件11相關聯的襯底14的部分。襯底14和第一有源區域112由第一材料系統製成。在一些實施例中，襯底14和第一有源區域112由矽製成。此外，第一器件11包括位於第一器件區域14A上方的層13的第一區域13A。層13由不同於第一材料系統的第二材料系統製成。例如，層13由III-V族材料製成，其中，III-V族材料可以是砷化鎵、砷化銦、砷化銦鎵、磷化銦、氮化鎵、銻化銦、銻化鎵、磷化鎵和/或它們的任意三元化合物或四元化合物，或它們的混合物或合金。

在一些實施例中，襯底14包括矽鍺、砷化鎵、碳化矽或其它合適的半導體材料。在一些實施例中，襯底14還包括諸如P阱和/或N阱的摻雜區域(未示出)。在一些其它實施例中，襯底14還包括諸如掩埋層和/或外延層的其他部件。此外，在一些實施例中，襯底14是諸如絕緣體上矽(SOI)的絕緣體上半導體。在其它實施例中，半導體襯底14包括摻雜的epi層、梯度半導體層和/或還包括覆蓋不同類型的另一半導體層的半導體層(諸如，矽鍺層上的矽層)。在一些其它實例中，化合物半導體襯底包括多層矽結構，或矽襯底可以包括多層化合物半導體結構。在一些實施例中，襯底14可以包括諸如鍺和金剛石的其他元素半導體。在一些實施例中，襯底14包括諸如碳化矽、砷化鎵、砷化銦或磷化銦的化合物半導體。

相似地，第二器件12包括位於層13的第二區域13B中的第二有源區域122。第二有源區域122由第二材料系統組成。在一些實施例中，第二有源區域122不與第一器件區域14A中的第一有源區域112重疊。第二有源區域122具有由虛線132指示的側123。第二有源區域122的側123用作第一器件11和第二器件12之間的邊界。此外，第二器件12還包括襯底14的第二器件區域14B。襯底14的第二器件區域14B與第二器件12相關聯。第二器件區域14B位於第二有源區域122下方。

在一些實施例中，第一表面110和第二表面120形成為層13的表面的共同表面。換言之，第一表面110和第二表面120之間基本沒有階差。在本實施例中，第一器件11和第二器件12彼此緊鄰。半導體結構10變得更加緊湊，並且因此，半導體結構10具有相對較低的面積成本。此外，第一器件11和第二器件12集成而不經歷任何接合操作。此外，第一表面110和第二表面120之間沒有階差還有助於後續的金屬化操作，其中，光刻的質量高度地取決於投射的表面的高度的均勻性。

在集成III-V族材料系統和Si材料系統的一些現有的半導體結構中，例如，通過接合操作連接兩個材料系統，Si材料系統堆疊在III-V族材料系統上。接合操作導致相對較高的成本。此外，由於接合操作，在III-V族材料系統的表面和Si材料系統的表面之間通常具有階差。通過任何有源器件不能執行接近階差的區域，並且因此浪費了預定的器件區域。相應地，具有集成器件之間的階差的這樣的半導體結構消耗更多的面積，並且因此具有相對較高的面積成本。

圖2是根據本發明的一些實施例的半導體結構20的圖。參考圖2，除了半導體結構20包括第一器件21中的隔離區域27，半導體結構20與參考圖1所述和所示的半導體結構10類似。

隔離區域27位於第二材料系統的層13的第一區域13A中並且位於第一有源區域112上方。隔離區域27配置為阻止第二有源區域122的載流子進入第一器件21中的層13的第一區域13A。隔離區域27具有第一側271和與第一側271相對的第二側272。第一側271與第二有源區域122的側123重疊，並且用於確定第一器件11和第二器件12之間的邊界。如果隔離區域27的第一側271向著第二有源區域122的側124延伸，第二器件12的尺寸減小並且第一器件11的尺寸增加，反之亦然。

此外，第一有源區域112具有第一側113和與第一側113相對的第二側114。在本實施例中，隔離區域27的第一側271和第二側272之間的第一距離W1大於第一有源區域112的第一側113和第二側114之間的第二距離W2。在一些實施例中，第一距離W1和第二距離W2之間的差小於10μm。

出於圖1的實施例中提供的類似的原因，由於第一器件21的第一表面110與第二器件12的第二表面120共平面，面積成本相對較低，並且由於不需要接合操作，半導體結構20的製造變得更簡單。

圖3是根據本發明的一些實施例的半導體結構30的截面。參考圖3，除了半導體結構30包括第一器件31和第二器件32的更多細節，半導體結構30與參考圖2所述和所示的半導體結構20類似。

除了第一器件31包括其中具有兩個摻雜的區域314和316的第一有源區域312，第二器件32包括第二有源區域322，以及第一器件31和第二器件32包括第二材料系統的層，第一器件31和第二器件32分別與參考圖2所述和所示的第一器件21和第二器件12類似。第二材料系統具有第一帶隙層36和第二帶隙層38。

第一有源區域312和兩個摻雜的區域314和316限定諸如電晶體的有源器件。例如，有源區域312摻雜有p型的摻雜劑並且摻雜的區域314和316摻雜有n型的摻雜劑。用這樣的方式，第一有源區域312和摻雜的區域314和316限定諸如n溝道金屬氧化物半導體場效應電晶體(MOSFET)的n型半導體器件。可選地，例如，第一有源區域312摻雜有n型的摻雜劑並且摻雜的區域314和316摻雜有p型的摻雜劑。用這樣的方式，第一有源區域312和摻雜的區域314和316限定諸如p溝道金屬氧化物半導體場效應電晶體(MOSFET)的p型半導體器件。有源器件通過互連件37和第二材料系統的第二帶隙層38上的圖案化的導電層35通信地連接至另一器件。例如，互連件37是GaN貫通孔，並且圖案化的導電層35是前端操作之後的第一金屬層。互連件37穿透包括第一帶隙層36和第二帶隙層38的層，並且配置為在一端處連接圖案化的導電層35和在另一端處連接第一有源區域312。

第一帶隙層36和第二帶隙層38由第二材料系統製成。在一些實施例中，第二帶隙大於第一帶隙。在本實施例中，第一帶隙層36是GaN並且第二帶隙層38是AlGaN，而本發明不限制於此。第一帶隙層36和第二帶隙層38可以是砷化鎵、砷化銦、砷化銦鎵、磷化銦、氮化鎵、銻化銦、銻化鎵、磷化鎵和/或它們的任意三元化合物或四元化合物，或它們的混合物或合金。

此外，第一器件31包括第一帶隙層36的第一部分36A和第二帶隙層38的第一部分38A。第一部分36A和第一部分38A與第一器件31相關聯。第一帶隙層36的第一部分36A位於襯底14的第一器件區域14A上。第二帶隙層38的第一部分38A位於第一帶隙層36的第一部分36A上。

隔離區域27位於第一器件區域14A上方並且橫跨第一帶隙層36的第一部分36A和第二帶隙層38的第一部分38A之間的界面。這樣，出於圖2的實施例中提供的類似的原因，由於帶負電的離子排斥來自第二器件32的第二有源區域322的電子，所以在第二器件32中產生的二維電子氣(2-DEG)不流入第一器件31的任何部分。

另一方面，第二器件32包括第一帶隙層36的第二部分36B和第二帶隙層38的第二部分38B。第二部分36B和第二部分38B與第二器件32相關聯。第一帶隙層36的第二部分36B位於襯底14的第二器件區域14B上。第二帶隙層38的第二部分38B位於第一帶隙層36的第二部分36B上。

第二有源區域322由第一帶隙層36和第二帶隙層38限定。由於第二帶隙層38的帶隙大於第一帶隙層36的帶隙，所以第一帶隙層36和第二帶隙層38之間存在帶隙不連續。來自第二帶隙層38中的壓電效應的電子落在第一帶隙層36中，導致第一帶隙層36中的高度移動的導電電子的非常薄的層(即，第二有源區域322)。2-DEG的薄層位於第一帶隙層36和第二帶隙層38之間的界面處。因此，由於第一帶隙層36是未摻雜的或非故意摻雜的，所以載流子溝道具有高電子遷移率，並且電子能夠自由地移動而不與雜質碰撞或基本減少與雜質的碰撞。應該注意，為了示出的清楚，放大了第二有源區域322的尺寸。

為了與另一器件(諸如第一器件31的有源器件)通信，在第二帶隙層38的第二部分38B上還有圖案化的導電層35，圖案化的導電層35連接至第二有源區域322，並且如果第一帶隙層36的第二部分36B和第二帶隙層38的第二部分38B限定電晶體，圖案化的導電層35還連接至電晶體的漏極、柵極和源極。

在本實施例中，第一表面110和第二表面120是第二帶隙層38的表面。因此，第一表面110與第二表面120共平面。出於圖1的實施例中提供的類似的原因，由於第一器件31的第一表面110與第二器件32的第二表面120共平面，單位面積成本相對較低，並且由於不需要接合操作，半導體結構30的製造變得更簡單。

圖4是根據本發明的一些實施例的半導體結構40的截面。參考圖4，除了半導體結構40包括不同的第一器件41，半導體結構40與參考圖3所述和所示的半導體結構30類似。

除了第一器件41包括具有位於襯底14的第一器件區域14A中的摻雜的區域414的第一有源區域412，第一器件41與參考圖3所述和所示的第一器件31類似。第一有源區域412和摻雜的區域414限定穩壓二極體(或整流器)。摻雜的區域414用作穩壓二極體的正極，並且第一有源區域用作穩壓二極體的負極。互連件37穿透第一帶隙層36和第二帶隙層38，並且配置為在一端處連接摻雜的區域414和第一有源區域412和在另一端處連接圖案化的導電層35。

出於圖1的實施例中提供的類似的原因，由於第一器件41的第一表面110與第二器件32的第二表面120共平面，單位面積成本相對較低，並且由於不需要接合操作，半導體結構40的製造變得更簡單。

圖5A至圖5G是根據一些實施例示出的製造半導體結構的方法的圖。參照圖5A，提供了襯底502。襯底502包括第一器件區域502A和第二器件區域502B。第一器件區域502A和第二器件區域502B分別與半導體結構的第一器件和第二器件相關聯。在一些實施例中，襯底502包括p型襯底。

參照圖5B，例如，通過離子注入操作在襯底502中形成第一有源區域504。在一些實施例中，第一有源區域504摻雜有n型摻雜劑。在其它實施例中，第一有源區域504摻雜有p型摻雜劑。

參照圖5C,例如，通過離子注入操作和後來的退火操作,在第一有源區域504中形成摻雜的區域506。在一些實施例中，摻雜的區域506摻雜有n型摻雜劑。在其它實施例中，摻雜的區域506摻雜有p型摻雜劑。具有n型摻雜劑的第一有源區域504和p型摻雜劑的摻雜的區域506，在襯底502中形成PMOS電晶體。相反地，具有p型摻雜劑的第一有源區域504和n型摻雜劑的摻雜的區域506，在襯底502中形成NMOS電晶體。摻雜的區域506用作NMOS電晶體或PMOS電晶體的漏極或源極。

參照圖5D，例如,通過沉積操作，在襯底502上形成第一帶隙層508。此外，例如,通過沉積操作，在第一帶隙層508上形成第二帶隙層510。第二帶隙層510的帶隙大於第一帶隙層508的帶隙。例如，第一帶隙層508由GaN的材料製成，並且第二帶隙層510由AlGaN的材料製成。

參照圖5E，例如，通過注入操作，將帶負電的離子注入在與第一器件區域502A相關聯的暴露的第二帶隙層510中，從而在第一帶隙層508和第二帶隙層510中形成隔離區域512。具體地，隔離區域512橫跨與第一器件區域相關聯的第一帶隙層508和第二帶隙層510之間的界面。

參照圖5F，例如，通過蝕刻操作，形成通孔溝槽以暴露出摻雜的區域506和第一有源區域504的部分，並且隨後通過沉積操作，在通孔溝槽中沉積導電材料以形成互連件514，來在第一帶隙層508和第二帶隙層510中形成互連件514。例如，互連件514是GaN貫通孔(TGV)。由第一有源區域504和摻雜的區域506限定的電晶體通過互連件514通信地連接至另一器件。

參照圖5G，例如,通過沉積操作和隨後的蝕刻操作，在第二帶隙層510上形成圖案化的導電層516。注意，圖案化的導電層516能夠設置在第一器件區域502A和第二器件區域502B上。在一些實施例中，圖案化的導電層516是前端操作之後的第一金屬層。

在本實施例中，半導體結構的表面是第二帶隙層510的表面。因此，第一器件(是指在虛線的右側處的器件並且第一器件的有源區域由第一材料系統限定)的表面與第二器件(是指在虛線的左側處的器件並且第二器件的有源區域由第二材料系統限定)的表面共平面。出於圖1的實施例中提供的類似的原因，半導體結構的單位面積成本相對較低，並且由於不需要接合操作，半導體結構的製造變得更簡單。

圖6是根據本發明的一些實施例示出的形成半導體結構的方法的流程圖。參照圖6，在操作600中，提供了第一材料系統的襯底。襯底包括第一器件區域和第二器件區域。第一器件區域和第二器件區域分別與第一器件和第二器件相關聯。襯底分別類似於參照圖4所述和所示的襯底14以及參照圖5A所述和所示的襯底502。此外，第一器件區域和第二器件區域與參考圖3所示和所述的第一器件區域14A和第二器件區域14B類似。在一個實施例中，襯底是p型襯底。

在操作602中，在第一器件區域中限定第一有源區域，並且然後，在第一有源區域中限定摻雜的區域。在一個實施例中，第一有源區域是n阱並且摻雜的區域包括p型摻雜劑，產生PMOS電晶體。在另一個實施例中，第一有源區域是p阱，並且摻雜的區域包括n型摻雜劑。

在操作604中，在襯底上形成第二材料系統的第一帶隙層。第一帶隙層與參考圖3所述和所示的第一帶隙層36類似。第二材料系統不同於第一材料系統。例如，第一材料系統包括矽而第二材料系統包括III-V族材料，其中，III-V族材料可以是砷化鎵、砷化銦、砷化銦鎵、磷化銦、氮化鎵、銻化銦、銻化鎵、磷化鎵和/或它們的任意三元化合物或四元化合物，或它們的混合物或合金。在本實施例中，第一帶隙層是GaN層。

在操作606中，在第一帶隙層上形成第二材料系統的第二帶隙層。第二帶隙層與參考圖3所述和所示的第二帶隙層38類似。第二帶隙層的帶隙大於第一帶隙層的帶隙。這樣，第二有源區域由第一帶隙層和第二帶隙層的界面限定。在本實施例中，第二帶隙層是AlGaN層。

繼操作606之後，在操作608中，在第一帶隙層和第二帶隙層之間的界面處限定隔離區域。隔離區域與參考圖3所述和所示的隔離區域27類似。出於圖2的實施例中提供的類似的原因，隔離區域配置為排斥來自第二器件區域502B的第二有源區域的電子。

在操作610中，形成互連件。互連件穿透第一器件區域處的第一帶隙層和第二帶隙層，並且在一端處連接第一有源區域，在另一端處連接稍後討論的導電層。

在操作612中，在第二帶隙層上形成圖案化的導電層並且圖案化的導電層與互連件連接。圖案化的導電層通過互連件電連接至第一有源區域。

一些實施例具有下文中的特徵和/或優點的一個或組合。在一些實施例中，一種半導體結構包括具有第一表面的第一器件和具有第二表面的第二器件。第二表面與第一表面共平面。第一器件包括由第一材料系統限定的第一有源區域。第二器件包括由第二材料系統限定的第二有源區域。第二材料系統不同於第一材料系統。

在上述半導體結構中，其中，所述第一材料系統包括Si，並且所述第二材料系統包括III-V族材料。

在上述半導體結構中，其中，所述第一器件和所述第二器件還包括襯底，所述襯底包括與所述第一器件相關聯的第一器件區域和與所述第二器件相關聯的第二器件區域；所述第一有源區域設置在所述第一器件區域中。

在上述半導體結構中，其中，所述第一器件和所述第二器件還包括所述第二材料系統的層，並且所述第一表面和所述第二表面是所述第二材料系統的所述層的頂面。

在上述半導體結構中，其中，所述第一器件和所述第二器件還包括所述第二材料系統的層，並且所述第一表面和所述第二表面是所述第二材料系統的所述層的頂面，所述第二有源區域位於所述層中。

在上述半導體結構中，其中，所述第一器件和所述第二器件還包括所述第二材料系統的層，並且所述第一表面和所述第二表面是所述第二材料系統的所述層的頂面，所述第一器件包括位於所述第二材料系統的所述層中並且位於所述第一有源區域上方的隔離區域。

在上述半導體結構中，其中，所述第一器件和所述第二器件還包括所述第二材料系統的層，並且所述第一表面和所述第二表面是所述第二材料系統的所述層的頂面，所述第一器件包括位於所述第二材料系統的所述層中並且位於所述第一有源區域上方的隔離區域，所述隔離區域具有第一側和與第一側相對的第二側，以及所述第一有源區域具有第一側和與第一側相對的第二側，其中，所述隔離區域的第一側和第二側之間的第一距離大於所述第一有源區域的第一側和第二側之間的第二距離。

在上述半導體結構中，其中，所述第一器件和所述第二器件還包括所述第二材料系統的層，並且所述第一表面和所述第二表面是所述第二材料系統的所述層的頂面，所述第一器件包括位於所述第二材料系統的所述層中並且位於所述第一有源區域上方的隔離區域，所述隔離區域具有第一側和與第一側相對的第二側，以及所述第一有源區域具有第一側和與第一側相對的第二側，其中，所述隔離區域的第一側和第二側之間的第一距離大於所述第一有源區域的第一側和第二側之間的第二距離，所述第一距離和所述第二距離的差小於10μm。

在上述半導體結構中，其中，所述第一器件和所述第二器件還包括所述第二材料系統的層，並且所述第一表面和所述第二表面是所述第二材料系統的所述層的頂面，所述層包括第一帶隙層和位於所述第一帶隙層上的第二帶隙層，所述第二帶隙層的帶隙大於所述第一帶隙層的帶隙。

在上述半導體結構中，其中，所述第一器件和所述第二器件還包括所述第二材料系統的層，並且所述第一表面和所述第二表面是所述第二材料系統的所述層的頂面，所述層包括第一帶隙層和位於所述第一帶隙層上的第二帶隙層，所述第二帶隙層的帶隙大於所述第一帶隙層的帶隙，所述第一器件包括位於第一器件區域上方並且橫跨所述第一帶隙層和所述第二帶隙層之間的界面的隔離區域。

在上述半導體結構中，其中，所述第一器件和所述第二器件還包括所述第二材料系統的層，並且所述第一表面和所述第二表面是所述第二材料系統的所述層的頂面，所述半導體結構還包括位於所述第二材料系統的所述層上的圖案化的導電層，其中，所述第一器件還包括穿透所述層並且連接所述圖案化的導電層和所述第一有源區域的互連件。

在一些實施例中，半導體結構包括矽襯底和III-V族層。矽襯底具有位於其中的有源區域。III-V族層位於襯底上並且位於矽襯底的有源區域上方。

在上述半導體結構中，其中，所述III-V族層包括：第一帶隙層，位於所述矽襯底上；以及第二帶隙層，位於所述第一帶隙層上，其中，所述第二帶隙層的帶隙大於所述第一帶隙層的帶隙。

在上述半導體結構中，其中，所述III-V族層包括：第一帶隙層，位於所述矽襯底上；以及第二帶隙層，位於所述第一帶隙層上，其中，所述第二帶隙層的帶隙大於所述第一帶隙層的帶隙，所述半導體結構還包括：隔離區域，橫跨所述第一帶隙層和所述第二帶隙層之間的界面。

在上述半導體結構中，其中，所述III-V族層包括：第一帶隙層，位於所述矽襯底上；以及第二帶隙層，位於所述第一帶隙層上，其中，所述第二帶隙層的帶隙大於所述第一帶隙層的帶隙，所述半導體結構還包括：隔離區域，橫跨所述第一帶隙層和所述第二帶隙層之間的界面，其中，所述隔離區域包括第一側和與第一側相對的第二側，以及所述有源區域包括第一側和與第一側相對的第二側，其中，所述隔離區域的第一側和第二側之間的距離大於所述有源區域的第一側和第二側之間的距離。

在上述半導體結構中，所述半導體結構包括：圖案化的導電層，位於所述III-V族層上；以及互連件，穿透所述III-V族層並且連接所述圖案化的導電層和所述有源區域。

在一些實施例中，一種用於製造半導體結構的方法包括至少下面的操作。提供了第一材料系統的襯底。該襯底具有第一器件區域和第二器件區域。限定第一器件區域中的有源區域。在襯底上形成第二材料系統的層。第二材料系統不同於第一材料系統。在第一器件區域上方的層的部分中限定隔離區域。

在上述方法中，還包括：形成穿透所述層的互連件，所述互連件將所述有源區域連接至所述第一器件區域上方的導電層。

在上述方法中，其中，在所述第一器件區域上方的所述層的部分中限定所述隔離區域的操作包括：通過執行帶有負電荷的摻雜劑來限定所述隔離區域。

在上述方法中，其中：在所述襯底上形成所述第二材料系統的所述層的操作包括：在所述襯底上形成第一帶隙層；以及在所述第一帶隙層上形成第二帶隙層；以及在所述第一器件區域上方的所述層的部分中限定所述隔離區域的操作包括：限定橫跨所述第一帶隙層和所述第二帶隙層之間的界面的所述隔離區域。

上面概述了若干實施例的部件、使得本領域技術人員可以更好地理解本發明的方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用於實現與在此所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域技術人員也應該意識到，這種等同構造並不背離本發明的精神和範圍、並且在不背離本發明的精神和範圍的情況下，在此他們可以做出多種變化、替換以及改變。