一種基於發射極電流補償的高精度帶隙基準源電路的製作方法

2023-04-26 14:43:21 1

專利名稱：一種基於發射極電流補償的高精度帶隙基準源電路的製作方法
技術領域：
本發明主要涉及模擬集成電路的基準電壓源設計領域，特指一種基於發射極電流 補償的高精度、低失調帶隙基準電壓源電路。
背景技術：
基準電壓源是當今集成電路中重要的組成部分，廣泛應用於數字、模擬、以及數模 混合電路中。特別是在諸如隨機動態存儲器、A/D、D/A轉換器、各類數模混合IC中更是不 可或缺。因此高電源抑制比、低溫漂、CMOS工藝兼容的高性能基準電壓源成為集成電路設 計者們競相追逐的焦點。目前集成電路中基準電壓源的構成種類繁多，帶隙基準由於其精度高而為業內所 廣泛採用。利用Pn結的正向電壓具有負溫度係數，而工作在不同電流密度下兩個雙極型晶 體管的基極_發射極電壓差具有正溫度係數，兩者相互補償，實現零溫度係數的基準電壓。 此種結構需要採用運算放大器和雙極型電晶體，目前主流的CMOS工藝都能提供襯底PNP 管，因此此結構與主流CMOS工藝都兼容，但是在高精度系統中，運算放大器的固有失調對 基準電壓的影響也是難以接受的，所以需要利用一些補償技術，以得到更高精度的基準電 壓。

發明內容
本發明要解決的問題就在於針對現有帶隙基準存在的技術問題，本發明提供一 種基於發射極電流補償的且與普通CMOS工藝完全兼容的高精度、低失調基準電壓源設計。本發明提出的解決方案為首先由基準電壓產生電路(3)產生 基準電流I。ut，然後根據I。ut，通過發射極電流補償電路(4)產生精確的
^β電流對三極體的發射極電流進行補償，從而降低運放失調對基準輸出的影響。同時 增加了 PMOS管Μ6110分別與Μ115 —起構成了共源共柵電流鏡結構，增加基準電流源的 精度和其抗電源電壓變化的能力。本發明能夠有效抑制輸出隨溫度和電源電壓變化而變 化，並能有效地降低運放輸入的失調對基準輸出的影響。與現有技術相比，本發明的優點就在於
1、性能優異本發明通過採用發射極電流補償技術，使得基準輸出電壓溫度特性要高 於普通的帶隙基準電路；
2、結構簡單本發明中提出的電路結構與普通的CMOS工藝完全兼容，無需額外的工藝 步驟來實現對特殊器件的兼容；
3、應用範圍廣本發明由於能夠提供高精度、低失調的基準電壓，所以應用範圍更廣。


圖1本發明的電路原理示意圖2是本發明在0. 18 μ m工藝及3. 3V電源電壓條件下溫度特性；圖3是本發明在0. 18 μ m工藝及3. 3V電源電壓條件下去掉發射極電流補償後溫度特
性；
圖4是本發明在0. 18 μ m工藝及3. 3V電源電壓條件下抗電源特性； 圖5是本發明在0. 18 μ m工藝及3. 3V電源電壓條件下去掉發射極電流補償後抗電源 特性。
具體實施例方式如圖1所示，本發明電路可以分為4個部分啟動電路、偏置電路、基準電壓產生 電路、發射極電流補償電路。偏置電路的作用是為基準電壓產生電路和發射極電流補償電 路中的共柵管ΜΓΜ5、Μ12提供柵極偏置電壓，使其工作在飽和區，提高共源共柵管的輸出 阻抗，增強其抗電源幹擾的能力。基準電壓產生電路由PMOS管MfMlO、運放0Ρ、電阻R1、 R2、三極體Qal、Qa2、Qa3、Qbl和Qb2組成，增加共源共柵電流鏡可以在增加基準電流源的 精度的同時有效增加電流源抗電壓變化的能力。但該電路存在一個問題就是有可能出現死 鎖態——電路在傳輸零電流的時候也是系統的一個穩定狀態。啟動電路就是就是解決此問 題的，即當電路出現死鎖時使電路回到正常工作狀態。電路死鎖時PMOS管MfMlO的柵電 壓很高，致使流過Rl、R2、Qal、Qa2、Qa3、Qbl和Qb2的電流都等於零。這時啟動電路的會檢 測到Qa2的發射極為低電壓，從而將圖1中PMOS管M6 M10、M12的柵極拉低，電路導通從而 解除死鎖狀態，此時流過Rl、R2、Qal、Qa2、Qa3、Qbl和Qb2的電流脫離等於零的狀態，此時 Qa2的發射極電壓會逐漸升高，當啟動電路檢測到Qa2的發射極電壓達到一定閾值時，啟動 電路會自動失效而不影響整體電路的工作。如圖1可以知道，流過Rl、R2、Qal、Qa2、Qa3、Qbl和Qb2的電流都等於i^，對於一 個雙極型器件，我們可以寫出^=乓《3φ(^/ ·)，其中&。根據理想運放兩個輸入 端虛短的理論，設運放輸入失調為K1則有，
fjK.gbt — -^JK^s + JfflBf _ A 士^κ( 1 )
則有，
2 A^jaf=Zer JilIFei(2)
另外可知AF篇=Vr Inm，則有，
Ieet =(2 Vr In ml Vas)/Jtl(3)
如圖1可得，
Vt^=VjsIM2 I0^(4)
將式(3)帶入式(4)中可得，
(妒=^sk --(2 _ ^· _ ^ · "V i(5 )
由式(5)中第二項可知，由於用了兩個相級聯的三極體，括號中第一項係數比用單個三 極管擴大了兩倍，從而大大減小了運放失調對基準輸出的影響，同時，我們可以通過調節m和(R2/R1)的值，將此影響降到最低。需要注意一點的是，上面的公式推導必須存在一個前提，即流過Qal、Qa2、Qa3、Qbl 和Qb2的電流必須相同。假設現在不存在發射極電流補償電路，則Qa2必然向Qal抽取一 個基極電流4 ,同理Qb2必然向Qbl抽取一個基極電流Zfi ,此時Qal、Qbl的發射極電流為
^，設三極體的電流放大係數為於，則有厶=^/於。由於Qa2、Qb2由於分別向Qal、Qbl
r η ,
抽取了一個基極電流,，則其發射極電流為1 + : -4 ，流過Qa3的電流也為,，可見流
tBV PJiMf
過Qal、Qa2、Qa3、Qbl和Qb2的電流不相同，所以必須向Qal、Qbl和Qa3的發射極補償一個 基極電流冬，即見才能保證上述推導的公式成立。發射極電流補償電路就是向Qal、 Qbl和Qa3的發射極補償一個基極電流Jit。發射極電流補償電路由MOS管Mil、M12以及一個精確補償電流產生器組成。首 先通過M11、M12對基準電壓產生電路(3)產生基準電流Jeer鏡像，使得進入精確補償電流產
生器的電流為U,然後分別產生三路4 /於的電流，分別對基準電壓產生電路(3)中Qal、 Qbl和Qa3的發射極電流的進行精確補償，據此滿足了上述公式成立的前提條件，即流過
(η
Qal、Qa2、Qa3、Qbl和Qb2電流都相同，即都為1 + ^ ，從而實現了高精度、低失調的基
、PJ
準電壓輸出。如圖2、3、4、5所示，是本發明在0. 18μπι CMOS工藝、電源電壓3. 3V條件下的模擬 結果。可以看到，本發明的基準輸出電壓為1.2721V。當溫度由-25度到125度變化時，沒 有進行發射極電流補償前基準電壓輸出變化808V，可計算出溫度係數為4. 23PPM，補償後 基準電壓輸出變化377uV，可計算出溫度係數為1. 97PPM ；當電源電壓由2. 5V變化到4V時， 沒有進行發射極電流補償前輸出基準變化202uV，可以計算得到輸出線性度為0. 0106%, 補償後輸出基準變化179uV，可以計算得到輸出線性度為0. 009%。
權利要求
基於發射極電流補償的高精度、低失調帶隙基準電壓源，其特徵在於由啟動電路(1)，偏置電路(2)，基準電壓產生電路(3)，發射極電流補償電路(4)構成；其中啟動電路(1)的輸入端IN與基準電壓產生電路(3)中(Qa2)的發射極以及PMOS管(M6)的漏極相連，輸出端OUT與基準電壓產生電路(3)中的PMOS管(M1/ M2/ M3/ M4/M5)的柵極相連；偏置電路(2)與基準電壓產生電路(3)中的PMOS管(M1/ M2/ M3/ M4/M5)的柵極相連；基準電壓產生電路(3)包括了PMOS管(M1/ M2/ M3/ M4/M5/ M6/ M7/ M8/ M9/M10)、運放(OP)、電阻(R1/R2)、三極體(Qa1/Qa2/Qa3/Qb1/Qb2)，其中(M1/ M2/ M3/ M4/M5)的源極連接到電源，柵極都連接到運放(OP)的輸出端，其漏極分別與(M6/ M7/ M8/ M9/M10)的源極相連，且(M6/ M7/ M8/ M9/M10)的柵極都與偏置電壓產生電路(2)相連，運放(OP)的正輸入端與(M7)的漏極相連，負輸入端與(M8)的漏極相連，(R1)連接了(OP)的正輸入端和三極體(Qb1)的發射極，(Qa1/Qb1)的集電極以及(Qa2/Qb2/ Qa3)的集電極、基極都接地，(Qa2)的發射極與(M6)的漏極以及(Qa1)的基極相連，(Qb2)的發射極與(M9)的漏極以及(Qb1)的基極相連，(R2)分別與(M10)的漏極和(Qa3)的發射極連接在一起，(M10)的漏極即基準電壓輸出；發射極電流補償電路(4)由PMOS管(M11/M12)以及一個精確補償電流產生器組成，其中PMOS管(M11)的源極接電源，柵極與基準電壓產生電路(3)中的PMOS管(M1/ M2/ M3/ M4/M5)的柵極相連，其漏極與(M12)的源極相連，(M12)的柵極與基準電壓產生電路(3)中的PMOS管(M6/ M7/ M8/ M9/M10)的柵極相連，漏極與精確補償電流產生器的IN端相連，精確補償電流產生器的C1、C2和C3分別與基準電壓產生電路(3)中(Qa1/Qb1/Qa3)的發射極相連，進行發射極電流補償。
全文摘要
本發明公開了一種利用三極體發射極電流補償技術，實現了一款的高精度、低失調的基準電壓源。其由四部分電路構成(1)啟動電路，其主要用來解除電路上電時有可能出現的電路死鎖狀態；(2)偏置電壓產生電路，其產生基準所需的偏置電壓；(3)基準電壓產生電路，其利用三極體的負溫度係數和的正溫度係數互相抵消的方法，實現了趨於零溫度係數的基準電壓輸出；(4)發射極電流補償電路，其通過對三極體的發射極電流進行補償，從而降低運放失調對基準輸出的影響。本發明能夠有效地抑制基準輸出電壓受溫度和電源電壓變化的影響，同時降低了運放失調對基準輸出的影響，並且本電路完全兼容普通的CMOS工藝，同時具輸出範圍大且精度高，使用範圍廣。
文檔編號G05F3/30GK101976095SQ20101055588
公開日2011年2月16日 申請日期2010年11月19日 優先權日2010年11月19日
發明者李俊豐, 石大勇, 蔣仁傑, 譚曉強, 郭斌, 陳寶民, 陳怒興 申請人:長沙景嘉微電子有限公司