半導體裝置和半導體集成電路的製作方法

2023-04-26 13:54:16

相關申請的交叉引用

通過引用將於2015年12月18日提交的日本專利申請no.2015-247356的公開的包括說明書、附圖和摘要的全部內容合併於此。

本公開涉及半導體裝置以及具有濾波器電路的半導體集成電路。

背景技術：

在現有技術中，就半導體集成電路而言，對於通用存儲器——例如閃速存儲器——非常需要低功耗和高速性能。

通常，向閃速存儲器等等提供了各種模式來滿足低功耗要求。例如採用這樣的方法，其中提供低功耗模式並停止電源電路。

此外，為了滿足高速性能，例如需要迅速穩定從閃速存儲器中包括的電源電路輸出的電壓。

就此而言，日本未審專利申請no.2001-319488提出一種穩定從偏置電路輸出的偏置電壓的方法，以保證讀取系統電路的高速性能。

技術實現要素：

另一方面，已知來自整個半導體集成電路的反饋噪聲出現在從偏置電路輸出的偏置電壓中，並且作為針對這個問題的反制措施，採用這樣的配置，其中向電源電路(例如偏置電路)提供去除噪聲的濾波器電路。

但是，存在這樣的問題，由於受到濾波器電路的電容分量影響，對於從電源電路輸出的電壓電平而言要花時間來穩定到期望的電壓電平。

根據本說明書和附圖的描述，其他對象和新穎性特徵將變得顯而易見。

根據實施例，半導體裝置包括：電流源；控制電壓產生電路，其輸出用於控制電流源的控制電壓；以及濾波器電路，其設置在控制電壓產生電路與電流源之間，並去除所述控制電壓的噪聲。濾波器電路包括：第一電阻元件，其設置在控制電壓產生電路與輸出控制電壓的輸出節點之間；第一電容元件，其設置在輸出節點與第一電壓之間；第二電容元件，其與第一電容元件並聯耦合在輸出節點與第一電壓之間；第一開關元件，其設置在第二電容元件與輸出節點之間。當第一開關元件是非導通時，第二電容元件耦合在第一電壓與第二電壓之間。當第一開關元件導通時，第二電容元件通過輸出節點與第一電容元件耦合。

根據實施例，能夠迅速穩定用於控制電流源的控制電壓。

附圖說明

圖1是基於實施例的半導體集成電路的整體配置的示意圖。

圖2是用於說明基於實施例的存儲器模塊8的配置的示意圖。

圖3是用於說明基於實施例的存儲器模塊8的模式的轉變的示意圖。

圖4是用於說明基於實施例的存儲器模塊8的待機模式和讀取待機模式的轉變的示意圖。

圖5是用於說明基於實施例的數據讀取的示意圖。

圖6是用於說明基於實施例的電源電路24的一部分配置的示意圖。

圖7是用於說明基於實施例的具有電荷共享的濾波器電路55的配置的示意圖。

圖8是用於說明比較例的電源電路的一部分配置的示意圖。

圖9是用於說明基於實施例，根據激活信號amp產生控制電壓產生電路的控制電壓的示意圖。

圖10是用於說明在電源電路24中啟動時間和電流消耗之間關係的示意圖。

具體實施方式

下面參照附圖詳細描述實施例。在附圖中，用相同的標記表示相同或對應的部件，且不再重複其描述。

a.整體配置

圖1是基於實施例的半導體集成電路的整體配置的示意圖。

如圖1所示，在本示例中，將描述單晶片微型計算機(又稱為數據處理器或微處理器)作為半導體集成電路1的示例。雖然沒有特別限制，但是微型計算機是通過已知的半導體集成電路製造技術形成在例如單晶矽的一個半導體襯底(晶片)上。

半導體集成電路1包括具有閃速存儲器的存儲器模塊。

半導體集成電路1包括內部總線2、cpu(中央處理器)3、ram(隨機訪問存儲器)4、總線控制器5、振蕩器6、分頻電路7、存儲器模塊8、電源電路9、輸入/輸出埠(i/o)10、以及外圍電路11。

外圍電路11包括ad轉換器和定時計數器。

內部總線2包括地址總線、數據總線和控制總線。

電路模塊通過內部總線2相互耦合，並執行數據傳輸/接收。

cpu3控制整個半導體集成電路1。cpu3包括指令控制單元和執行單元。cpu3將獲取的指令解碼，並根據解碼結果在執行單元中執行算術處理。

ram4用作cpu2的工作區域等等。

總線控制器5執行內部總線2的仲裁控制，並利用內部總線2控制數據傳輸/接收。具體而言，總線控制器5響應來自cpu3的訪問請求，並根據訪問的目標地址執行訪問周期數目、等待狀態數目、總線寬度等等的仲裁控制。

振蕩器6產生時鐘信號。振蕩器6與分頻電路7耦合，並通過將時鐘信號的頻率分頻來產生和輸出用於控制各種電路的操作參考時鐘信號和其它內部時鐘信號。

存儲器模塊8具有閃速存儲器(作為示例)，並存儲cpu3的操作程序、數據等等。

電源電路9產生各種電路模塊的電壓。

cpu3對存儲器模塊8執行擦除和寫入控制。

在裝置測試階段或製造階段，外部寫入裝置(附圖中未示出)可通過輸入/輸出埠10直接對存儲器模塊8執行擦除和寫入控制。

在上電之後，半導體集成電路1內部在復位信號的低電平期間被初始化。當通過復位信號的高電平釋放復位時，cpu3啟動由地址0等等中的向量指定的程序區域中程序的執行。

圖2是用於說明基於實施例的存儲器模塊8的配置的示意圖。

如圖2所示，存儲器模塊8包括輸入/輸出電路21、控制電路22、地址緩衝器23、電源電路24、預解碼器25、行解碼器/驅動器26、寫鎖存器27、感測放大器電路28、列解碼器29、存儲器陣列30、源解碼器/驅動器31、以及電流源32。

存儲器陣列30包括按照矩陣形式布置的多個閃速存儲器。

輸入/輸出電路21耦合到外側內部總線2，並傳輸和接收數據和命令。

控制電路22控制存儲器模塊8中的每個電路。

地址緩衝器23耦合到外側內部總線2並保持用於訪問存儲器陣列30的地址。

電源電路24向存儲器模塊8中的每個電路提供必要的電壓。具體而言，電源電路24產生用於寫入和擦除的電壓，並產生用於驅動電流源32的電壓。

預解碼器25將用於訪問存儲器陣列30的地址預解碼。

行解碼器/驅動器26將來自地址緩衝器23的行地址x解碼並驅動字線。

寫鎖存器27耦合到電流源32並保持要寫入存儲器陣列30的數據。

感測放大器電路28在數據讀取期間將從存儲器陣列30讀取的信號放大，並輸出該信號作為讀取數據。

列解碼器29將來自地址緩衝器23的列地址y解碼並選擇位線等等。

源解碼器/驅動器31驅動源線。

圖3是用於說明基於實施例的存儲器模塊8的模式的轉變的示意圖。

如圖3所示，這裡示出這樣的情況，其中模式從待機模式轉變為讀取待機模式以及模式從讀取待機模式轉變為讀取模式或寫入/擦除模式。

待機模式是低功耗模式。在待機模式中，將存儲器模塊8內部的電源電路24和電流源32設置為非激活的模式。作為示例，根據從cpu3輸入的待機信號stbyp(「l」電平)的輸入，執行從低功耗模式的返回操作。在本示例中，模式從待機模式轉變為讀取待機模式。因此，將存儲器模塊8內部的電源電路24和電流源32設置為激活的模式。

然後，模式從讀取待機模式轉變為讀取模式，並執行數據讀取。

另一方面，根據從cpu3輸入的待機信號stbyp(「h」電平)的輸入，模式從讀取待機模式轉變為待機模式(其是低功耗模式)。

圖4是用於說明基於實施例的存儲器模塊8的待機模式和讀取待機模式的轉變的示意圖。

如圖4所示，示出這樣的情況，其中存儲器模塊8的模式根據從cpu3輸入的待機信號stbyp而轉變。具體而言，示出這樣的情況，其中當待機信號stbyp為「l」電平時設置讀取待機模式。當待機信號stbyp在時間t1處轉變為「h」電平時，模式從讀取待機模式轉變為待機模式。

接著，當在時間t2處待機信號stbyp轉變為「l」電平時，模式從待機模式轉變為讀取待機模式。

另一方面，當模式從待機模式轉變為讀取待機模式時，將存儲器模塊8內部的電源電路24和電流源32設置為激活的模式，從而提供預定的等待狀態，直到來自電源電路24的電壓和來自電流源32的電流穩定。在本示例中，在等待一個等待時間tw＝pμs之後，模式在時間t3處轉變為讀取待機模式。

圖5是用於說明基於實施例的數據讀取的示意圖。

如圖5所示，在讀取待機模式下，根據來自cpu3的指令中包括的晶片啟用信號ce，模式轉變為讀取模式，以從存儲器模塊8讀取數據。

作為示例，在時間t4處，根據晶片啟用信號ce的「l電平」，模式從讀取待機模式轉變為讀取模式。

然後，存儲器模塊8與通過分頻電路7產生的內部時鐘信號clk同步操作。

當內部時鐘信號clk從「l電平」上升為「h電平」時，通過存儲器模塊8的地址緩衝器23鎖存從外部輸入的外部地址信號ad。

鎖存的外部地址信號ad分別作為x地址和y地址輸出到預解碼器25和列解碼器29。然後，將通過預解碼器25預解碼的信號輸入到行解碼器/驅動器26。然後，行解碼器/驅動器26基於x地址執行行選擇。此外，列解碼器29將y地址解碼並執行列選擇。由此，訪問存儲器陣列30中的指定存儲器單元，並從存儲器單元讀取數據。

然後，通過輸入/輸出電路21將已經讀取的讀取數據dout輸出到內部總線2。

在本示例中，示出這樣的情況，其中在讀取模式下根據外部地址信號ad的輸入來讀取數據兩次。

在時間t5處，根據晶片啟用信號ce的「h電平」，模式從讀取模式轉變為讀取待機模式。

圖6是用於說明基於實施例的電源電路24的一部分配置的示意圖。

如圖6所示，電源電路24包括控制電壓產生電路以及具有電荷共享的濾波器電路55。

具有電荷共享的濾波器電路55設置在控制電壓產生電路和電流源32之間，並去除控制電壓的噪聲。在本示例中，提供包括電阻元件和電容元件的低通濾波器電路。基於電阻元件的電阻分量和電容元件的電容分量來設置濾波器電路的截止頻率。

稍後描述的具有電荷共享的濾波器電路55設置了可以共享電荷的電路。可以共享電荷的電路根據激活信號eamp操作。

控制電壓產生電路輸出用於控制電流源的控制電壓。

控制電壓產生電路包括運算放大器(amp)50、p溝道mos電晶體mos1、以及電阻元件r1和r2。

p溝道mos電晶體mos1的源極耦合到電源電壓vcc，且漏極耦合到電阻元件r1。p溝道mos電晶體mos1的柵極接收amp50的輸出信號。

根據激活信號eamp激活amp50。在本示例中，根據激活信號eamp(「h」電平)激活amp50，且根據激活信號eamp(「l」電平)使amp50去激活。

在待機模式中，將激活信號eamp設置為「l」電平。在讀取待機模式中，將激活信號eamp設置為「h」電平。

電阻元件r1和r2的耦合節點被反饋到amp50並耦合到其中一個輸入端子。

amp50的其他輸入端子接收基準電壓vref的輸入。amp50調節輸出到p溝道mos電晶體mos1的電壓，使得電阻元件r1和r2的耦合節點的電壓與基準電壓vref相同。

具有電荷共享的濾波器電路55耦合到amp50的輸出，去除從amp50輸出的控制電壓的噪聲分量，然後將控制電壓輸出到電流源32。

電流源32接收從amp50輸出的控制電壓，並且被調節為使得與流過電阻元件r1和r2的電流相同的電流進行流動。

圖7是用於說明基於實施例的具有電荷共享的濾波器電路55的配置的示意圖。

如圖7所示，具有電荷共享的濾波器電路55包括電阻元件r、電容元件c1和c2、以及開關元件sw1和sw2。電容元件c1和c2以及開關元件sw1和sw2形成電荷共享電路。

開關元件sw1包括傳輸柵極。具體而言，開關元件sw1包括相互並聯耦合的n溝道mos電晶體和p溝道mos電晶體。激活信號eamp被輸入到n溝道mos電晶體的柵極。激活信號eamp的反相信號/eamp被輸入到p溝道mos電晶體的柵極。開關元件sw2包含n溝道mos電晶體。激活信號eamp的反相信號/eamp被輸入到n溝道mos電晶體的柵極。

電阻元件r設置在控制電壓產生電路與輸出節點n1之間。

電容元件c1設置在輸出節點n1與電源電壓vcc之間。

電容元件c2通過與電容元件c1並聯的開關元件sw1耦合在輸出節點n1與電源電壓vcc之間。

電容元件c2耦合在電源電壓vcc與內部節點n2之間。

開關元件sw1設置在輸出節點n1與內部節點n2之間，並根據激活信號eamp被設置為導通/非導通狀態(on/off)。

開關元件sw2設置在內部節點n2與接地電壓vss之間，並根據激活信號eamp的反相信號/eamp設置為導通/非導通狀態(on/off)。

開關元件sw2根據激活信號eamp的反相信號/eamp與開關元件sw1互補地操作。當開關元件sw1處於導通狀態時，開關元件sw2處於非導通狀態，而當開關元件sw1處於非導通狀態時，開關元件sw2處於導通狀態。

在待機模式中，將激活信號eamp設置為「l」電平。在這種情況下，將amp50的輸出設置為「h」電平，使得p溝道mos電晶體mos1處於非導通狀態。因此，到電阻元件r1和r2的電流被關斷。

下面描述具有電荷共享的濾波器電路55。根據激活信號eamp(「l」電平)，開關元件sw1變為非導通狀態，且開關元件sw2變為導通狀態。因此，電容元件c1被充電至電源電壓vcc。

另一方面，開關元件sw2處於導通狀態，使得電容元件c2耦合到接地電壓vss並且被充電至接地電壓vss。

接著，在讀取待機模式中，將激活信號eamp設置為「h」電平。在這種情況下，amp50被激活並調整輸出到p溝道mos電晶體mos1的電壓，使得電阻元件r1和r2的耦合節點的電壓與基準電壓vref相同。

與此同時，根據激活信號eamp(「h」電平)，開關元件sw1變為導通狀態，且開關元件sw2變為非導通狀態。由此，啟動電荷共享電路的操作。電容元件c1與c2耦合，使得充電至電源電壓vcc的電容元件c1的電荷被通過開關元件sw1充電至接地電壓vss的電容元件c2共享並為電容元件c2充電。

在輸出節點n1的電壓與內部節點n2的電壓變為相同之後，調節從amp50輸出的控制電壓，使得電阻元件r1與r2的耦合節點的電壓變為與基準電壓vref相同，且控制電壓通過輸出節點n1輸出到電流源32。

圖8是用於說明比較例的電源電路的一部分配置的示意圖。

如圖8所示，電源電路的濾波器電路的配置與圖6所示配置不同。在本示例中示出這樣的情況，其中提供濾波器電路51(其是正常低通濾波器電路)來代替具有電荷共享的濾波器電路55。濾波器電路51不包括電荷共享電路。

圖9是用於說明基於實施例，根據激活信號amp產生控制電壓產生電路的控制電壓的示意圖。

如圖9所示，響應於激活信號eamp從「l」電平上升到「h」電平，激活amp50，同時，電荷共享電路開始操作。因此，輸出節點n1與內部節點n2電耦合，並且被設置為電源電壓vcc與接地電壓vss之間的中間電壓。在電容元件c1的電荷和電容元件c2的電荷變為相同之後，調節從amp50輸出的控制電壓，使得電阻元件r1與r2的耦合節點的電壓變為與基準電壓vref相同。然後，將控制電壓調節為目標電壓。

另一方面，如圖9所示，儘管在比較電路中也響應於激活信號eamp從「l」電平上升到「h」電平而激活amp50，但是通過濾波器電路51的電容分量，將控制電壓逐漸從電源電壓vcc調節為目標電壓。

因此，基於本實施例，通過設置具有電荷共享的濾波器電路55，可以迅速將控制電壓調節為目標電壓。由此，可以顯著縮短圖4所述的等待時間tw，使得可以迅速將模式從待機模式轉變為讀取待機模式。

圖10是用於說明在電源電路24中啟動時間和電流消耗之間關係的示意圖。

如圖10所示，作為啟動時間和電流消耗之間的關係，有必要增加電流消耗以縮短啟動時間。也就是說，有必要增加amp50的操作電壓以增加電流消耗。

基於本實施例的具有電荷共享的濾波器電路55通過電荷共享電路的電荷移動來調整電壓，使得可以迅速將控制電壓調節為目標電壓，而不增加電流消耗。

當開關sw1導通時，電容元件c1和c2充當低通濾波器電路。

基於電容元件c1和c2以及電阻元件r1來設置濾波器電路的截止頻率。因此，與比較電路的濾波器電路51相比，不必設置冗餘的電容元件，並且只添加開關元件sw1和sw2，因此可以抑制電路尺寸的擴大。

在本示例中，開關元件sw1包括p溝道mos電晶體和n溝道mos電晶體兩者。但是，開關元件sw1可包括它們的任何一個。

在本示例中，其中將電容元件c1和c2與電源電壓vcc耦合的配置被描述為低通濾波器的配置。但是，在高通濾波器電路等的情況下，可將電容元件c1和c2與接地電壓vss耦合。

在本示例中，描述這樣一種方法，其中在從待機模式到讀取待機模式的轉變中可以執行高速啟動。但是，不限於上述模式轉變，例如，該方法也可以類似地應用於這樣的情況，其中模式從待機模式轉變為讀取模式或寫入/擦除模式。

在本示例中，描述了由存儲器模塊8使用的電源電路的配置。但是，不限於存儲器模塊8，該配置可以類似地應用於另一個半導體裝置的電源電路。

儘管基於實施例具體描述了本公開，但是本公開不限於該實施例，並且無需說明，在不脫離本公開範圍的情況下，可以對本公開進行各種修改。