高q值超寬帶可調諧有源電感的製作方法

2023-05-09 19:17:31

高q值超寬帶可調諧有源電感的製作方法
【專利摘要】本發明提供一種高Q值超寬帶可調諧有源電感，涉及射頻集成電路【技術領域】，以解決現有有源電感的電感值、Q值均不高，實部損耗比較大的問題。該發明包括電源、輸入端與CMOS源隨結構，其中，還包括傳輸線結構、有源反饋偏置、負阻補償網絡，所述傳輸線結構並聯於所述CMOS源隨結構的柵極和漏極之間，所述有源反饋偏置中的第二電晶體M2的源級與所述CMOS源隨結構中的第一電晶體M1的柵級連接，第三電晶體M3的漏極與所述第一電晶體M1的源級連接，所述負阻補償網絡與所述有源反饋偏置中的第三電晶體M3的漏極連接，並且與所述CMOS源隨結構的第一電晶體M1的漏極連接。本發明具有較大的電感值和品質因子Q，並使實部損耗減小。
【專利說明】高Q值超寬帶可調諧有源電感
【技術領域】
[0001]本發明涉及射頻集成電路【技術領域】，特別是涉及一種高Q值超寬帶可調諧有源電感。
【背景技術】
[0002]電感是電子電路中重要的元件，廣泛地應用於濾波器、帶通放大器、高頻補償等各種電路中。在這些電路設計中往往採用片上螺旋電感或片外電感。隨著集成電路器件特徵尺寸的不斷縮小，片上螺旋電感越來越難實現。
[0003]由於片上無源電感存在著Q值低、面積大、成本高、不利於集成、電感值不便調諧、受Si襯底寄生影響大等缺點，嚴重限制了它在面積小、性能高的集成電路設計中的應用。為此，採用有源器件構成的有源電感應運而生。有源電感替代面積很大的片上螺旋電感，極大地節省晶片面積，降低成本，擺脫寄生襯底的影響，有利於射頻電路的全集成。
[0004]早期用MOSFET構成有源電感的電感值小，品質因子Q值低，工作頻率低，帶寬窄，可以通過採用Q值增強技術，來補償寄生損耗，使有源電感的性能不斷提高。合成有源電感的電路形式有多種，CMOS源隨有源電感便是其中的一種，現已知的CMOS源隨有源電感，其基本原理為將柵源之間的電容特性轉化為一個電感特性，此種有源電感具有構成簡單，容易實現等優點，然而該已知有源電感的實部損耗比較大，因此電感值小、Q值均不高。
[0005]因此，本發明的目標是提出一種新的結構來進一步優化電路性能，來實現高Q值超寬帶可調諧有源電感。

【發明內容】

[0006]針對上述問題中存在的不足之處，本發明提供一種高Q值超寬帶可調諧有源電感，使其使實部損耗減小，並且具有較大的電感值和較高的品質因子Q。
[0007]為了解決上述問題，本發明提供一種高Q值超寬帶可調諧有源電感，包括電源、輸入端與CMOS源隨結構，其中，還包括傳輸線結構、有源反饋偏置、負阻補償網絡，所述傳輸線結構並聯於所述CMOS源隨結構的柵極和漏極之間，所述有源反饋偏置中的第二電晶體M2的源級與所述CMOS源隨結構中的第一電晶體Ml的柵級連接，第三電晶體M3的漏極與所述第一電晶體Ml的源級連接，所述負阻補償網絡與所述有源反饋偏置中的第三電晶體M3的漏極連接，並且與所述CMOS源隨結構的第一電晶體Ml的漏極連接。
[0008]優選的，所述CMOS源隨結構在第一電晶體Ml的柵級和源級之間並聯一個電容Cby，所述電容Cby與所述第一電晶體Ml的柵源電容並聯，得到總電容CT。
[0009]優選的，所述傳輸線結構的等效輸入阻抗Zs為電抗與實部損耗的電阻Rs的串聯，通過傳輸線的電感特性使有源電感具有大的電感值。
[0010]優選的，所述有源反饋偏置中的所述第二電晶體M2和所述第三電晶體M3採用級聯的方式，來調節所述第一電晶體Ml源端電位，同時通過調節所述第二電晶體M2和所述第三電晶體M3最大程度地減小了偏置電路對所述有源電感的品質因子Q的影響。[0011]優選的，所述負阻補償網絡包括第四電晶體M4和第五電晶體M5，所述第四電晶體M4和第五電晶體M5的源級接地，所述負阻補償網絡補償所述有源電感的實部損耗，提高所述有源電感的品質因子Q值，同時通過對所述第一電晶體Ml的源端電位進行調節，使跨導產生改變，實現對所述有源電感電感值的調諧。[0012]優選的，第六電晶體M6和第七電晶體M7構成電流鏡，為所述負阻補償網絡提供偏置，實現所述負阻補償網絡的負阻特性。通過調節偏置電壓Vbias、偏置電壓Vbiasi偏置可以實現負阻補償網絡的動態可調諧。
[0013]與現有技術相比，本發明具有以下優點:
[0014]本發明電路結構簡單，基本單元為傳統的CMOS源隨結構，引入傳輸線結構及創新性的負阻補償網絡，電路原理清晰；利用了兩個CMOS有源器件級聯的反饋偏置結構代替了傳統的電阻反饋來提供偏置；採用了負阻補償網絡，產生負阻抗，補償了有源電感正電阻損耗，增大了 Q值。通過改變負阻補償網絡外部偏置電壓可以調節負阻，同時也實現了對有源電感的電感值的調諧。
[0015]以下將結合附圖和實施例對本發明作進一步詳細說明，該實施例僅用於解釋本發明。並不對本發明的保護範圍構成限制。
【專利附圖】

【附圖說明】
[0016]圖1是本發明的原理構造的一個實施例的示意框圖；
[0017]圖2是用於本發明的現有CMOS源隨結構電路不意圖；
[0018]圖3是本發明的等效CMOS源隨結構RL電路示意圖；
[0019]圖4是本發明的電路示意圖；
[0020]圖5是本發明的負阻補償網絡電路示意圖；
[0021]圖6是本發明的負阻補償網絡交流小信號等效電路示意圖；
[0022]圖7是本發明的交流小信號等效電路示意圖；
[0023]圖8是本發明的等效電路示意圖；
[0024]圖9是本發明的等效電感值隨偏置電壓的變化曲線示意圖；
[0025]圖10是本發明的Q值隨偏置電壓的變化曲線示意圖。
[0026]主要元件符號說明:
[0027]1-傳輸線結構 2-CM0S源隨結構3_有源反饋偏置
[0028]4-負阻補償網絡5-電源6-輸入端
【具體實施方式】
[0029]為了使本發明的目的、技術方案及優點更加清楚明白，下面結合附圖與實例對本發明作進一步詳細說明。但所舉實例不作為對本發明的限定。
[0030]如圖1所示，本發明的實施例包括電源5、輸入端6與CMOS源隨結構2，其中，還包括傳輸線結構1、有源反饋偏置3、負阻補償網絡4，所述傳輸線結構I並聯於所述CMOS源隨結構2的柵極和漏極之間，所述有源反饋偏置3中的第二電晶體M2的源級與所述CMOS源隨結構2中的第一電晶體Ml的柵級連接，第三電晶體M3的漏極與所述第一電晶體Ml的源級連接，所述負阻補償網絡4與所述有源反饋偏置3中的第三電晶體M3的漏極連接，並且與所述CMOS源隨結構2的第一電晶體Ml的漏極連接。
[0031]如圖2和圖3所示，其為CMOS源隨結構有源電感，該有源電感電路等效輸入阻抗為:
【權利要求】
1.一種高Q值超寬帶可調諧有源電感，包括電源、輸入端與CMOS源隨結構，其特徵在於，還包括傳輸線結構、有源反饋偏置、負阻補償網絡，所述傳輸線結構並聯於所述CMOS源隨結構的柵極和漏極之間，所述有源反饋偏置中的第二電晶體M2的源級與所述CMOS源隨結構中的第一電晶體Ml的柵級連接，第三電晶體M3的漏極與所述第一電晶體Ml的源級連接，所述負阻補償網絡與所述有源反饋偏置中的第三電晶體M3的漏極連接，並且與所述CMOS源隨結構的第一電晶體Ml的漏極連接。
2.如權利要求1所述的高Q值超寬帶可調諧有源電感，其特徵在於，所述CMOS源隨結構在第一電晶體Ml的柵級和源級之間並聯一個電容Cby，所述電容Cby與所述第一電晶體Ml的柵源電容並聯，得到總電容Ct。
3.如權利要求2所述的高Q值超寬帶可調諧有源電感，其特徵在於，所述傳輸線結構的等效輸入阻抗Zs為電抗與實部損耗的電阻Rs的串聯，通過傳輸線的電感特性使有源電感具有大的電感值。
4.如權利要求3所述的高Q值超寬帶可調諧有源電感，其特徵在於，所述有源反饋偏置中的所述第二電晶體M2和所述第三電晶體M3採用級聯的方式，來調節所述第一電晶體Ml源端電位，同時通過調節所述第二電晶體M2和所述第三電晶體M3最大程度地減小了偏置電路對所述有源電感的品質因子Q的影響。
5.如權利要求4所述的高Q值超寬帶可調諧有源電感，其特徵在於，所述負阻補償網絡包括第四電晶體M4和第五電晶體M5，所述第四電晶體M4和第五電晶體M5的源級接地，所述負阻補償網絡補償所述有源電感的實部損耗，提高所述有源電感的品質因子Q值，同時通過對所述第一電晶體Ml的源端電位進行調節，使跨導產生改變，實現對所述有源電感電感值的調諧。
6.如權利要求5所述的高Q值超寬帶可調諧有源電感，其特徵在於，第六電晶體M6和第七電晶體M7構成電流鏡，為所述負阻補償網絡提供偏置，實現所述負阻補償網絡的負阻特性。
【文檔編號】H03H11/04GK103546119SQ201310503465
【公開日】2014年1月29日 申請日期:2013年10月23日 優先權日:2013年10月23日
【發明者】張萬榮, 周孟龍, 謝紅雲, 金冬月, 丁春寶, 趙彥曉, 陳亮, 付強, 高棟, 魯東, 張卿遠, 邵翔鵬, 霍文娟 申請人:北京工業大學