能夠改善等離子體誘導損傷的半導體器件及其製造方法
2023-05-10 06:28:41
專利名稱：能夠改善等離子體誘導損傷的半導體器件及其製造方法
技術領域：
本發明涉及半導體器件及其製造方法，特別涉及能夠改善等離子體誘導損傷的半導體器件及其製造方法。
背景技術：
在半導體製造領域中，離子注入工藝、化學氣相沉積工藝、刻蝕工藝和光刻膠的去除工藝等諸多工藝中都會用到等離子體。理論上等離子體總的對外電性應該是呈現中性的，即正離子與負離子是等量的，但是由於等離子體分布不均勻，從而實際上進入襯底的正離子和負離子在局部區域並不是等量的，因此產生大量游離的電荷。襯底上的金屬布線或者多晶矽等導體就像天線一樣會收集這些游離的電荷，並且很容易在襯底表面形成電荷的積累。這種電荷的積累會影響柵極絕緣層的性能，使柵極絕緣層的各種電學參數(例如絕緣層中的固定電荷、界面態密度、平帶電壓以及柵極漏電流等)退化，嚴重時甚至會造成器·件的失效，這被稱為「等離子體誘導損傷」。尤其是在集成電路製造工藝的後段製程、即形成金屬互連線的過程中，使用了電介質化學氣相沉積(DCVD)工藝、刻蝕工藝以及物理氣相沉積(PVD)工藝等，因此容易遭受等離子體誘導損傷。鑑於上述問題，期望提出一種半導體器件的結構和製造方法來消除或改善等離子體誘導損傷，以便提高半導體器件的可靠性。
發明內容
本發明的一個目的是消除或改善等離子體誘導損傷，以便提高半導體器件的可靠性。根據本發明的第一方面，提出了一種在P型半導體襯底上製造半導體器件的方法，其中所述P型半導體襯底包括正面和背面，所述半導體器件被形成在所述P型半導體襯底的正面上，所述方法包括在所述P型半導體襯底的正面上形成金屬互連線之前，使用η型摻雜劑對所述P型半導體襯底的背面進行摻雜，以在所述P型半導體襯底的背面形成η型半導體區，所述η型半導體區與所述P型半導體襯底形成ρη結。優選地，所述方法還包括在形成所述η型半導體區之後且在形成所述金屬互連線之前，在所述η型半導體區的暴露的表面上形成絕緣層。優選地，所述η型摻雜劑包括磷離子。優選地，所述形成η型半導體區的步驟包括利用離子注入方法來注入η型摻雜劑。優選地，所述形成η型半導體區的步驟包括利用離子注入方法來注入磷離子。優選地，形成的η型半導體區的厚度為5-10 μ m。優選地，所述形成絕緣層的步驟包括利用離子注入方法來從所述η型半導體區的暴露的表面注入氮離子，從而形成矽氮化物膜。優選地，所形成的矽氮化物膜的厚度為不超過5 μ m。
優選地，所述半導體器件包括P型金屬氧化物半導體電晶體。根據本發明的第二方面，提出了一種在P型半導體襯底上形成的半導體器件，所述P型半導體襯底包括正面和背面，所述半導體器件被形成在所述P型半導體襯底的正面上，其特徵在於在所述P型半導體襯底的背面形成有η型半導體區，其中，所述η型半導體區與所述P型半導體襯底形成ρη結。優選地，所述半導體器件還包括在所述η型半導體區上形成的絕緣層。優選地，所述η型半導體區是摻雜有磷離子的半導體區。優選地，所述η型半導體區的厚度為5-10 μ m。優選地，所述絕緣層包括矽氮化物膜。
優選地，所述矽氮化物膜的厚度為不超過5 μ m。優選地，所述半導體器件包括p型金屬氧化物半導體電晶體。本發明的一個優點在於，通過在P型襯底的背面形成ρη結，能夠有效地改善等離子體誘導損傷的問題，並且因此提高半導體器件的可靠性。另外，通過除Pn結之外還在P型襯底的背面形成絕緣層，能夠進一步改善等離子體誘導損傷並進一步提高半導體器件的可靠性。通過以下參照附圖對本發明的示例性實施例的詳細描述，本發明的其它特徵及其優點將會變得更為清楚。
參照附圖，根據下面的詳細描述，可以更加清楚地理解本發明。為了清楚起見，圖中各個層的相對厚度以及特定區域的相對尺寸並沒有按比例繪製。在附圖中圖I是根據本發明一個實施例的半導體器件在使用η型摻雜劑對P型半導體襯底的背面進行摻雜時的截面示意圖；圖2是根據本發明另一個實施例的半導體器件在形成了 η型半導體區之後形成絕緣層時的截面示意圖。
具體實施例方式如上所述，在形成金屬互連線的過程中，金屬互連線容易收集在等離子體處理時產生的電荷，並在襯底表面形成電荷的積累。積累的電荷會產生電勢，從而形成電流，造成等離子體誘導損傷。而在針對上述問題的研究中，本發明的發明人發現，在P型半導體襯底中，P型金屬氧化物半導體電晶體(下文中簡稱為「PM0S」)容易遭受等離子體誘導損傷，而η型金屬氧化物半導體電晶體(下文中簡稱為「NM0S」)不會遭受等離子體誘導損傷。這是因為，在襯底為P型半導體襯底時，NMOS中的η+區可以與P型半導體襯底形成ρη結,從而防止了電勢的產生。由此，為了改善PMOS中的等離子體誘導損傷，本發明提出，在形成金屬互連線之前，在P型襯底的背面形成ρη結。這防止了 PMOS中的由等離子體誘導的電勢的產生，從而改善了等離子體誘導損傷。此外，本發明的發明人還發現，在P型襯底的背面形成ρη結之後，在該P型襯底的背面進一步形成絕緣層能夠進一步改善等離子體誘導損傷。
下面將參照附圖來詳細描述本發明的各種示例性實施例。以下對示例性實施例的描述僅僅是說明性的，決不作為對本發明及其應用或使用的任何限制。本領域中公知的技術可以被應用於沒有特別示出或描述的部分。根據本發明，提出了一種能夠改善等離子體誘導損傷的在P型半導體襯底上形成的半導體器件，其中該半導體器件被形成在該P型半導體襯底的正面上，並且在該P型半導體襯底的背面形成有η型半導體區以便與該P型半導體襯底形成ρη結。此外，還可以在該η型半導體區上形成絕緣層，以便進一步改善等離子體誘導損傷。下面參考圖I和圖2來詳細描述能夠改善等離子體誘導損傷的半導體器件的製造方法。圖I是根據本發明一個實施例的半導體器件在使用η型摻雜劑對P型半導體襯底的背面進行摻雜時的截面示意圖，而圖2是根據本發明另一個實施例的半導體器件在形成了 η型半導體區之後形成絕緣層時的截面示意圖。 由於根據本發明實施例的在P型半導體襯底的背面形成η型半導體區和絕緣層的步驟均僅僅涉及對P型半導體襯底的背面的處理，並且可以在形成金屬互連線之前的形成半導體器件的任何步驟之前或之後來執行，因此為了簡單清楚起見，圖I和圖2僅僅示出了P型半導體襯底101，而沒有示出在該P型半導體襯底101正面可能形成的半導體器件的結構。請注意，上述形成η型半導體區和絕緣層的步驟均要在形成金屬互連線之前進行，以防止主要由金屬互連線引起的等離子體誘導損傷。該半導體器件可以包括PM0S。(半導體器件製造方法的一個實施例)參考圖1，ρ型半導體襯底101被倒置地顯示，也就是說，P型半導體襯底101的正面朝下，而其背面朝上，半導體器件被形成在P型半導體襯底101的正面上。根據本發明的一個實施例，在P型半導體襯底101的正面上形成金屬互連線之前，使用η型摻雜劑對P型半導體襯底101的背面進行摻雜，以在P型半導體襯底101的背面形成η型半導體區102，並且該η型半導體區102與P型半導體襯底101形成ρη結。可以例如通過利用離子注入方法注入η型摻雜劑來形成η型半導體區102。所述η型摻雜劑可以是例如磷離子，並且可以通過例如利用離子注入方法注入磷離子來形成η型半導體區102。所形成的η型半導體區102的厚度可以為例如5-10 μ m。本領域技術人員應理解，所述η型摻雜劑不限於磷離子，而是可以包括任何可用的使P型半導體襯底101變為η型的摻雜劑，例如砷離子。(半導體器件製造方法的另一個實施例)此外，根據本發明的另一個實施例，如圖2所示，在如上所述形成η型半導體區102之後且在形成金屬互連線之前，優選地，還可以在η型半導體區102的暴露的表面上形成絕緣層103。同樣，在圖2中，P型半導體襯底101也被倒置地顯示。例如，可以通過利用離子注入方法來從η型半導體區102的暴露的表面注入氮離子，從而形成矽氮化物膜，以作為絕緣層103。所形成的矽氮化物膜的厚度例如可以為不超過5 μ m。此外，還可以通過氧化工藝等在η型半導體區102的表面上形成矽氧化物層，從而形成絕緣層103。絕緣層103的厚度例如可以為不超過5 μ m。最終，如圖2所示，在P型半導體襯底101的背面形成了 ρη結和絕緣層。注意，上述如圖I和圖2所示的形成η型半導體區的步驟和形成絕緣層的步驟要在半導體器件上方形成金屬互連線之前進行。總之，如上所述，根據本發明，通過在P型襯底的背面形成ρη結，能夠有效地改善等離子體誘導損傷，並且因此提高半導體器件的可靠性。另外，通過在該ρη結上進一步形成絕緣層，能夠進一步改善等離子體誘導損傷。雖然已經通過示例性實施例對本發明進行了詳細說明，但是本領域的技術人員應該理解，以上示例性實施例僅是為了進行說明，而不是為了限制本發明的範圍。本領域的技 術人員應該理解，可在不脫離本發明的範圍和精神的情況下，對以上實施例進行修改。本發明的範圍由所附權利要求來限定。
權利要求
1.一種在P型半導體襯底上製造半導體器件的方法，其中所述P型半導體襯底包括正面和背面，所述半導體器件被形成在所述P型半導體襯底的正面上，所述方法包括 在所述P型半導體襯底的正面上形成金屬互連線之前，使用η型摻雜劑對所述P型半導體襯底的背面進行摻雜，以在所述P型半導體襯底的背面形成η型半導體區，所述η型半導體區與所述P型半導體襯底形成Pn結。
2.根據權利要求I所述的方法，還包括在形成所述η型半導體區之後且在形成所述金屬互連線之前，在所述η型半導體區的暴露的表面上形成絕緣層。
3.根據權利要求I所述的方法，其中所述η型摻雜劑包括磷離子。
4.根據權利要求I所述的方法，其中所述形成η型半導體區的步驟包括利用離子注入方法來注入η型摻雜劑。
5.根據權利要求3所述的方法，其中所述形成η型半導體區的步驟包括利用離子注入方法來注入磷離子。
6.根據權利要求I所述的方法，其中形成的η型半導體區的厚度為5-10μ m。
7.根據權利要求2所述的方法，其中所述形成絕緣層的步驟包括利用離子注入方法來從所述η型半導體區的暴露的表面注入氮離子，從而形成矽氮化物膜。
8.根據權利要求7所述的方法，其中所形成的矽氮化物膜的厚度為不超過5μ m。
9.根據權利要求1-8中的任一權利要求所述的方法，其中所述半導體器件包括P型金屬氧化物半導體電晶體。
10.一種在P型半導體襯底上形成的半導體器件，所述P型半導體襯底包括正面和背面，所述半導體器件被形成在所述P型半導體襯底的正面上，其特徵在於 在所述P型半導體襯底的背面形成有η型半導體區，其中，所述η型半導體區與所述P型半導體襯底形成Pn結。
11.根據權利要求10所述的半導體器件，還包括在所述η型半導體區上形成的絕緣層。
12.根據權利要求10所述的半導體器件，其中所述η型半導體區是摻雜有磷離子的半導體區。
13.根據權利要求10所述的半導體器件，其中所述η型半導體區的厚度為5-10μ m。
14.根據權利要求11所述的半導體器件，其中所述絕緣層包括矽氮化物膜。
15.根據權利要求14所述的半導體器件，其中所述矽氮化物膜的厚度為不超過5μ m。
16.根據權利要求10-15中的任一權利要求所述的半導體器件，其中所述半導體器件包括P型金屬氧化物半導體電晶體。
全文摘要
本發明公開了一種能夠改善等離子體誘導損傷的半導體器件及其製造方法。通過在p型半導體襯底的背面形成n型半導體區，並且可選地進一步在該p型半導體襯底的背面形成絕緣層，本發明可以改善等離子體誘導損傷，從而提高了半導體器件的可靠性。
文檔編號H01L27/02GK102983060SQ201110262629
公開日2013年3月20日 申請日期2011年9月7日 優先權日2011年9月7日
發明者周鳴 申請人:中芯國際集成電路製造(北京)有限公司