中繼卡和中繼系統的製作方法
2023-05-10 12:12:16 2
專利名稱：中繼卡和中繼系統的製作方法
技術領域：
本實用新型涉及通信領域，尤其涉及一種中繼卡和中繼系統。
技術背景多用途航電中繼系統(MARS)用來在分立實驗室之間實現遠程互聯的航電中繼網絡，通過多種電氣適配卡與各種電氣接口連接，多種電氣適配卡將不同的的電氣信號轉換成MARS需要的數據格式，一個光電適配器將數據轉換成光信號進行傳輸；另一個光電適配器將接收到的光信號轉化成電氣適配卡所需要的數據格式，電氣適配卡接收數據輸出各種電氣信號，完成電氣信號的中繼。在MARS系統中，如何對離散IO信號進行中繼處理，目前還沒有一個明確的機制。
實用新型內容本實用新型提供了一種中繼卡和中繼系統，解決了不存在對離散IO信號進行中繼處理機制的問題。一種中繼卡，包括總線驅動晶片和現場可編程門陣列(FPGA)；所述總線驅動晶片一端通過離散IO接口與外部離散IO信號總線連接，另一端與所述FPGA相連；所述FPGA —端與所述總線驅動晶片相連，另一端通過光電適配器總線接口與光電適配器相連；所述總線驅動晶片經由所述離散IO接口收集離散IO信號，將所述離散IO信號轉換為TTL信號後發送至所述FPGA，或，自所述FPGA接收TTL信號，轉換為離散IO信號後經由所述離散IO信號接口傳輸到所述外部離散IO信號總線；所述FPGA接收所述總線驅動晶片發送的TTL信號，將所述TTL信號採樣整合為所述光電適配器總線接口格式的數據，經由所述光電適配器總線接口發送至所述光電適配器，或，接收所述光電適配器經由所述光電適配器總線接口發送的數據，對所述數據進行拆分採樣得到TTL信號，將所述TTL信號發送至所述FPGA。優選的，所述離散IO信號具體為ARINC429協議電氣信號,所述離散IO信號接口具體為ARINC協議總線接口，所述中繼卡具體為ARINC429中繼卡。優選的，所述總線驅動晶片具體為ARINC429協議總線驅動晶片。本發明還提供了一種中繼系統，包括上述中繼卡；所述中繼卡通過所述光電適配器總線接口與光電適配器相連，所述中繼卡通過離散IO信號接口與外部離散IO信號總線連接；所述中繼卡自所述光電適配器接口接收所述光電適配器發送的數據，並將所述數據轉換成離散IO信號後經由所述離散IO信號接口傳輸到所述外部離散IO信號總線，或，自所述離散IO信號接口收集所述外部離散IO信號總線上的離散IO信號，並將所述離散IO信號轉換成光電適配器接口格式的數據後經由所述光電適配器接口發送至所述光電適配器。本實用新型提供了一種中繼卡和中繼系統，中繼卡收集離散IO信號，包括中繼卡和光電適配器，所述中繼卡通過所述光電適配器總線接口與所述光電適配器相連，所述中繼卡通過離散IO信號接口與外部離散IO信號總線連接；所述中繼卡自所述光電適配器接口接收所述光電適配器發送的數據，並將所述數據轉換成離散IO信號後經由所述離散IO信號接口傳輸到所述外部離散IO信號總線，或，自所述離散IO信號接口收集所述外部離散IO信號總線上的離散IO信號，並將所述離散IO信號轉換成光電適配器接口格式的數據後經由所述光電適配器接口發送至所述光電適配器。在對所述離散IO信號進行處理時，得到光電適配器總線接口格式的數據，再將所述數據通過與所述光電適配器之間的總線接口發送至所述光電適配器；或，光電適配器通過與中繼卡之間的總線接口，將自外部接收到的數據發送至所述中繼卡，再由中繼卡對自所述光電適配器接收的數據進行處理，得到離散IO信號，並向所述離散IO信號格式的總線接口發送所述離散IO信號。實現了 MARS中對離散IO信號的中繼處理和傳輸，解決了不存在對離散IO信號進行中繼處理機制的問題。
圖Ia為本實用新型的實施例提供的一種中繼卡的結構示意圖；圖Ib為本實用新型的實施例提供的一種中繼系統的結構示意圖；圖2為本實用新型的實施例提供的一種信號傳輸方法的流程圖；圖3為本實用新型的實施例中採樣示意圖；圖4為光電適配器對數據進行複製後採樣速率步進示意圖；圖5為本實用新型的實施例提供的一種信號傳輸方法的流程圖；圖6為本實用新型的實施例所提供的信號傳輸方法中雙向處理流程示意圖。
具體實施方式
在MARS系統中，如何對離散IO信號進行中繼處理，目前還沒有一個明確的機制。為了解決上述問題，本實用新型的實施例提供了一種中繼卡。本實用新型的實施例提供的中繼系統僅需要對電氣信號波形採集、回放，配合光電適配器實現對離散IO信號的中繼。離散IO信號採用透明傳輸，在通訊對端完全再現源端的信號時序，可以同時多通道傳輸，提高實驗室系統集成度。下文中將結合附圖對本實用新型的實施例進行詳細說明。需要說明的是，在不衝突的情況下，本申請中的實施例及實施例中的特徵可以相互任意組合。本實用新型的實施例提供了一種中繼卡，其結構如圖Ia所示，包括總線驅動晶片和現場可編程門陣列(FPGA)；所述總線驅動晶片一端通過離散IO接口與外部離散IO信號總線連接，另一端與所述FPGA相連；所述FPGA —端與所述總線驅動晶片相連，另一端通過光電適配器總線接口與光電適配器相連；所述總線驅動晶片經由所述離散IO接口收集離散IO信號，將所述離散IO信號轉換為TTL信號後發送至所述FPGA，或，自所述FPGA接收TTL信號，轉換為離散IO信號後經由所述離散IO信號接口傳輸到所述外部離散IO信號總線；所述FPGA接收所述總線驅動晶片發送的TTL信號，將所述TTL信號採樣整合為所述光電適配器總線接口格式的數據，經由所述光電適配器總線接口發送至所述光電適配器，或，接收所述光電適配器經由所述光電適配器總線接口發送的數據，對所述數據進行拆分採樣得到TTL信號，將所述TTL信號發送至所述FPGA。本實用新型的實施例所提供的中繼系統，其結構如圖Ib所示，包括所述中繼卡通過所述光電適配器總線接口與光電適配器相連，所述中繼卡通過離散IO信號接口與外部離散IO信號總線連接；所述中繼卡自所述光電適配器接口接收所述光電適配器發送的數據，並將所述數據轉換成離散IO信號後經由所述離散IO信號接口傳輸到所述外部離散IO信號總線，或， 自所述離散IO信號接口收集所述外部離散IO信號總線上的離散IO信號，並將所述離散IO信號轉換成光電適配器接口格式的數據後經由所述光電適配器接口發送至所述光電適配器。本發明實施例提供的中繼卡和中繼系統可應用於MARS中，與光電適配器結合，以實現基於離散IO信號中繼的MARS。為方便說明，本實用新型實施例中，以ARINC429協議電氣信號(一種離散IO信號)為例進行說明，與之相匹配的中繼卡具體為ARINC429中繼卡。ARINC429中繼卡對電氣信號進行協議解析，數據存儲轉發，直接應用在MARS中會造成數據延遲。所述離散IO信號具體為ARINC429協議電氣信號，所述離散IO信號接口具體為ARINC協議總線接口，所述中繼卡101具體為ARINC429中繼卡，所述總線驅動晶片具體為ARINC429協議總線驅動晶片。本實用新型實施例提供了一種中繼卡和中繼系統，涉及通訊、信號交換和信號轉換，主要用於對ARINC429電氣傳輸通過光電適配器轉換成光傳輸,並還原成原電氣信號。ARINC429中繼傳輸的不僅僅是電氣傳輸的正確數據，而是完全復現傳輸線路的狀態(例如電氣信號受到幹擾產生錯誤的波形；線路的故障造成信號的變形等等)，還原中繼前總線上傳輸的電氣信號，不對信號進行任何參數修改，僅是傳輸介質的改變。由此，可實現ARINC429多單元合併中繼，簡化線路，延長總線傳輸距離。本實用新型的實施例提供了一種信號傳輸方法，與本實用新型的實施例所提供的一種中繼系統相結合，完成信號傳輸的流程如圖2所示，包括步驟201、中繼卡收集離散IO信號；本步驟中，選用ARINC429中繼卡收集ARINC429協議電氣信號。步驟202、所述中繼卡對所述離散IO信號進行處理，得到光電適配器總線接口格式的數據；本步驟具體包括ARINC429中繼卡對所述ARINC429協議電氣信號進行電平轉換，得到TTL信號；ARINC429中繼卡對所述TTL信號進行採樣，形成所述光電適配器總線接口格式的數據。優選的，在對所述TTL信號進行採樣時，可按照32兆時鐘進行採樣，形成所述光電適配器總線接口格式的數據。一般情況下，採樣速度為32MHz，如圖3所示，滿足常用ARINC429速率100Khz、12. 5Khz、50Khz。此外，還可以通過光電適配器對數據進行複製，降低採樣速率，實現2-32MHZ步進採樣，成倍步進，如圖4所示，為32MHz與16MHz之間步進的採樣示意圖。步驟203、所述中繼卡將所述數據通過與所述光電適配器之間的總線接口發送至所述光電適配器；優選的，在所述光電適配器首次接收到所述ARINC429中繼卡發送的數據時，對所述光電適配器的數據接收FIFO進行復位。由於數據採樣是一直進行，在光電適配未開始工作時，已經存有大量無效數據，會造成不必要的延遲。為了避免延遲，優選的，可以在光電適配器第一次訪問ARINC429中繼時對光電適配器的數據接收FIFO進行復位。 與上述發送流程相對應的，在接收到通信對端發送的光信號時，亦需要進行相應的處理，以將光信號轉換為本地可處理的電氣信號。仍以ARINC429協議電氣信號為例進行說明，具體流程如圖5所示，包括步驟501、光電適配器通過與中繼卡之間的總線接口，將自外部接收到的數據發送至所述中繼卡；本步驟中ARIN429中繼卡通過與所述光電適配器之間的總線接口，接收光電適配器發送的數據。步驟502、所述中繼卡對自所述光電適配器接收的數據進行處理，得到離散IO信號;本步驟具體包括I、所述ARINC429中繼卡將自所述光電適配器接收的數據進行拆分，並對拆分後的數據進行採樣輸出，得到TTL信號；由於光電適配器通過總線接口發送至ARINC429中繼卡的數據是光電適配器總線接口格式的，ARINC429協議設備不能直接使用該數據，故ARINC429中繼卡需要首先對自光電適配器接收到的數據進行處理。優選的，採樣頻率為32MHz，形成TTL信號。2、所述中繼卡對所述TTL信號進行電平轉換，得到離散IO信號；本步驟中，離散IO信號具體為ARINC429協議電氣信號。步驟503、所述中繼卡通向所述離散IO信號格式的總線接口發送所述離散IO信號; 本步驟中，ARINC429中繼卡將轉換後得到的ARINC429協議電氣信號通過ARINC429總線接口，向外部ARINC429設備發出。一般情況下，輸出速率32MHz。ARINC429協議電氣信號在中繼輸入與中繼輸出之間的延遲為2us。應用中繼卡的MARS中，雙向的信號處理流程如圖6所示。需要說明的是，本實用新型的實施例僅以ARINC429協議為例對MARS處理離散IO信號的流程進行說明，實際上，任何其他離散IO信號(非實時總線信號)，如RS232、RS422、隔離I0、LVDS輸入輸出、TTL輸入輸出，均可通過本實用新型的實施例所述的流程完成MARS內的信號傳輸。本實用新型的實施例提供的中繼卡和中繼系統，在實現MARS時，該中繼卡收集離散IO信號，對所述離散IO信號進行處理，得到光電適配器總線接口格式的數據，再將所述數據通過與所述光電適配器之間的總線接口發送至所述光電適配器；或，光電適配器通過與中繼卡之間的總線接口，將自外部接收到的數據發送至所述中繼卡，再由中繼卡對自所述光電適配器接收的數據進行處理，得到離散IO信號，並向所述離散IO信號格式的總線接口發送所述離散IO信號。實現了 MARS中對離散IO信號的中繼處理和傳輸，解決了不存在對離散IO信號進行中繼處理機制的問題。本領域普通技術人員可以理解上述實施例的全部或部分步驟可以使用電腦程式流程來實現，所述電腦程式可以存儲於一計算機可讀存儲介質中，所述電腦程式在相應的硬體平臺上(如系統、設備、裝置、器件等)執行，在執行時，包括方法實施例的步驟之一或其組合。可選地，上述實施例的全部或部分步驟也可以使用集成電路來實現，這些步驟可以被分別製作成一個個集成電路模塊，或者將它們中的多個模塊或步驟製作成單個集成電路模塊來實現。這樣，本實用新型不限制於任何特定的硬體和軟體結合。 上述實施例中的各裝置/功能模塊/功能單元可以採用通用的計算裝置來實現，它們可以集中在單個的計算裝置上，也可以分布在多個計算裝置所組成的網絡上。上述實施例中的各裝置/功能模塊/功能單元以軟體功能模塊的形式實現並作為獨立的產品銷售或使用時，可以存儲在一個計算機可讀取存儲介質中。上述提到的計算機可讀取存儲介質可以是只讀存儲器，磁碟或光碟等。任何熟悉本技術領域的技術人員在本實用新型揭露的技術範圍內，可輕易想到變化或替換，都應涵蓋在本實用新型的保護範圍之內。因此，本實用新型的保護範圍應以權利要求所述的保護範圍為準。
權利要求1.一種中繼卡，其特徵在於，所述中繼卡包括總線驅動晶片和現場可編程門陣列FPGA ； 所述總線驅動晶片一端通過離散IO接口與外部離散IO信號總線連接，另一端與所述FPGA相連； 所述FPGA—端與所述總線驅動晶片相連，另一端通過光電適配器總線接口與光電適配器相連； 所述總線驅動晶片經由所述離散IO接口收集離散IO信號，將所述離散IO信號轉換為TTL信號後發送至所述FPGA，或，自所述FPGA接收TTL信號，轉換為離散IO信號後經由所述離散IO信號接口傳輸到所述外部離散IO信號總線； 所述FPGA接收所述總線驅動晶片發送的TTL信號，將所述TTL信號採樣整合為所述光電適配器總線接口格式的數據，經由所述光電適配器總線接口發送至所述光電適配器，或，接收所述光電適配器經由所述光電適配器總線接口發送的數據，對所述數據進行拆分採樣得到TTL信號，將所述TTL信號發送至所述FPGA。
2.根據權利要求I所述的中繼卡，其特徵在於，所述離散IO信號具體為ARINC429協議電氣信號，所述離散IO信號接口具體為ARINC協議總線接口，所述中繼卡具體為ARINC429中繼卡。
3.根據權利要求I或2所述的中繼卡，其特徵在於，所述總線驅動晶片具體為ARINC429協議總線驅動晶片。
4.一種中繼系統，其特徵在於，包括權利要求I至權利要求3任一所述的中繼卡； 所述中繼卡通過所述光電適配器總線接口與光電適配器相連，所述中繼卡通過離散IO信號接口與外部離散IO信號總線連接； 所述中繼卡自所述光電適配器接口接收所述光電適配器發送的數據，並將所述數據轉換成離散IO信號後經由所述離散IO信號接口傳輸到所述外部離散IO信號總線，或，自所述離散IO信號接口收集所述外部離散IO信號總線上的離散IO信號，並將所述離散IO信號轉換成光電適配器接口格式的數據後經由所述光電適配器接口發送至所述光電適配器。
專利摘要本實用新型提供了一種中繼卡和中繼系統。涉及通信領域；解決了不存在對離散IO信號進行中繼處理機制的問題。該中繼卡包括總線驅動晶片和現場可編程門陣列(FPGA)；所述總線驅動晶片一端通過離散IO接口與外部離散IO信號總線連接，另一端與所述FPGA相連；所述FPGA一端與所述總線驅動晶片相連，另一端通過光電適配器總線接口與光電適配器相連。本實用新型提供的技術方案適用於MARS，實現了MARS對離散IO信號的處理。
文檔編號H04L12/40GK202663428SQ201120461819
公開日2013年1月9日 申請日期2011年11月18日 優先權日2011年11月18日
發明者蓋峰, 楊水華, 楊繼偉, 苗佳旺, 楊輝, 趙華, 郭浩, 李世鵬, 李晶, 鄭煜 申請人:北京旋極信息技術股份有限公司