用於等離子體切割的接近接觸蓋環的製作方法

2023-05-09 22:48:01 2

背景技術：

1)技術領域

本發明的實施方式關於半導體工藝的領域，且具體而言，是關於用於切割半導體晶片的方法與載體，每個晶片上具有多個集成電路。

2)相關技術說明

在半導體晶片工藝中，集成電路形成於晶片(也稱為基板)上，晶片包含矽或其他半導體材料。通常，半導電、導電或絕緣的各種材料層用於形成集成電路。使用各種熟知的工藝來摻雜、沉積與蝕刻這些材料，以形成集成電路。每個晶片經處理以形成大量包含集成電路的單獨區域，被稱為晶粒(dice)。

在集成電路形成工藝之後，晶片被「切割(diced)」，以將單獨的晶粒彼此分離，以用於封裝或以未封裝的形式用於較大電路內。用於晶片切割的兩個主要技術為劃線(scribing)與鋸切(sawing)。在劃線技術中，鑽石尖端的劃線器沿著預先形成的劃線而移動跨越晶片表面。這些劃線沿著晶粒之間的空間延伸。這些空間通常稱為「切割道(street)」。鑽石劃線器沿著切割道在晶片表面中形成淺刻痕。在施加壓力後(例如利用滾軸)，晶片沿著劃線分開。晶片中的斷裂遵循晶片基板的晶格結構。劃線可用於厚度為大約10密爾(千分的一英寸)或更小厚度的晶片。對於較厚的晶片，目前用於切割的較佳方法為鋸切。

在鋸切技術中，以每分鐘高旋轉度旋轉的鑽石尖端的鋸子來接觸晶片表面並且沿著切割道鋸切晶片。晶片安裝在支撐構件上，例如伸長跨越膜框架的粘合膜，且將鋸子重複應用於垂直和水平的切割道。劃線或鋸切的一個問題是：碎片(chip)與鑿槽(gouge)會沿著晶粒的切斷邊緣形成。另外，會形成裂紋並且從晶粒的邊緣擴散至基板中，並使得集成電路失效。碎裂與破裂特別是在劃線中存在的問題，因為方形或矩形的晶粒僅有一側可在晶體結構的方向中進行劃線。因此，晶粒的另一側的裂開導致鋸齒狀的分離線。由於碎裂與破裂的原因，晶片上的晶粒之間需要額外的間距，以防止損傷集成電路，例如，碎片與裂痕被維持在距離實際的集成電路的一段距離處。因為間距的需求，導致了在標準尺寸的晶片上不能形成那麼多的晶粒，且可用於電路的晶片面積被浪費。使用鋸子則加劇了半導體晶片上的面積的浪費。鋸子的刀片大約為15微米厚。因此，為了確保鋸子所形成的切口周圍的破裂與其他損傷不會傷害集成電路，每個晶粒的電路通常必須分隔三百至五百微米。此外，在切割後，每個晶粒需要實質清潔，以移除由鋸切工藝產生的粒子與其他汙染物。

等離子體切割也已經被使用，但是等離子體切割可能也有局限性。例如，妨礙等離子體切割的實施的一個限制可能是成本。用於圖案化抗蝕的標準光刻操作可能導致實施成本過高。可能妨礙等離子體切割的實施的另一個限制可能是：等離子體工藝在沿著切割道進行切割時通常會遇到金屬(例如，銅)，這可能產生生產問題或產量限制。

技術實現要素：

本發明的實施方式包括用於切割半導體晶片的方法與設備。

在一個實施方式中，一種用於在蝕刻工藝期間保護載體與基板組件的蓋環包括：內部開孔，內部開孔具有直徑，該直徑小於載體與基板組件的基板的直徑。圍繞內部開孔的外部框體。外部框體具有斜面，用於容納載體與基板組件的基板的最外部分。

在另一個實施方式中，一種切割半導體晶片的方法，其中所述半導體晶片具有前表面，前表面上具有多個集成電路，該方法包括：在基板載體上提供半導體晶片，半導體晶片具有覆蓋集成電路的圖案化掩膜，並且具有位於集成電路之間的劃線。所述方法還包括：在半導體晶片與基板載體之上定位蓋環。蓋環具有內部開孔，內部開孔具有直徑，該直徑小於半導體晶片的直徑。蓋環還具有圍繞內部開孔的外部框體。外部框體具有用於容納半導體晶片的最外部分的斜面。所述方法還包括：通過劃線來等離子體蝕刻半導體晶片，以使集成電路單片化。

在另一個實施方式中，一種等離子體蝕刻腔室包括用於支撐載體與基板組件的基板處理區域。等離子體蝕刻腔室還包括蓋環，蓋環以能夠移動的方式定位在基板處理區域之上。蓋環用於在蝕刻工藝期間保護載體與基板組件。蓋環包括內部開孔，內部開孔具有直徑，該直徑小於載體與基板組件的基板的直徑。蓋環還包括圍繞內部開孔的外部框體，外部框體具有用於在蝕刻工藝期間容納載體與基板組件的基板的最外部分的斜面。

附圖說明

圖1繪示了根據本發明的實施方式的需要切割的半導體晶片的俯視圖。

圖2繪示了根據本發明的實施方式的要切割的半導體晶片的俯視圖，所述半導體晶片具有形成於半導體晶片上的切割掩膜。

圖3a與圖3b分別繪示了由傳統的基板載體支撐的半導體基板的橫截面視圖與對應的平面視圖。

圖4a繪示了根據本發明的實施方式的位於基板載體上方的接近接觸蓋環的橫截面視圖。

圖4b繪示了根據本發明的實施方式的圖4a的接近接觸蓋環降低至圖4a的基板載體上時的橫截面視圖。

圖4c繪示了根據本發明的實施方式的圖4b的組件的平面視圖。

圖5繪示了根據本發明的實施方式的用於接近接觸蓋環的幾何形狀的示例性選項的橫截面視圖。

圖6a繪示了另一個接近接觸蓋環降低至基板載體上時的橫截面視圖，且圖6b繪示了根據本發明的實施方式的圖6a的組件的平面視圖。

圖7繪示了根據本發明的實施方式的蝕刻反應器的橫截面視圖。

圖8繪示了根據本發明的實施方式的表示切割半導體晶片的方法中的操作的流程圖，，其中半導體晶片包括多個集成電路。

圖9a繪示了根據本發明的實施方式的包括多個集成電路的半導體晶片在執行切割半導體晶片的方法的期間的橫截面視圖，對應於圖8的流程圖的操作802。

圖9b繪示了根據本發明的實施方式的包括多個集成電路的半導體晶片在執行切割半導體晶片的方法的期間的橫截面視圖，對應於圖8的流程圖的操作804。

圖9c繪示了根據本發明的實施方式的包括多個集成電路的半導體晶片在執行切割半導體晶片的方法的期間的橫截面視圖，對應於圖8的流程圖的操作806與808。

圖10繪示了根據本發明的實施方式的用於雷射與等離子體切割晶片或基板的工具布局的方塊圖。

圖11繪示了根據本發明的實施方式的示例性電腦系統的方塊圖。

具體實施方式

用於切割半導體晶片的方法與載體，每個晶片上具有多個集成電路。在下面的敘述中，闡述多種特定細節，例如用於薄晶片的基板載體、劃線與等離子體蝕刻的條件以及材料體系，以提供本發明的實施方式的徹底了解。對於熟悉本領域的技術人員顯而易見的是，沒有這些特定細節也可實施本發明的實施方式。在其他實例中，熟知的構想(例如集成電路製造)並未被詳細敘述，以避免不必要地模糊本發明的實施方式。另外，將了解到，附圖中表示的各種實施方式為說明性表示，且不需要依尺寸繪製。

本文所述的一個或多個實施方式是針對用於等離子體切割應用的接近接觸蓋環。一個或多個實施方式可體現在半導體集成電路生產期間所使用的等離子體切割工藝硬體中。

為提供上下文關聯，在集成電路器件已經形成在半導體基板(例如300mm的矽晶片)上之後，單獨的器件必須通過被稱為單片化(singulation)或簡稱為「切割(dicing)」的工藝來從半導體基板分離，其中在晶片被抓取來進行後續工藝並且封裝成產品之前，晶片被「切割」成稱作「晶片」的單獨器件。存在各種方法來將基板切割成晶片，包括劃線與斷裂、機械鋸切、雷射切割、與等離子體切割。本文所述的實施方式可特別適合於等離子體切割工藝。

為提供更多的上下文關聯，在等離子體切割期間，基板通過施加到切割膠帶的粘合劑而被固定到切割膠帶上，其中所述基板的已經薄化的頂側上具有成品器件，且選擇性地有金屬施加到所述基板的底側。切割膠帶固定在金屬或塑料的切割環。切割環圍繞晶片的周緣來支撐膠帶。切割環與晶片均從相同側附接至切割膠帶。在切割工藝已經完成之後，切割膠帶繼續將切割而成的晶片支撐在這些晶片從半導體基板被切出的地方。切割框然後被傳送至可從膠帶抓取單獨晶粒的設備。為了促進安全輸送同時易於晶粒抓取，通常使用「uv釋放式切割膠帶」，在這種情況下，當曝露至紫外(uv)光時，晶粒與膠帶粘合劑的粘性降低。通常，在切割之後，就在晶粒抓取之前，抓取機器會僅將要抓取的晶粒之下的uv釋放式切割膠帶的部分進行曝光。曝光可固化uv釋放式切割膠帶，使得當機器從膠帶抓取晶粒時，僅有很小的粘合力，且以最小的損傷可能性來升舉晶粒。

但是，針對等離子體切割的目的，uv釋放式膠帶的使用可能會引起問題，因為切割等離子體是能夠固化uv釋放式粘合劑的紫外光的天然來源。晶粒(特別是基板的周邊處的晶粒)可因此自由移動而移動進入等離子體蝕刻腔室內，導致切割工藝的災難式失敗——包括所有器件的總損失與等離子體腔室的髒汙。本文所述的一個或多個實施方式的優點可提供上述問題的解決方案，其中使用傳統的uv釋放式膠帶實際上會有顯著的缺點。

在最一般的情況中，本文所述的實施方式特別適於單片化方法，單片化方法包括用於單片化的至少一個等離子體蝕刻工藝。在一個此種實施方式中，單片化由等離子體蝕刻工藝來主導(若並非完全由等離子體蝕刻工藝來達成)。但是，在另一實施方式中，混合式晶片或基板切割工藝(包括初始雷射劃線與隨後的等離子體蝕刻)被實施來用於晶粒單片化。雷射劃線工藝可用於乾淨地移除掩膜層、有機與無機電介質層、與器件層。然後雷射蝕刻工藝可在曝光或局部蝕刻晶片或基板時被終止。切割工藝的等離子體蝕刻部分可接著用來蝕刻通過晶片或基板塊，例如通過單塊結晶矽，以產生晶粒或晶片單片化或切割。在一個實施方式中，至少在單片化工藝的蝕刻部分期間，晶片或基板由基板載體來支撐並且由接近接觸蓋環來保護。

因此，根據本發明的實施方式，雷射劃線與等離子體蝕刻的組合被用於將半導體晶片切割成為單獨的或單片化的集成電路。在一個實施方式中，飛秒型(femtosecond-based)雷射劃線被用作實質(但非完全)的非熱工藝。例如，飛秒型雷射劃線可局部化成沒有或微乎其微的熱損傷區域。在一個實施方式中，本文的方法被用於單片化具有超低介電常數膜的集成電路。在傳統的切割中，鋸子可能需要減速以適應此種低介電常數膜。另外，在切割之前，現在通常將半導體晶片薄化。因此，在一個實施方式中，利用飛秒型雷射的部分晶片劃線與掩膜圖案化的組合，接著再進行等離子體蝕刻工藝，現在是實用的。在一個實施方式中，利用雷射來直接寫入可以消除對於光刻膠層的光刻圖案化操作的需求，且可以用很少的成本實施。在一個實施方式中，直通穿孔型(through-viatype)矽蝕刻被用於在等離子體蝕刻環境中完成切割工藝。針對例示的目的，圖1繪示了根據本發明的實施方式的要切割的半導體晶片的頂部平面圖。圖2繪示了根據本發明的實施方式的要切割的半導體晶片的頂部平面圖，所述半導體晶片上具有形成在晶片上的切割掩膜。

參見圖1，半導體晶片100具有多個區域102，多個區域102包括集成電路。區域102被垂直的切割道104與水平的切割道106分隔。切割道104與106為半導體晶片的不含有集成電路的區域，且切割道104與106被設計作為晶片將沿著被切割的位置。本發明的一些實施方式包括使用結合雷射劃線與等離子體蝕刻技術沿著切割道而通過半導體晶片切割溝槽，使得晶粒分離成單獨的晶片或晶粒。因為雷射劃線與等離子體蝕刻工藝均獨立於晶體結構定向，要被切割的半導體晶片的晶體結構可為非物質的，以實現通過晶片的垂直溝槽。

參見圖2，半導體晶片100具有沉積在半導體晶片100上的掩膜200。在一個實施方式中，掩膜使用傳統的方式進行沉積，以達到大約4-10微米厚的層。在一個實施方式中，利用雷射劃線工藝來圖案化掩膜200與半導體晶片100的一部分，以界定半導體晶片100被切割時所沿著的切割道104與106的位置(例如，間隙202與204)。半導體晶片100的集成電路區域被掩膜200覆蓋並保護。掩膜200的區域206被定位，使得在隨後的蝕刻工藝期間，集成電路不會被蝕刻工藝所劣化。水平的間隙204與垂直的間隙202形成於區域206之間，以界定在蝕刻工藝期間將被蝕刻從而最後分割半導體晶片100的區域。根據本發明的實施方式，半導體晶片100在雷射劃線和/或等離子體蝕刻工藝的一者或兩者期間由晶片載體支撐。

如上所述，半導體基板可被uv釋放式切割膠帶固定至切割框。圖3a與圖3b分別繪示由傳統的基板載體支撐的半導體基板的橫截面視圖與對應的平面視圖。

參見圖3a與圖3b，基板載體300包括由膠帶環或膠帶框304圍繞的一層襯背(backing)或切割膠帶302。晶片或基板306由基板載體300的切割膠帶302支撐。基板載體300的組件可通過有基板支座308來支撐基板載體300(包括晶片或基板306)而被處理，如圖3a所示。

再次參見圖3a與圖3b，切割膠帶302的頂側(晶片或基板側)是有粘性的，這是因為存在uv固化粘合劑。uv固化粘合劑將晶片或基板306輕輕地保持就位，允許晶片或基板306的輸送與切割。

再次參見圖3a與圖3b，若膠帶框(切割環)、膠帶、與基板曝露在切割等離子體，來自切割等離子體的紫外線(uv)輻射很可能導致膠帶上的粘合劑固化並鬆開。因此，取決於基板的厚度,基板邊緣接著會開始鬆開，這會導致一種或多種現象：基板中的拉伸或壓縮應力，以及當前已經切割的晶片的深度發生鬆開。例如，在基板的頂膜(例如，上方器件與鈍化層)中的淨拉伸應力的狀況之下，基板的周邊邊緣會從膠帶升起。可預期的是，uv光將繼續對新升起的基板下方的粘合劑進行曝光，直到基板周邊的大部分從切割膠帶分離。另外，一旦單片化已經完成，單獨的晶粒將被鬆開，並且甚至可能在腔室中四處移動，這會導致災難式的故障。

根據本發明的實施方式，保護性的蓋環被引入等離子體工藝腔室中，並作為等離子體切割腔室的一部分。作為示例，圖4a繪示了根據本發明的實施方式的位於基板載體上方的接近接觸蓋環的橫截面視圖。

參見圖4a，基板載體400(例如結合圖3a與圖3b所敘述的載體)被用於支撐晶片或基板406。基板載體400包括被膠帶環或框404圍繞的襯背或切割膠帶402層。晶片或基板406由基板載體400的切割膠帶402支撐。基板載體400的組件可通過由基板支座408來支撐基板載體400(包括晶片或基板406)而被處理，如圖4a所示。

再次參見圖4a，如同圖3a的實例，在一個實施方式中，切割膠帶402的頂側(晶片或基板側)是有粘性的，這是因為存在uv固化粘合劑。uv固化粘合劑將晶片或基板406輕輕地保持就位，允許晶片或基板406的輸送與切割。將了解到，在其他實施方式中，可使用非uv可固化的切割膠帶來取代uv可固化切割膠帶。

基板支座408可為夾盤，例如氦冷卻的靜電夾盤或被動式機械夾盤。因此，在一個實施方式中，圖4a的基板、載體與支撐組件包括樣品基板406，樣品基板406通過uv釋放式切割膠帶402固定在切割框404並且保持在支座408上。在具體的實施方式中，晶片或基板406直接附接到切割膠帶402。但是，在另一具體實施方式中，晶片或基板406通過插入的晶粒附接膜而附接到切割膠帶402。

再次參見圖4a，接近接觸蓋環410被定位在晶片或基板406與載體400組件上方。如同從橫截面視圖所見，接近接觸蓋環410包括外部框體412與內部開孔414。在一個此種實施方式中，外部框體412為環形框體，且內部開孔414為圓形開孔。在具體的實施方式中，從橫截面來看，框體具有上寬度(w1)與下凹陷寬度(w2)(從內部開孔414凹陷)。所形成的接近接觸蓋環410的形狀可敘述為包括斜面416，斜面416具有懸垂表面418與周邊表面420。因此，在一個具體實施方式中，內部開孔414具有上直徑(d1)，上直徑(d1)小於下直徑(d2)，如圖4a所示。在一個實施方式中，外部框體412由不鏽鋼或耐熱的材料組成。

在準備等離子體工藝時，接近接觸蓋環可降低到由基板支座支撐的切割框組件上。例如，圖4b繪示了根據本發明的實施方式的圖4a的接近接觸蓋環降低到圖4a的基板載體上時的橫截面視圖。

參見圖4b，接近接觸蓋環410降低到了載體400與晶片或基板406的組件上。如所描繪的，在一個實施方式中，接近蓋環410被降低，以最終提供與切割膠帶402接觸的外部框體412(膠帶到框體的接觸422)。也如所描繪的，在一個實施方式中，接近蓋環410的降低提供斜面416的懸垂表面418與晶片或基板406的上表面接觸(基板到框體的接觸424)。雖然未描繪，在一實施方式中，接近蓋環410的降低提供斜面416的周邊表面420與晶片或基板406的周邊表面接觸(即，在位置426處，位置426本身可敘述為晶片或基板406的斜面邊緣)。此外，雖然未描繪，在一個實施方式中，接近蓋環410的降低提供膠帶環或框404與接近蓋環410接觸和/或被接近蓋環410覆蓋。

將了解到，在一個實施方式中，接近蓋環410可僅實際接觸以下對象中的一個：切割膠帶402(即膠帶到框體的接觸422)、晶片或基板406的上表面(即基板到框體的接觸424)、晶片或基板406的周邊表面(即在位置426處)、或者膠帶環或框404。但是，在其他實施方式中，接近蓋環410實際接觸以下對象中的兩個或更多個，也可能是全部：切割膠帶402(即膠帶到框體的接觸422)、晶片或基板406的上表面(即基板到框體的接觸424)、晶片或基板406的周邊表面(即在位置426處)、或者膠帶環或框404。在並未實際接觸的位置中，接近蓋環410被敘述為接近那些位置。

或許更一般來說，一旦降低接近蓋環410，可敘述為緊密接近以及可能接觸(1)基板前表面，(2)周邊處的基板的斜面區域，(3)釋放式切割膠帶(可為uv釋放式切割膠帶)，或(4)基板載體的框。在一個實施方式中，在等離子體工藝之前，接近接觸蓋環410降低至基板載體400與晶片或基板406的組件上，以在等離子體工藝期間保護膠帶402的粘合劑免於等離子體產生的紫外線輻射。此外，在一個實施方式中，當接觸到基板或基板斜面時，接近接觸蓋環410可起作用以圍繞基板邊緣維持切割膠帶與基板邊緣周圍的基板之間的積極接觸。將了解到，在敘述將接近接觸蓋環410帶至與載體組件一起時所提及的「被降低」或「降低」是相對的，且實際上可表示為：朝向接近接觸蓋環410升高載體400/基板406組件，或者朝向接近接觸蓋環410升高載體400/基板406組件並朝向載體400/基板406組件降低接近接觸蓋環410。

圖4c繪示了根據本發明的實施方式的圖4b的組件的平面視圖。參見圖4c，從上往下的來看，晶片或基板406的一部分由接近接觸蓋環410覆蓋。在一個此種實施方式中，晶片或基板406的最外面0.5-1.5毫米圍繞晶片或基板406的圓周被覆蓋。被覆蓋的部分可稱為晶片或基板406的排除區域，因為此區域不用作晶粒區域。

與圖4b的繪示一致，在圖4c中，從上往下來看，切割膠帶402的一部分被曝露。但是，在其他實施方式中，接近接觸蓋環410覆蓋切割膠帶402的全部。在另外的其他實施方式中，為了保護載體膠帶和/或框，在等離子體工藝期間，額外的遮蔽環可與接近接觸蓋環410聯合使用。

因此，在一個實施方式中，用於在蝕刻工藝期間保護載體400與基板406組件的蓋環410包括內部開孔414，內部開孔414具有直徑(d1)，直徑(d1)小於載體400與基板406組件的基板406的直徑。外部框體412圍繞內部開孔414。外部框體412具有斜面416，用於容納載體400與基板406組件的基板406的最外部分。

再次參見接近接觸蓋環410的外部框體412的橫截面視圖，用於描繪下斜面區域的輪廓並不限於此。例如，圖5繪示了根據本發明的實施方式的用於接近接觸蓋環的幾何形狀的示例性選項的橫截面視圖。

參見圖5的(a)部分，作為參考，描繪了圖4a與圖4b的外部框體412的輪廓。如同圖5所示，外部框體412輪廓412包括斜面416，斜面416具有懸垂表面418(水平的)與周邊表面420(垂直的)。在一個實施方式中，輪廓(a)為簡單的輪廓，而允許接觸基板頂表面、膠帶、或以上兩者。

在另一實施方式中，參見圖5的(b)部分，外部框體輪廓412b包括斜面416b。斜面416b具有水平的懸垂表面418b與垂直的周邊表面420b，懸垂表面418b與周邊表面420b通過突伸的傾斜表面502來接合。在一個實施方式中，輪廓(b)允許接觸基板頂表面、膠帶、和基板斜面區域中的任意一個或全部。

在另一實施方式中，參見圖5的(c)部分，外部框體輪廓412c包括斜面416c。斜面416c具有水平的懸垂表面418c與垂直的周邊表面420c，懸垂表面418c與周邊表面420c通過凹陷的傾斜表面504來接合。將了解到，其他幾何形狀可適合於接近接觸蓋環的外部框體輪廓。在一個實施方式中，輪廓(c)允許接觸基板頂表面、膠帶表面、或以上兩者，且輪廓(c)具有額外增加的光阱區域506。在光阱區域506中，蓋環下方滲出的光可被捕捉，並且通過在光阱區域506內多次反射而消失。

在任何情況中，在一個實施方式中，接近接觸蓋環的外部框體由不鏽鋼組成。但是，在另一實施方式中，接近接觸蓋環的外部框體由耐熱塑料組成。在後一個實施方式的具體示例中，外部框體可由聚苯硫醚(polyphenylenesulfide，pps)組成。在一個實施方式中，接近接觸蓋環由實質上(若非完全的)不透射uv輻射的材料組成。即，接近接觸蓋環會阻擋入射在接近接觸蓋環上的實質上全部的uv輻射。

如同上述，接近接觸蓋環的尺寸可設計成延伸超過基板載體框的一部分或全部，以提供在等離子體工藝期間對基板載體框與膠帶的進一步保護。作為示例，圖6a繪示了另一接近接觸蓋環降低到基板載體上時的橫截面視圖，且圖6b繪示了根據本發明的實施方式的圖6a的組件的平面視圖。

參見圖6a與圖6b，結合圖4a～圖4c所述的基板載體400/基板406組件被描繪為具有接近接觸蓋環600降低到組件的上方。接近接觸蓋環600具有覆蓋晶片或基板406的最外區域的部分606，且其中的開孔604曝露晶片或基板406的其餘部分。接近接觸蓋環600的另一部分602覆蓋基板載體400的膠帶框404。雖然僅一般性地表示，在一個實施方式中，部分606可包括具有斜面的特徵，如同結合圖5中所述的那樣。

再次參見圖6a與圖6b，使用時，接近接觸蓋環600被帶到緊密接近或接觸邊緣排除區域中的晶片或基板406。接近接觸蓋環600也表示為對另外曝露在晶片或基板406與切割膠帶框404之間的切割膠帶402提供保護。在一個實施方式中，所述配置允許用於保護膠帶免於uv曝光，而且同時為基板載體400的切割膠帶402與框404提供額外的熱保護。

根據本發明的一個或多個實施方式，在等離子體工藝期間接近接觸蓋環相對於基板載體組件的接近或實際接觸的程度通過利用準確位置控制的驅動機構而被控制。例如，在一個實施方式中，使用具有編碼器與線性引導器(linearguide)的伺服馬達(servomotor)來提供此種控制。在一個實施方式中，晶片與接近接觸蓋環之間的距離作為等離子體工藝的一部分，並且在從零間距(接觸)到數百微米間距中的任何位置都受到控制。

在本實施方式的一個構想中，蝕刻反應器經構造來調節由基板載體支撐並且由接近接觸蓋環保護的晶片或基板的蝕刻。例如，根據本發明的實施方式，圖11繪示了蝕刻反應器的橫截面視圖。

參見圖7，蝕刻反應器700包括腔室702。包括終端受動器704，以用於將基板載體706轉移到腔室702和從腔室702轉移出基板載體706。反應耦合等離子體(inductivelycoupledplasma,icp)源708定位在腔室702的上方部分中。腔室702另外配備有節流閥710與渦輪分子泵712。蝕刻反應器700也包括陰極組件714。

在容納基板或晶片載體706的區域上方包括有接近接觸蓋環組件715。在一個實施方式中，接近接觸蓋環組件715包括膠帶框升舉件。在一個實施方式中，接近接觸蓋環組件715為接近接觸蓋環或包括接近接觸蓋環，所述接近接觸蓋環是結合圖4a～圖4c、圖5、圖6a與圖6b所述的接近接觸蓋環。可包括用於移動接近接觸環蓋的接近接觸蓋環致動器718。在一個此種實施方式中，接近接觸蓋環致動器718移動耦接膠帶框升舉件與接近接觸蓋環的單一升舉箍(lifthoop)。也可包括其他致動器，例如，用於移動基板載體升舉機構的致動器716。在另外的其他實施方式中，為了保護載體膠帶及/或框，在等離子體工藝期間，額外的遮蔽環可與接近接觸蓋環組件715聯合使用。

在一個實施方式中，終端受動器704為設計成用於處理基板載體的尺寸的機器人葉片。在一個此種實施方式中，機器人終端受動器704在次大氣壓(真空)之下在轉移到蝕刻反應器和從蝕刻反應器轉移出的期間支撐膜框組件(例如，上述基板載體400)。終端受動器704包括特徵以利用重力輔助而在x-y-z軸中支撐基板載體。終端受動器704也包括特徵以相對於工藝工具的圓形特徵(例如雙極型靜電夾盤的中心或圓形矽晶片的中心)來校準與置中終端受動器。

在另一構想中，圖8為根據本發明的實施方式的表示切割半導體晶片的方法中的操作的流程圖800，，其中半導體晶片包括多個集成電路。圖9a～圖9c繪示了根據本發明的實施方式的包括多個集成電路的半導體晶片在執行切割半導體晶片的方法的期間的橫截面視圖，對應於流程圖800的操作。

參見流程圖800的選擇性操作802與對應的圖9a，掩膜902形成於半導體晶片或基板904之上。掩膜902包括覆蓋與保護形成在半導體晶片904的表面上的集成電路906的一層。掩膜902也覆蓋形成在每個集成電路906之間的插入的切割道907。半導體晶片或基板904由基板載體914(僅描繪了基板載體914的膠帶部分)支撐，例如上述的基板載體400。在一個實施方式中，基板載體914包括一層襯背膠帶(襯背膠帶的一部分描繪為圖9a中的914)，襯背膠帶由膠帶環或框圍繞(未圖示)。在一個此種實施方式中，半導體晶片或基板904設置在晶粒附接膜916上，晶粒附接膜916設置在基板載體914上，如圖9a所示。

根據本發明的實施方式，形成掩膜902的步驟包括形成例如(但不限於)光刻膠層或i-線圖案層的層。例如，聚合體層(例如，光刻膠層)可由適合用於光刻工藝中的材料組成。在一個實施方式中，光刻膠層由正性光刻膠材料組成，例如(但不限於)248納米(nm)光刻膠、193nm光刻膠、157nm光刻膠、極紫外(extremeultra-violet,euv)光刻膠、或具有重氮萘醌敏化劑的酚醛樹脂基質。在另一實施方式中，光刻膠層由負性光刻膠材料組成，例如(但不限於)聚順異戊二烯與聚乙烯基肉桂酸酯。

在另一實施方式中，掩膜902為水溶性掩膜層。在一個實施方式中，水溶性掩膜層輕易地可溶解於水媒介中。例如，在一個實施方式中，水溶性掩膜層由可溶於鹼性溶液、酸性溶液、或去離子水中的一個或多個的材料組成。在一個實施方式中，水溶性掩膜層在曝露於加熱工藝時維持其自身的水溶性，例如在大約50-160攝氏度的範圍內的加熱。例如，在一個實施方式中，水溶性掩膜層在曝露於雷射與等離子體蝕刻單片化工藝中使用的腔室條件之後，仍可溶於水溶液中。在一個實施方式中，組成水溶性掩膜層的材料，例如(但不限於)聚乙烯醇、聚丙烯酸、葡聚醣、聚甲基丙烯酸、聚乙烯亞胺、或聚環氧乙烷。在一個具體實施方式中，水溶性掩膜層具有在水溶液中的蝕刻速度，所述蝕刻速度大約在每分鐘1-15微米的範圍中，且更具體地，大約為每分鐘1.3微米。

在另一實施方式中，掩膜902為uv可固化掩膜層。在一個實施方式中，所述掩膜層具有對uv光的易感性，uv光可以將uv可固化層的粘合性降低至少大約80％。在一個此種實施方式中，uv層由聚氯乙烯或丙烯酸類的材料組成。在一個實施方式中，uv可固化層由材料或材料堆疊組成，所述材料或材料堆疊具有曝露至uv光時會弱化的粘合特性。在一個實施方式中，uv可固化粘合膜對於大約365nm的uv光具有敏感性。在一個此種實施方式中，此敏感性使得使用led光來執行固化成為可能。

在一個實施方式中，半導體晶片或基板904由適於承受製造工藝的材料組成，且在所述材料上可合適地設置半導體工藝層。例如，在一個實施方式中，半導體晶片或基板904由iv族類型的材料組成，例如(但不限於)結晶矽、鍺、或矽/鍺。在一個具體實施方式中，提供半導體晶片904的步驟包括提供單晶矽基板。在一個特定實施方式中，單晶矽基板摻雜有雜質原子。在另一實施方式中，半導體晶片或基板904由iii-v材料組成，諸如例如用於發光二極體(led)製造中的iii-v材料基板。

在一個實施方式中，半導體晶片或基板904具有大約300微米或更小的厚度。例如，在一個實施方式中，塊狀單晶矽基板在固定到晶粒附接膜916之前從背側薄化。所述薄化可通過背側研磨工藝來執行。在一個實施方式中，塊狀單晶矽基板被薄化至大約50-300微米範圍內的厚度。重要的是要注意到，在一個實施方式中，所述薄化在雷射燒蝕與等離子體蝕刻切割工藝之前被執行。在一個實施方式中，晶粒附接膜916(或者可以將薄化的或薄的晶片或基板接合到基板載體914的任何合適的替代物)具有大約20微米的厚度。

在一個實施方式中，半導體晶片或基板904已經在半導體晶片或基板904上或半導體晶片或基板904中設置有半導體器件陣列，作為集成電路906的一部分。此種半導體器件的示例包括(但不限於)製造在矽基板中且封裝在電介質層中的存儲器器件或互補金屬氧化物半導體(cmos)電晶體。多個金屬互連(metalinterconnect)可形成在這些器件或電晶體上方且在圍繞的電介質層中，且多個金屬互連可用於電耦接這些器件或電晶體，以形成集成電路906。構成切割道907的材料可與那些用於形成集成電路906的材料相似或相同。例如，切割道907可由電介質材料層、半導體材料層、與金屬化層組成。在一個實施方式中，一個或多個切割道907包括測試器件，測試器件與集成電路906的實際器件類似。

參見流程圖800的選擇性操作804與對應的圖9b，利用雷射劃線工藝將掩膜902圖案化，以提供具有間隙910的圖案化掩膜908，曝露位於集成電路906之間的半導體晶片或基板904的區域。在一個此種實施方式中，雷射劃線工藝為飛秒型雷射劃線工藝。雷射劃線工藝被用於移除最初的形成在集成電路906之間的切割道907的材料。根據本發明的實施方式，利用雷射劃線工藝來圖案化所述掩膜902的步驟包括：形成溝槽912，溝槽912部分地進入集成電路906之間的半導體晶片904的區域中，如圖9b所示。

在一個實施方式中，利用雷射劃線工藝來圖案化所述掩膜902的步驟包括使用具有在飛秒範圍內的脈衝寬度的雷射。具體地，具有波長在可見光頻譜以及紫外光(uv)與紅外光(ir)範圍(共計為寬帶光頻譜)的雷射可用於提供飛秒型雷射，即，具有脈衝寬度在飛秒(10-15秒)級數的雷射。在一個實施方式中，燒蝕並非(或實質上並非)依賴波長，且因此適於複雜的膜，例如掩膜902、切割道907以及可能還有半導體晶片或基板904的一部分的膜。通過使用具有脈衝寬度在飛秒範圍內的雷射，熱損傷問題可被減輕或消除。損傷的減輕或消除可能是由於缺少低能量再耦合(lowenergyrecoupling)(如同皮秒型雷射燒蝕所見的那樣)或缺少熱平衡(如同納秒型雷射燒蝕所見的那樣)。

雷射參數的選擇(例如脈衝寬度)對於開發出成功的雷射劃線與切割工藝來最少化碎裂、微裂痕與脫層(delamination)而達到乾淨的雷射劃線切痕是關鍵的。雷射劃線切痕越乾淨，則可執行以用於最終的晶粒單片化的蝕刻工藝越平順。在半導體器件晶片中，許多不同材料類型(例如導體、絕緣體、半導體)與厚度的功能層通常設置在晶片上。此種材料可包括(但不限於)有機材料(例如聚合體)、金屬、或無機電介質(例如二氧化矽與氮化矽)。

相比之下，若選擇了並非最佳的雷射參數，在包括二層或更多層的無機電介質、有機電介質、半導體、或金屬的堆疊結構中，雷射燒蝕工藝會導致脫層的問題。例如，雷射穿透高帶隙能量電介質(例如具有大約9ev帶隙的二氧化矽)而沒有可量測到的吸收。但是，雷射能量會在下面的金屬或矽層中被吸收，導致金屬或矽層的顯著蒸發。所述蒸發會產生高壓，以剝離(lift-off)上面的二氧化矽電介質層，且潛在地導致層與層之間嚴重的脫層與微破裂。在一個實施方式中，雖然皮秒型雷射照射工藝在複雜的堆疊中導致微破裂與脫層，飛秒型雷射照射工藝已經證明不會導致相同材料堆疊的微破裂或脫層。

為了可以直接燒蝕電介質層，可能需要發生電介質材料的離子化，使得通過強力吸收光子使電介質材料的表現與導電材料類似。所述吸收在最終燒蝕電介質層之前可阻擋大多數的雷射能量穿透到下面的矽或金屬層。在一個實施方式中，當雷射強度足夠高以在無機電介質材料中激發光子離子化和衝擊電離時，無機電介質的離子化是可行的。

根據本發明的實施方式，使用通常導致各種材料的非線性交互作用的高峰值強度(輻照度(irradiance))來特徵化合適的飛秒型雷射工藝。在一個此種實施方式中，飛秒雷射源具有大約在10飛秒至500飛秒的範圍內的脈衝寬度，但是較佳地在100飛秒至400飛秒的範圍內。在一個實施方式中，飛秒雷射源具有大約在1570納米至200納米的範圍內的波長，但是較佳地在540納米至250納米的範圍內。在一個實施方式中，雷射與對應的光學系統在工作表面處提供的焦點大約在3微米至15微米的範圍內，但是較佳地大約在5微米至10微米的範圍內。

在工作表面處的空間光束分布可為單一模式(高斯(gaussian))或具有形狀為帽頂(top-hat)的分布。在一個實施方式中，雷射源具有大約在200khz至10mhz的範圍內的脈衝重複率，但是較佳地大約在500khz至5mhz的範圍內。在一個實施方式中，雷射源傳送在工作表面處的脈衝能量大約在0.5uj至100uj的範圍內，但是較佳地大約在1uj至5uj的範圍內。在一個實施方式中，雷射劃線工藝沿著工件表面以大約500mm/sec至5m/sec的範圍內的速度行進，但是較佳地在大約600mm/sec至2m/sec的範圍內。

劃線工藝可僅運行單次通過，或多次通過，但是在一個實施方式中，較佳地為1-2次通過。在一個實施方式中，工件中的劃線深度大約在5微米至50微米的深度範圍內，較佳地大約在10微米至20微米的深度範圍內。雷射可在給定脈衝重複率的單脈衝串中被施加或在脈衝突發串中被施加。在一個實施方式中，產生的雷射束的切口寬度大約在2微米至15微米的範圍內，但是在矽晶片劃線/切割中較佳地大約在6微米至10微米的範圍內(在器件/矽界面處量測得到)。

可與益處與優點一起來選擇雷射參數，例如提供足夠高的雷射強度，以達成無機電介質(例如，二氧化矽)的離子化並在直接燒蝕無機電介質之前最小化由下層損傷而導致的碎裂與脫層。另外，參數可經選擇，以提供工業應用上具有準確控制的燒蝕寬度(例如切口寬度)與深度的重要的工藝產量。如同上述，相較於皮秒型與納秒型雷射燒蝕工藝，飛秒型雷射更適合於提供此種優點。但是，即使在飛秒型雷射燒蝕的頻譜中，某些波長可提供比其他波長更佳的性能。例如，在一個實施方式中，相較於具有更靠近ir範圍或在ir範圍中的波長的飛秒型雷射工藝，具有更靠近uv範圍或在uv範圍中的波長放的飛秒型雷射工藝可提供更乾淨的燒蝕工藝。在具體的此種實施方式中，適於半導體晶片或基板劃線的飛秒型雷射工藝是基於具有大約小於或等於540納米的波長的雷射。在特定的此種實施方式中，使用具有大約小於或等於540納米的波長、大約小於或等於400飛秒的脈衝的雷射。但是，在替代的實施方式中，使用雙雷射波長(例如ir雷射與uv雷射的組合)。

參見流程圖800的操作806，半導體晶片或基板904的一部分覆蓋有接近接觸蓋環，例如，以在等離子體蝕刻期間保護基板載體914的膠帶與膠帶框和/或固定半導體晶片或基板904。在一個實施方式中，接近接觸蓋環曝露出半導體晶片或基板904的一部分(但非全部)，如同上面結合圖4c與圖6b所述的那樣。在一個實施方式中，接近接觸蓋環與結合圖4a～圖4c、圖5、圖6a與圖6b所述的接近接觸蓋環中的一個或多個相同或相似。在另外的其他實施方式中，為了保護載體膠帶及/或框，在等離子體工藝期間，額外的遮蔽環可與接近接觸蓋環聯合使用。

參見流程圖800的操作808與對應的圖9c，半導體晶片或基板904接著通過圖案化掩膜908中的間隙910來進行蝕刻，以單片化這些集成電路906。根據本發明的實施方式，蝕刻半導體晶片904的步驟包括蝕刻來延伸利用雷射劃線工藝形成的溝槽912，且最終完全蝕刻通過半導體晶片或基板904，如圖9c所示。

在一個實施方式中，蝕刻半導體晶片或基板904的步驟包括使用等離子體蝕刻工藝。在一個實施方式中，使用直通矽穿孔(through-siliconvia)類型的蝕刻工藝。例如，在一個具體實施方式中，半導體晶片或基板904的材料的蝕刻速度大於每分鐘25微米。超高密度的等離子體源可用於晶粒單片化工藝中的等離子體蝕刻部分。適於執行此種等離子體蝕刻工藝的工藝腔室的示例為可從美國加州的桑尼維爾(sunnyvale)的應用材料公司取得的appliedcenturavisilviatmetch系統。appliedcenturaavia使用。性tmetch系統結合了電容性與電感性rf耦合，相較於僅有電容性耦合所可能賦予的控制(即使有磁性增強所提供的改良)，這賦予對於離子密度與離子能量多得多的獨立控制。此結合可實現離子密度與離子能量的有效的去耦合，以達到較高密度的等離子體而沒有高的、潛在損傷性的dc偏置電平，即使在非常低的壓力時。這導致超寬的工藝窗口。但是，可使用可以蝕刻矽的任何等離子體蝕刻腔室。在一個示例性實施方式中，使用深矽蝕刻來以大於傳統矽蝕刻速度大約40％的蝕刻速度來蝕刻單晶矽基板或晶片1304，同時維持基本準確的輪廓控制與幾乎無扇形的側壁。在一個具體實施方式中，使用直通矽穿孔類型的蝕刻工藝。所述蝕刻工藝基於從反應氣體產生的等離子體，所述反應氣體通常為氟類氣體，例如sf6、c4f8、chf3、xef2，或者可以以較快的蝕刻速度來蝕刻矽的任何其他反應物氣體。但是，在一個實施方式中，使用了包括形成扇形輪廓的博世(bosch)工藝。

在一個實施方式中，單片化的步驟可進一步包括晶粒附接膜916的圖案化。在一個實施方式中，晶粒附接膜916通過例如(但不限於)雷射燒蝕、乾式(等離子體)蝕刻或溼式蝕刻的技術來圖案化。在一個實施方式中，晶粒附接膜916的圖案化的順序在單片化工藝的雷射劃線與等離子體蝕刻部分之後，以提供晶粒附接膜部分918，如圖9c所示。在一個實施方式中，在單片化工藝的雷射劃線與等離子體蝕刻部分之後，移除圖案化掩膜908，者也描繪在了圖9c中。圖案化掩膜908可在晶粒附接膜916的圖案化之前、期間、或之後被移除。在一個實施方式中，半導體晶片或基板904在由基板載體914支撐且被接近接觸蓋環保護時被蝕刻。在一個實施方式中，晶粒附接膜916也在設置於基板載體914上時且半導體晶片或基板904被接近接觸蓋環保護時被圖案化。

因此，再次參見流程圖800與圖9a～圖9c，晶片切割通過最初雷射燒蝕通過掩膜、通過晶片切割道(包括金屬化層)、以及部分進入矽基板而被執行。雷射脈衝寬度可選擇在飛秒範圍內。接著，通過隨後的直通矽的深等離子體蝕刻可完成晶粒單片化。在一個實施方式中，接近接觸蓋環在切割工藝的蝕刻部分期間實施。另外，可執行晶粒附接膜的曝露部分的移除，以提供已單片化的集成電路，每個集成電路上具有一部分的晶粒附接膜。單獨的集成電路(包括晶粒附接膜部分)可接著從基板載體914移除，如圖9c所示。在一個實施方式中，已單片化的集成電路從基板載體914移除以用於封裝。在一個此種實施方式中，圖案化的晶粒附接膜918保留在了每個集成電路的背側上並包括在了最後的封裝中。但是，在另一實施方式中，圖案化的晶粒附接膜914在單片化工藝之後或期間被移除。

單一工藝工具可經構造來執行混合式雷射燒蝕與等離子體蝕刻單片化工藝中的許多或所有操作。例如，圖10繪示了根據本發明的實施方式的用於雷射與等離子體切割晶片或基板的工具布局的方塊圖。

參見圖10，工藝工具1000包括工廠接口1002(factoryinterface,fi)，工廠接口1002具有多個耦接工廠接口1002的負載鎖1004。集群工具1006耦接於工廠接口1002。集群工具1006包括一個或多個等離子體蝕刻腔室，例如等離子體蝕刻腔室1008。雷射劃線設備1010也耦接於工廠接口1002。在一個實施方式中，工藝工具1000的整體佔地面積可為大約3500毫米(3.5米)×大約3800毫米(3.8米)，如圖10所示。

在一個實施方式中，一個或多個等離子體蝕刻腔室1008經構造用於通過圖案化掩膜中的間隙來蝕刻晶片或基板，從而單片化多個集成電路。在一個此種實施方式中，一個或多個等離子體蝕刻腔室1008經構造來執行深矽蝕刻工藝。在一個具體實施方式中，一個或多個等離子體蝕刻腔室1008為可從美國加州的桑尼維爾(sunnyvale)的應用材料公司取得的appliedcenturaace接板他反應tmetch系統。所述蝕刻腔室可被特別設計來用於深矽蝕刻，深矽蝕刻用於產生容納在單晶矽基板或晶片中或容納在單晶矽基板或晶片上的單片化集成電路。在一個實施方式中，高密度等離子體源被包括在等離子體蝕刻腔室1008中，以促進高矽蝕刻速度。在一個實施方式中，多於一個的蝕刻腔室被包括在工藝工具1000的集群工具1006部分中，以實現單片化或切割工藝的高製造產量。根據本發明的實施方式，至少一個蝕刻腔室808配備有接近接觸蓋環，例如結合圖4a～圖4c、圖5、圖6a與圖6b所述的接近接觸蓋環。

在一個實施方式中，雷射劃線設備1010容納有飛秒型雷射。飛秒型雷射可適於執行混合式雷射與蝕刻單片化工藝的雷射燒蝕部分，例如上述的雷射燒蝕工藝。在一個實施方式中，可移動臺也包括在雷射劃線設備1000中，可移動臺經構造以相對於飛秒型雷射移動晶片或基板(或其載體)。在一個具體實施方式中，飛秒型雷射也是能夠移動的。在一個實施方式中，雷射劃線設備1010的整體佔地面積可為大約2240毫米×大約1270毫米，如圖10所示。

工廠接口1002可為合適的大氣埠，在具有雷射劃線設備1010的外部製造設備和集群工具1006之間進行接合。工廠接口1002可包括具有手臂或葉片的機器人，用於從儲存單元(例如前開孔統一容器)將晶片(或其載體)轉移進入集群工具1006或雷射劃線設備1010、或上述兩者中。

集群工具1006可包括適於執行單片化方法中的功能的其他腔室。例如，在一個實施方式中，取代額外的蝕刻腔室，包括有沉積腔室1012。沉積腔室1012可經構造以在雷射劃線晶片或基板之前，在晶片或基板的器件層上或晶片或基板的器件層的上方進行掩膜沉積。在一個此種實施方式中，沉積腔室1012適於沉積水溶性掩膜層。在另一實施方式中，取代額外的蝕刻腔室，包括有乾式/溼式處理站1014。在晶片或基板的雷射劃線與等離子體蝕刻單片化工藝之後，乾式/溼式處理站可適於清潔殘留物與碎片，或者適於移除水溶性掩膜。在一個實施方式中，也包括有計量站，以作為工藝工具1000的元件。

共同參見圖7與圖10，在一個實施方式中，單片化工藝可容納在系統中，所述系統的尺寸經設計而可以接收例如基板載體400的基板載體。在一個此種實施方式中，系統(例如系統700或1000)可容納晶片框，而不會影響系統的佔地面積，所述系統的佔地面積的尺寸經設計以容納不被基板載體支撐的基板或晶片。在一個實施方式中，此種工藝系統的尺寸經設計以容納直徑300毫米的晶片或基板。相同的系統可容納大約380毫米寬×380毫米長的晶片載體，如圖3b、圖4c與圖6b所示。但是，將了解到，系統可經設計來處理450毫米的晶片或基板，或更具體地為450毫米的晶片或基板載體。

本發明的實施方式可提供作為電腦程式產品或軟體，電腦程式產品或軟體可包括機器可讀取媒介，所述機器可讀取媒介上儲存有指令，所述指令可用於編程電腦系統(或其他電子器件)，以執行根據本發明的實施方式的工藝。在一個實施方式中，電腦系統耦接於結合圖7所述的工藝工具700或結合圖10所述的工藝工具1000。機器可讀取媒介包括用於以機器(例如電腦)可讀取的格式儲存或傳輸信息的任何機構。例如，機器可讀取(例如電腦可讀取)媒介包括機器(例如電腦)可讀取的儲存媒介(例如只讀存儲區(「rom」)、隨機存取存儲器(「ram」)、磁碟儲存媒介、光學儲存媒介、快閃記憶體存儲器器件等)、機器(例如電腦)可讀取傳輸媒介(電性、光學、聲學或其他格式的傳輸信號(例如紅外線信號、數位訊號等))等。

圖11繪示了以電腦系統1100的示例形式的機器的示意圖，電腦系統1100內具有可執行指令集，以使機器執行本文所述的任何一個或多個方法(例如端點偵測)。在替代的實施方式中，機器可連接(例如聯網)至區域網路(lan)、內部網絡、外部網絡、或網際網路中的其他機器。所述機器可在客戶端-伺服器網絡環境中的伺服器或客戶端機器的能力下進行操作，或者作為點對點(或分散式)網絡環境中的節點機器。所述機器可為個人電腦(pc)、平板pc、機頂盒(stb)、掌上電腦(pda)、手機、網頁設備、伺服器、網絡路由器、交換器或網橋、或可以執行指令集(連續地或以其他形式)的任何機器，所述指令集指定了所述機器要採取的作動。另外，雖然僅繪示了單一機器，用語「機器」也應視為包括單獨地或聯合地執行指令集(或多個指令集)的任何機器(例如電腦)集，以執行本文所述的任何一個或多個方法。

示例的電腦系統1100包括處理器1102、主要存儲器1104(例如只讀存儲器(rom)、快閃記憶體存儲器、諸如同步動態隨機存取存儲器(sdram)或rambus動態隨機存取存儲器(rdram)的動態隨機存取存儲器(dram)等)、靜態存儲器1106(例如，快閃記憶體存儲器、靜態隨機存取存儲器(sram)等)、與二級存儲器1118(例如，數據儲存器件)，這些元件經由總線1130而彼此通信。

處理器1102代表一個或多個通用目的處理器件，例如微處理器、中央處理單元、或類似的處理器件。更具體地，處理器1102可為複雜指令集運算(complexinstructionsetcomputing,cisc)微處理器、精簡指令集運算(reducedinstructionsetcomputing,risc)微處理器、超長指令字(verylonginstructionword,vliw)微處理器、實行其他指令集的處理器、或實行組合的指令集的處理器。處理器1102也可為一個或多個專用目的處理器件，例如特殊應用集成電路(asic)、現場可編程門陣列(fpga)、數位信號處理器(dsp)、網絡處理器、或類似的處理器件。處理器1102經構造來執行處理邏輯1126，處理邏輯1126用於執行本文所述的操作。

電腦系統1100可進一步包括網絡接口器件1108。電腦系統1100也可包括視頻顯示器單元1110(例如液晶顯示器(lcd)、發光二極體顯示器(led)、或陰極射線管(crt))、字母數字輸入器件1112(例如鍵盤)、光標控制器件1114(例如滑鼠)、與信號產生器件1116(例如揚聲器)。

二級存儲器1118可包括機器可存取儲存媒介(或更具體地，電腦可讀取儲存媒介)1132，機器可存取儲存媒介上儲存有一個或多個指令集(例如軟體1122)，所述指令集實行本文所述的任何一個或多個方法或功能。軟體1122也可在其被電腦系統1100執行的期間全部或至少部分地暫存在主要存儲器1104和/或處理器1102內，主要存儲器1104與處理器1102也構成了機器可讀取儲存媒介。軟體1122可進一步經由網絡接口器件1108在網絡1120上傳送或接收。

雖然機器可存取儲存媒介1132在示例性實施方式中表示為單一媒介，用語「機器可讀取儲存媒介」應視為包括儲存一個或多個指令集的單一媒介或多個媒介(例如集中式或分散式資料庫，和/或相關的緩存與伺服器)。用語「機器可讀取儲存媒介」也應視為包括可以儲存或編碼用於機器執行的指令集並且使所述機器執行本發明的任何一個或多個方法的任何媒介。因此，用語「機器可讀取儲存媒介」應視為包括(但不限於)：固態存儲器、以及光學與磁性媒介。

根據本發明的實施方式，機器可存取儲存媒介具有儲存在機器可存取儲存媒介的指令，所述指令使數據處理系統執行一種切割半導體晶片的方法(所述半導體晶片之上或之中具有多個集成電路)。

因此，公開了用於切割半導體晶片的方法與載體，其中每個晶片具有多個集成電路。