數模變換器以及用於降低數模變換器中的諧波失真的方法

2023-04-28 12:37:36 2

專利名稱：數模變換器以及用於降低數模變換器中的諧波失真的方法
技術領域：
本發明涉及一種數模變換器以及一種用於降低數模變換器中的諧波失真的方法。
背景技術：
數模(D/A)變換器用在將數位訊號轉換為對應的模擬信號的各種應用中。它們在例如基站和無線電中繼發射機中使用。模擬輸出信號的純度經常對應用的性能相當重要。
在電流導引的D/A變換器中，模擬輸出信號是通過連接多個電流源與電流輸出端形成的。在大多數的應用中，每個電流源被導引至兩個電流輸出端的其中一個，導致出現差動輸出信號電流。
圖1舉例示出了分段電流導引10位D/A變換器，其6位MSB(最高有效位)塊由63個未加權的電流源1形成，而4位LSB(最低有效位)塊由4個二元加權的電流源形成。對每個電流源分配一個差動開關對S，其受電流開關電路的控制並用於導引相應的電流源至兩個電流輸出端OUT和XOUT中的一個。如果選擇的話，LSB塊的4個電流源分別輸出1倍、2倍、4倍和8倍的預定電流，從而能輸出8個不同的電流值。如果選擇的話，MSB塊的每個電流源輸出16倍的預定電流。當選擇時，MSB塊的每個電流源負責逐步增大輸出電流信號16倍預定電流16I，從而輸出64個不同的電流值。MSB和LSB塊的電流相加形成輸出信號。
目前能設計出集成電流導引D/A變換器，用於以高達14位的解析度抽樣高達每秒幾百兆個抽樣的頻率。然而，由於解析度為10位或更大，整個解析度帶寬被限制到幾兆赫茲。在電信應用中需要幾兆赫茲的信號帶寬。
用高頻信號有效分解的限制因素為失真。定時誤差和輸出阻抗的編碼相關性促成了失真。然而，失真的最普通原因是在差動開關的狀態轉換期間出現的非對稱低頻瞬態幹擾。如果D/A變換器的解析度等於或高於10位，在通常小於10MHz的某一臨界點後失真立即開始限制動態線性。為示意起見，圖2示意了圖1的D/A變換器的模擬頻譜，輸出電壓Vout在輸出信號的頻率f/Hz上方描繪。所採用的抽樣率為200MHz，而信號頻率為20MHz。即使輸出信號是差動信號，偶次諧波分量也很高。二次諧波限制SFDR(無雜散動態範圍)為53dB。這示意差動輸出實際上是不對稱的。
對改善頻譜的嘗試在現有技術中已有公開。大部分公開的方法集中於降低低頻瞬態幹擾能量以改善頻譜純度，但二次諧波分量仍然出現在頻譜中。此外，二次諧波通常是失真的首要來源。舉例來說，在模擬設備AD9754數據表「14位、125MSPS高性能TxDAC D/A變換器(14-bit，125MSPS High Performance TxDAC D/AConverter)」，Analog Devices，Inc.，1999；J.Bastos，A.M.Marques，M.S.J.Steyaert，W.Sansen「12位本徵精度高速CMOS DAC(A12-bit Intrinsic Accuracy High-Speed CMOS DAC)」，IEEE J.Solid-State Circuits，vol.33，no.12，Dec.1998，pp.1959-1969；J.Vandenbussche，G.Van der Plas，A.Van den Bosch W.Daems，G.Gielen，M.Steyaert，W.Sansen「14位150MSamples/s更新率Q2隨機步行CMOS DAC(A 14-bit 150MSamples/s Update Rate Q2Random walk CMOS DAC)」，Proc.IEEE Int.Solid-State CircuitsConf.，Feb，1999，pp.146-147；以及在A.Van den Bosch，M.Borremans，J.Vandenbussche，G.Van der Plas，A.Marques，J.Bastos，M.Steyaert，G.Gielen，W.Sansen「12位200MHz低低頻瞬態幹擾CMOS D/A變換器(A 12-bit 200MHz Low Glitch COMS D/AConverter)」，Proc，Custom Integrated Circuits Conference，1998，pp.249-252中描述了這種方法。
提出的另一種可能性是利用輸出端的跟蹤保持電路，這在A.R.Bugeja，B.-S.Song，P.L.Rakers，S.F.Gilling「為頻譜性能設計的14位100MSamples/s CMOS DAC(A 14-bit 100MSamples/s CMOSDAC Designed for Spectral Performance)」，Proc.IEEE Int.Solid-State Circuits ConfeFence，Feb.1999，PP.148-149以及A.Bugeja，B.-S.Song「自調14b 100MSample/s CMOS DAC(ASelf-Trimming 14b 100MSample/s CMOS DAC)」，Proc.IEEESolid-State Circuits Conference，Feb.2000，PP.44-45中公開。來自輸出端的調整(settled)信號被跟蹤以便在輸出信號中無法看到狀態轉換階段。在輸出端中使用跟蹤和保持電路增大了D/A變換器的難度和當前消耗，而且在移動終端設備中不是很現實。另外，系統的速度受抽樣電路的限制。
最後，一些公開的解決方案，如US6,031,477和D.A.Mercer，L.Singer「為頻譜性能設計的12位125MSPS CMOS D/A(12-bit125MSPS CMOS D/A Designed For Spectral Performance)」，International Symposium on Low Power Electronics and Design，1996，PP.243-246，集中於提高單個電流開關電路的定時精度。然而利用這些方法仍存在一些有限的信號頻率附屬失真。

發明內容
本發明的目的是降低分段電流導引D/A變換器的輸出端中的失真。
這個目的一方面是通過一種數模變換器實現的，該數模變換器包括第一和第二電流輸出端，至少兩個電流源，這兩個電流源的電流相加形成模擬輸出信號，並且分配給每個電流源一個電流開關電路，如果根據數字輸入信號選擇該電流源，該電流開關電路用於連接相應電流源到第一電流輸出端，以及如果根據數字輸入信號來選擇該電流源，用於連接相應電流源到第二電流輸出端，每個電流開關電路包括用於從指示該電流源是否被選擇的信號中生成兩個疊加互補控制信號的裝置，在第一組電流開關電路中，相應電流源與第一電流輸出端的連接受疊加控制信號中的第一個信號控制，該電流源與第二電流輸出端的連接受第二個疊加控制信號的控制，而在第二組電流開關電路中，相應電流源與第一電流輸出端的連接受第二個疊加控制信號的控制，該電流源與第二電流輸出端的連接受第一個疊加控制信號的控制，第二組的每個電流開關電路還包括用於將輸入到生成兩個疊加互補控制信號裝置的信號反相的裝置。
另一方面，該目的是通過用於降低數模變換器中的諧波失真的方法，該數模變換器包括第一和第二電流輸出端，至少兩個電流源，這兩個電流源的電流相加形成模擬輸出信號，並且分配給每個電流源一個電流開關電路，如果根據數字輸入信號選擇該電流源，用於連接相應電流源到第一電流輸出端，以及如果根據數字輸入信號未選擇該電流源，則連接相應電流源到第二電流輸出端，該方法包括-基於指示相應電流源是否被選擇的信號為第一組電流源的每個電流源生成兩個疊加控制信號，並利用所述疊加控制信號中的第一個信號控制該電流源與第一電流輸出端的連接，以及利用所述疊加控制信號中的第二個信號控制該電流源與第二電流輸出端的連接；以及-基於指示相應電流源是否被選擇的信號的反相信號為第二組電流源的每個電流源生成兩個疊加控制信號，並利用所述疊加控制信號中的第一個信號控制該電流源與第二電流輸出端的連接，以及利用所述控制信號中的第二個信號控制該電流源與第一電流輸出端的連接。
根據本發明，分配給D/A變換器的電流源的某一數量的電流開關電路被分為兩組。第一組按慣例切換相應的電流源到第一或第二電流輸出端。為此，電流開關電路從指示當前是否選擇該電流源的信息中生成疊加控制信號。然而，修改第二組電流開關電路。用於生成疊加信號的裝置的輸出端與實際切換裝置的連接被切換。另外，進入生成疊加信號裝置的信號被反相。因此，在忽視疊加時，該電流源與第一和第二電流輸出端之間的連接用同一狀態的信號控制，就好象採用了第一組電流開關電路一樣。然而，這些疊加的不對稱改變。
由於與另一部分狀態改變相比這部分狀態改變現在以互補方式出現，因此在開關的狀態轉換期間出現的不對稱低頻瞬態幹擾在相加的模擬信號輸出中得到補償。這意味著由控制信號中的脈衝關係錯誤引起的失真擴展到噪聲最低限度，或至少大為降低。
本發明的優點在於不必增大電流消耗。也不會增加電路複雜性，因為只需添加一個反相器以實現修改電流開關單單元。另一顯著改進是根據本發明不存在補償的信號頻率相關性。
從附屬權利要求中很清楚本發明的優選實施例。
很多D/A變換器包括加權的，尤其是二元加權的電流源，用於轉換數位訊號中的最低有效位(LSB)，還包括未加權的電流源，用於轉換數位訊號中的最高有效位(MSB)。在這種變換器中優選只將分配給未加權電流源的電流開關電路劃分為兩組，以互補控制電流源與第一和第二電流輸出端的連接。由於加權電流源對所產生的不對稱具有不同影響，因此按常規方法控制加權電流源。
這兩組電流開關電路優選基本上尺寸相同以便實現最佳補償。
在本發明的較佳實施例中，採用兩個並列的電流源陣列。這兩個陣列同時使用，即，對每個狀態轉換，同時切換每個陣列的(至少)一個電流源。分配給第一陣列電流源的電流開關電路都屬於第一組，而分配給第二陣列電流源的電流開關電路都屬於第二組電流開關電路。因此，在每個開關轉換中，同時切換經修改的和未修改的單元。這就使得能更好地補償非對稱，因為補償立即發生而且恰好匹配每個開關，而且因為在這種實現中完成切換的不均勻分布不相關。此外，本發明的這個實施例還適合於在補償中包含加權電流源，因為由第一陣列的電流源的切換引起的非對稱總是被第二陣列的同樣電流源的切換補償。
根據本發明的數模變換器和方法尤其適合用於基站和無線電中繼發射機。


下面參考附圖詳細描述本發明，其中圖1是分段電流導引D/A變換器的一般結構；圖2是不帶補償的10位D/A變換器的輸出信號的模擬頻譜；
圖3a是在本發明的實施例中採用的已知電流開關；圖3b是在本發明的實施例中採用的修改電流開關；圖4是在本發明的實施例中電流源的6位塊的切換順序；圖5是根據本發明帶有補償的10位D/A變換器的輸出信號的模擬頻譜；圖6是不帶補償的13位D/A變換器的輸出信號的模擬頻譜；以及圖7是根據本發明帶有補償的13位D/A變換器的模擬頻譜。
具體實施例方式
上面已經描述了圖1的分段電流導引D/A變換器以及圖2的輸出信號頻譜。圖1的10位D/A變換器仍是描述本發明實施例的基礎。
圖3a和3b簡要示出了在圖1的電流導引D/A變換器中的第一和第二開關單元。在這兩個單元中，電流開關電路用於通過控制差動開關對S引導圖1的MSB塊的其中一個電流源1。
圖1的MSB塊的每個電流源1依據將轉換為模擬信號的數位訊號中的6位MSB部分預定輸出差動電流。確定電流源1的切換順序的一個例子可參見圖4，其中定義63個電流源中的每個電流源為列1-8和行1-8配對的矩陣中的一個陣元。在圖4中屬於列8、6、4和2的每個電流源1由根據圖3a的第一電流開關電路連接到其中一個電流輸出端OUT、XOUT。在圖4中屬於列1、3、5和7中一列的每個電流源1由根據圖3b的第二電流開關電路連接到其中一個電流輸出端OUT、XOUT。對應後一電流源1的陣元在圖4中標上X。6位MSB信號可解碼為64個thermometerly編碼信號。這64個信號接著控制所有63個切換單元。
在圖3a中，提供輸入信號IN的入線連接雙穩觸發器(D-flipflop)2的輸入端，雙穩觸發器2在其定時輸入端另外接收時鐘信號CLK。雙穩觸發器的兩個互補輸出信號Q和QZ被輸入到鎖存電路5，其出線均連接相應的反相器6、7。每個反相器6、7的輸出端最終與構成差動開關對S的兩個電晶體8、9的其中一個的基極相連。電晶體8、9適合於分別連接電流源1與兩個不同電流輸出端OUT和XOUT中的一個。
圖3a的電流開關電路用於導引圖1的MSB塊的半數電流源1，其工作如下輸入信號IN根據當前10位數位訊號中的6位MSB部分指示是否必須選擇一個電流源以提供電流。如果將選擇該電流源，則輸入高電平輸入信號IN到雙穩觸發器2，否則輸入低電平輸入信號IN。雙穩觸發器2使信號IN與時鐘信號CLK的上升沿同步並輸出同步信號Q和互補同步信號QZ。同步信號Q和互補同步信號QZ被送至鎖存電路3和反相器4、5，用於為差動開關對S的電晶體6、7生成疊加控制信號。
差動開關對S根據該疊加控制信號連接電流源1與其中一個電流輸出端OUT和XOUT。由於控制信號疊加，電流源1與電流輸出端OUT或XOUT的連接也被疊加，即，對於每個切換後的短時間周期，電流源1同時與電流輸出端OUT、XOUT並聯。通過這種方式就能防止在一個時間周期內由於一個控制信號的定時延遲沒有連接其中一個電流輸出端OUT、XOUT。這意味著切換波形疊加以便防止電流源退出其飽和區域。如果圖3a的電流開關電路應用於D/A變換器的所有電流源1，則OUT至XOUT和XOUT至OUT的兩個切換方向疊加不同，這導致出現上面參考現有技術描述並且在圖2的模擬頻譜中描繪的諧波失真。
圖3b的電流開關電路包含與圖3a的電流開關電路相同的元件2-7。另外，在輸入線和雙穩觸發器2的輸入端之間插入反相器8。此外，由鎖存電路3以及反相器4、5生成的疊加控制信號均被送入電晶體7、6，這與圖3a所示相反。
圖3b的電流開關電路與圖3a的電流開關電路工作類似，除了不是輸入信號IN而是反相信號D被送至雙穩觸發器2，而且疊加控制信號控制的是差動開關對S的電晶體7、6，這與圖3a所示相反。由於一方面將輸入信號IN反相，另一方面改變疊加控制信號與差動開關對S的連接，差動開關對S基本上受與圖3a相同值的信號的控制。而且在圖3b的電流開關電路中，疊加控制信號的疊加是非對稱的。但從電流輸出端OUT至電流輸出端XOUT以及從電流輸出端XOUT至電流輸出端OUT的切換疊加長度，相比圖3a中的疊加控制信號的疊加長度被互換。
因此，當對MSB塊的一半電流源1應用圖3a的電流開關電路，以及對MSB塊的另外一半電流源1應用圖3b的電流開關電路時，一半狀態轉換出現在其餘狀態轉換的互補方向。因此，由控制信號中的脈衝關係錯誤引起的失真擴展到噪聲最低限度。
圖5是對6位MSB塊的63個電流源採用圖3a和3b的控制開關電路的圖1的10位D/A變換器的模擬頻譜，抽樣率為200MHz，而信號頻率為20MHz。不同的控制開關電路被分配給圖4中指示的電流源。D/A變換器的輸出電壓Vout在生成的模擬輸出的頻率之上描繪。
當比較圖5的頻譜與基於同一個10位D/A變換器，只是對6位MSB塊的所有電流源1採用圖3a的電流開關電路的圖2的頻譜時，改進是明顯的。二次諧波分量再也無法從噪聲最低限度中區分出來，而且目前佔優的三次諧波分量將SFDR從53dB限制為59dB。
由於沒有補償二元加權的4位LSB塊，因此仍存在一些失真。
這種補償很簡單，並不需要增加電路的難度，而且容易轉移到更高解析度的變換器。對於高解析度的變換器可使用兩個或多個未加權的電流源陣列。
根據本發明的非對稱補償也可在13位D/A變換器中進行測試，用7位MSB部分驗證其在高解析度D/A變換器中的適用性。
圖6是不帶補償的13位D/A變換器的模擬頻譜。抽樣率為67MHz而信號頻率為5.5MHz。從圖中可看出，主要的二次諧波分量從主信號中下降了56dB。
圖7作為比較示意了根據本發明帶有補償的13位D/A變換器的模擬頻譜。三次諧波分量現在支配了67dB的SFDR，二次諧波分量下降到80dB的SFDR。因此，利用根據本發明的補償在13位D/A變換器中也能實現顯著改善，即使所使用的變換器對高速應用來說並不是最優設計，以及即使對於負責數位訊號的4位LSB部分的4個電流源還是沒有補償。
權利要求
1.一種數模變換器，包括第一和第二電流輸出端(OUT、XOUT)，至少兩個電流源(1)，這兩個電流源(1)的電流相加形成模擬輸出信號，並且分配給每個電流源(1)一個電流開關電路，如果根據數字輸入信號選擇該電流源，該電流開關電路用於連接相應電流源(1)到第一電流輸出端(OUT)，以及如果根據數字輸入信號未選擇該電流源(1)，用於連接相應電流源(1)到第二電流輸出端(XOUT)，每個電流開關電路包括用於從指示所述電流源(1)是否被選擇的信號(IN)中生成兩個疊加互補控制信號的裝置(4、5、6、7)，在第一組電流開關電路中，相應電流源(1)與第一電流輸出端(OUT)的連接受疊加控制信號中的第一個信號控制，所述電流源(1)與第二電流輸出端(XOUT)的連接受第二個疊加控制信號的控制，而在第二組電流開關電路中，相應電流源(1)與第一電流輸出端(OUT)的連接受第二個疊加控制信號的控制，所述電流源(1)與第二電流輸出端(XOUT)的連接受第一個疊加控制信號的控制，第二組的每個電流開關電路還包括裝置(10)，用於將輸入到生成兩個疊加互補控制信號裝置(4、5、6、7)的信號(IN)反相。
2.根據權利要求1的數模變換器，其特徵在於，每個電流開關電路還包括用於輸入時鐘信號(CLK)的時鐘輸入端，以及用於在將指示相應電流源(1)是否被選擇的信號(IN，D)提供給用於生成兩個重疊互補控制信號的裝置(4、5、6、7)之前，將其與時鐘信號(CLK)同步的裝置(4)。
3.根據權利要求2的數模變換器，其特徵在於，用於將指示所述電流源(1)是否被選擇的信號(IN，D)與時鐘信號(CLK)相同步的裝置(4)輸出同步信號(Q)和互補同步信號(QZ)，同時從所述同步信號(Q)和互補同步信號(QZ)中生成兩個疊加互補控制信號。
4.根據權利要求2或3的數模變換器，其特徵在於，用於同步的裝置(4)為雙穩觸發器，在其信號輸入端接收指示相應電流源(1)是否被選擇的信號(IN，D)，而在其時鐘輸入端接收同樣用於所述數模變換器的所有電流開關電路的時鐘信號(CLK)，所述雙穩觸發器將所述信號(IN，D)與所述時鐘信號(CLK)的上升沿相同步。
5.根據前述任何一項權利要求的數模變換器，其特徵在於，用於生成兩個疊加互補控制信號的裝置為鎖存電路(5)，反相器(6、7)與其每個輸出端相連。
6.根據前述任何一項權利要求的數模變換器，其特徵在於，為未加權電流源(1)分配劃分為第一組和第二組的多個電流開關電路。
7.根據前述任何一項權利要求的數模變換器，其特徵在於，未加權和加權的電流源，其中只有分配給未加權電流源(1)的電流開關電路才被分成第一組和第二組。
8.根據前述任何一項權利要求的數模變換器，其特徵在於，第一組和第二組電流開關電路的數量基本上相同。
9.根據前述任何一項權利要求的數模變換器，其特徵在於，雙電流源(1)陣列，一個陣列的電流源(1)由第一組電流開關電路切換，而另一陣列的電流源(1)由第二組電流開關電路切換，其中一個陣列的每個電流源(1)被同時切換到另一陣列的一個電流源(1)。
10.根據前述任何一項權利要求的數模變換器，其特徵在於，為集成數模變換器。
11.一種基站，包括根據權利要求1至10任意一項的數模變換器。
12.一種無線電中繼發射機，包括根據權利要求1至10任意一項的數模變換器。
13.一種用於降低降低數模變換器中的諧波失真的方法，所述數模變換器包括第一和第二電流輸出端(OUT、XOUT)，至少兩個電流源(1)，所述兩個電流源(1)的電流相加形成模擬輸出信號，並分配給每個電流源(1)一個電流開關電路，如果根據數字輸入信號選擇所述電流源(1)，該電流開關電路用於連接相應電流源(1)到第一電流輸出端(OUT)，以及如果根據所述數字輸入信號未選擇所述電流源(1)，用於連接相應電流源(1)到第二電流輸出端(XOUT)，該方法包括-基於指示相應電流源(1)是否被選擇的信號(IN)為第一組電流源的每個電流源(1)生成兩個疊加控制信號，並利用所述疊加控制信號中的第一個信號控制所述電流源(1)與第一電流輸出端(OUT)的連接，以及利用所述疊加控制信號中的第二個信號控制所述電流源(1)與第二電流輸出端(XOUT)的連接；以及-基於指示相應電流源(1)是否被選擇的信號(IN)的反相信號(D)為第二組電流源的每個電流源(1)生成兩個疊加控制信號，並利用所述疊加控制信號中的第一個信號控制所述電流源(1)與第二電流輸出端(XOUT)的連接，以及利用所述控制信號中的第二個信號控制所述電流源(1)與第一電流輸出端(OUT)的連接。
全文摘要
本發明涉及一種數模變換器。為降低輸出端中的失真，該變換器包括第一和第二電流輸出端(OUT、XOUT)，至少兩個電流源(1)，並且分配給每個電流源(1)一個電流開關電路。每個電流開關電路包括用於從指示所述電流源(1)是否被選擇的信號中生成兩個疊加互補控制信號的裝置(4、5、6、7)，在第一組電流開關電路中，所述電流源(1)與所述電流輸出端的連接分別受其中一個控制信號的控制，而在第二組電流開關電路中，控制信號的控制互換，第二組的每個電流開關電路另外包括裝置(10)，用於將輸入到生成兩個疊加互補控制信號裝置(4、5、6、7)的信號反相。
文檔編號H03M1/66GK1430813SQ01809863
公開日2003年7月16日 申請日期2001年3月21日 優先權日2001年3月21日
發明者皮特裡·埃洛蘭塔 申請人:諾基亞公司