具有電容耦合的電平移位電路的製作方法
2023-04-28 04:47:11
專利名稱：具有電容耦合的電平移位電路的製作方法
技術領域：
本發明揭示一種用於視頻驅動電路的電平移位電路，尤指一種具有電容耦合的電平移位電路。
背景技術：
現代電子計算器系統裡，無論是傳統的陰極射線屏幕(CRT)或是液晶屏幕(LCD)，均會發生程度不一的電平偏移。其中，CRT屏幕的體積龐大，且表面通常會稍微彎曲；LCD屏幕則是較輕薄，且具有平坦的表面。由於LCD屏幕與CRT屏幕在尺寸上不同導致LCD屏幕的重量一般較CRT屏幕更輕，而且在裝貨的過程中，LCD屏幕也會較CRT屏幕更容易運送與保持安全。
由於LCD屏幕與CRT屏幕在生產技術上的差異，對於改善LCD屏幕與CRT屏幕的電路結構的需求也更為迫切。請參考圖1，其為現有技術的水平驅動電路結構100的流程圖。圖1所示的水平驅動電路結構100揭示於Yoshiharu Nakajima的美國發明專利US6,664,943一案中。為了簡單說明，圖1中圖標出一條路徑以表示水平驅動電路結構100的操作流程。水平驅動電路結構100包含有水平電平緩存器101、第一閂定電路102、第二閂定電路103、電平偏移器104、數字至模擬轉換器(DAC)105、以及有效像素區106，其中第一閂定電路102也為取樣電路。水平電平緩存器101的輸出端輸出取樣脈衝至第一閂定電路102，且第一閂定電路102根據該取樣脈衝對數字輸入信號Vin做取樣，並儲存與數字輸入信號Vin相關的數據。為了配合數字至模擬轉換器105的操作，電平偏移器104用來擴大數字輸入信號Vin的輸入電壓範圍。舉例來說，當數字輸入信號Vin原來的電壓範圍在0至1.8伏特或是0至3伏特時，電平偏移器104將會擴大數字輸入信號Vin的電壓範圍到0至9伏特，甚至是調整到-3至6伏特。
請參考圖2，圖2為現有技術中第一閂定電路20與第二閂定電路22的示意圖。有關圖2所示的現有技術揭示於Yoshiharu Nakajima在2004年五月刊的SID symposium Digest of Technical Papers中的第35章，第864～867頁中所發表的論文。在現有技術中，以上所述電平偏移器104的功能可通過圖2所示的第一閂定電路20以及第二閂定電路22來加以實施。第一閂定電路20正向的將數字輸入信號Vin的電壓範圍由0至3伏特增加到0至6伏特。第二閂定電路22接著再將數字輸入信號Vin的電壓範圍由0至6伏特增加到-3至6伏特。雖然圖2所示的電路結構可用來取代電平移位電路104，然而第一閂定電路20以及第二閂定電路22卻消耗了比電平移位電路104更多的電能。這是因為當第一閂定電路20擴大數字輸入信號Vin的電壓範圍到0至6伏特時，第一閂定電路20會產生額外的直流電流。同理，當第二閂定電路22擴大數字輸入信號Vin的範圍到-3至6伏特時，第二閂定電路22也會產生額外的直流電流，使得第一閂定電路20與第二閂定電路22消耗更多的電能。
發明內容
為解決上述現有技術能耗較高的問題，本發明提供一種可應用於液晶顯示屏幕(LCD)的電平移位電路。
本發明提供一種具有電容耦合的電平移位電路，該電平移位電路包含有第一輸入端、第二輸入端、電容、第一開關、第二開關、以及第三開關。該第一開關耦接於該第一輸入端以及該電容的第一端。該第二開關耦接於該第二輸入端以及該電容的第一端。該第三開關耦接於該第一輸入端以及該電容的第二端。
本發明還提供一種可降低功率消耗的驅動電路，包含有移位緩存器、第一閂定電路、第二閂定電路、以及數字至模擬緩存器。該第一閂定電路耦接於該移位緩存器。前段所述的電平移位電路耦接於該第一閂定電路。該第二閂定電路耦接於該移位緩存器。該數字模擬轉換器耦接於該第二閂定電路。
本發明提供另一種電平移位電路，該電平移位電路包含有電容、第一開關、第二開關、以及第三開關。該第一開關耦接於反相器的輸出端以及該電容的第一端。該第二開關耦接於該反相器的輸入端以及該電容的第一端。該第三開關選擇性的耦接於該反相器的輸出端以及該電容的第二端。
本發明具有降低能耗的優點。
圖1為現有技術中水平驅動電路結構的流程圖。
圖2為現有技術提供的電平移位電路的示意圖。
圖3、圖5、圖6、及圖7為根據本發明的各實施例所揭示的電平偏移電路的示意圖。
圖4為圖3所示的取樣信號以及輸出使能信號的波形示意圖。
其中，附圖標記說明如下Vin 數字輸入信號Vout輸出電壓SP 取樣信號S』 輸入端OE 輸出使能信號C 電容101 水平電平緩存器102、20、310、510 第一閂定電路103、22、320、520 第二閂定電路104、300、500 電平移位電路105 數字至模擬轉換器106 有效像素區301、501輸入開關302、502第二開關303、503第三開關311、511閂定反相器312、512輸出反相器313、513取樣開關314、514閂定使能開關321、521閂定反相器
322、522輸出反相器324、523閂定使能開關340、540輸出使能開關具體實施方式
請參考圖3，圖3為根據本發明的第一實施例所示可應用於LCD的電平移位電路300的示意圖。如圖3所示，電平移位電路300耦接於第一閂定電路310與第二閂定電路320之間。第一閂定電路310包含有兩個閂定反相器311、以及輸出反相器312。同理，第二閂定電路320還包含有兩個閂定反相器321、以及輸出反相器322。第一閂定電路310另包含有取樣開關313以及閂定使能開關314，其中取樣開關313以及閂定使能開關314的導通與否均由取樣信號SP控制。取樣開關313為N型金屬氧化物半導體(NMOS)電晶體，並接收數字輸入信號Vin。閂定使能開關314為P型金屬氧化物半導體(PMOS)電晶體。第二閂定電路320另包含閂定使能開關324，且閂定使能開關324也為P型金屬氧化物半導體電晶體。電平移位電路300包含有輸入開關301、電容C、第二開關302、以及第三開關303。輸入開關301耦接於第一閂定電路310的輸出反相器312的輸出端。電容C耦接於輸入開關301。第二開關302耦接於電容C的第一端，與電平偏移電路300的第二輸入端，其中該第二輸入端如圖3所示，為電平偏移電路300包含的接地端。第三開關303耦接於電容C的第二端與第一閂定電路310的輸出反相器312的輸出端之間。第一閂定電路310的輸出反相器312的輸出端為電平移位電路300的第一輸入端。輸出使能開關340耦接於電容C的第二端以及第二閂定電路320之間，且輸出使能開關340由輸出使能信號OE控制導通與否。輸入開關301、第二開關302、第三開關303、以及閂定使能開關324均由輸出使能信號OE控制導通與否。如圖3所示，輸入開關301以及輸出使能開關340均為N型金屬氧化物半導體電晶體，且第二開關302與第三開關303均為P型金屬氧化物半導體電晶體。
為了詳述圖3所示的電平移位電路300的操作，請參考圖4。圖4為圖3所示的取樣信號SP以及輸出使能信號OE的波形示意圖。取樣信號SP預設處於高電位以使能取樣開關313，使得數字輸入信號Vin的電位能傳送給第一閂定電路310。當取樣信號SP轉換為低電位時，取樣開關313處於關閉狀態(disable)，且閂定使能開關314此時處於使能狀態。因此，數字輸入信號Vin的極性被反轉了兩次，並維持於第一閂定電路310的輸出反相器312的輸出端，最後並由電平移位電路300所接收。在本實施例中，第一閂定電路310可操作於與數字輸入信號Vin相同的電壓範圍。換句話說，若數字輸入信號Vin的電壓範圍位於0至3伏特，則第一閂定電路310也會操作於0至3伏特，而與現有技術中第一閂定電路20的操作電壓範圍位於0至6伏特的狀況完全不同。因此在本發明中，消耗於第一閂定電路的額外直流電流會變小。
請再次參考圖4，因為輸出使能信號OE的初始電位預設為低電位，因此，當數字輸入信號Vin的電位傳送至第一閂定電路310的輸出反相器312的輸出端時，此電位隨即經由電平移位電路300的第三開關303傳送至電容C的第二端。電容C的第一端經由第二開關302接地，且第二開關302也由輸出使能信號OE所驅動。當數字輸入信號Vin處於高電位時，在電容C的第二端至第一端將產生電位差。而當輸出使能信號OE處於高電位時，第二開關302以及第三開關303處於關閉狀態，而數字輸入信號Vin的電位也傳送至電容C的第一端。當數字輸入信號Vin再次處於高電位時，本來為接地的電容C的第一端開始充電至數字輸入信號Vin的電位。當電容C的第一端開始充電時，為了維持上述電容C的第二端與第一端之間的電位差，電容C的第二端的電位會被同步提升。當電容C的第一端達到與數字輸入信號Vin相同的電位時，電容C的第二端的電位會等於電平移位電壓，且該電平移位電壓的電位為數字輸入信號Vin的電位的兩倍。此電平移位電壓經由輸出使能開關340傳送至第二閂定電路320，最後並變為第二閂定電路320輸出端的輸出電壓Vout，如圖3所示。此時，輸出使能信號OE處於低電位，電容C的第一端與第二端均開始放電，第二閂定電路320繼續維持輸出電壓Vout的電位。當數字輸入信號Vin處於低電位，例如說是0伏特時，則輸出電壓Vout也會維持在0伏特。因此，本發明的第一實施例提供電平移位，例如由0～3伏特變化至0～6伏特的電平移位，並可減低電平移位電路與第一閂定電路所消耗的功率。
請參考圖5，圖5為根據本發明的第二實施例所揭示的可應用於LCD的電平偏移電路500的示意圖。電平移位電路500耦接於第一閂定電路510與第二閂定電路520之間。第一閂定電路510包含有兩個閂定反相器511以及輸出反相器512。同理，第二閂定電路520還包含有兩個閂定反相器521以及輸出反相器522。第一閂定電路510另包含有由取樣信號SP控制其關閉或使能狀態的取樣開關513。取樣開關513為N型金屬氧化物半導體電晶體，並用來接收數字輸入信號Vin。第二閂定電路520另包含有閂定使能開關524，其以P型金屬氧化物半導體電晶體實施。電平偏移電路500包含有輸入開關501，耦接於第一閂定電路510的輸出反相器512的輸出端；電容C，耦接於輸入開關501；第二開關502，耦接於第二輸入端以及電容C的第一端之間，其中第二輸入端為輸出反相器512的輸入端；以及第三開關503，耦接於電容C的第二端以及第一閂定電路510的輸出反相器512的輸出端之間。輸出使能開關540耦接於電容C的第二端以及第二閂定電路520之間，並由輸出使能信號OE控制關閉與使能狀態。輸入開關501、第二開關502、第三開關503以及閂定使能開關524均由輸出使能信號OE控制使能與否。其中，輸入開關501以及輸出使能開關540均為N型金屬氧化物半導體電晶體，而第二開關502以及第三開關503為P型金屬氧化物半導體電晶體。
根據圖4的波形示意圖，可以清楚描述電平移位電路500的操作。請再次參考圖4。取樣信號SP的預設電位為高電位，以使能取樣開關513，使得數字輸入信號Vin的電壓傳送至第一閂定電路510。而當取樣信號SP處於低電位時，取樣開關513處於關閉狀態。因此，數字輸入信號Vin的電位被反轉了兩次，並暫時維持於第一閂定電路510的輸出反相器512的輸出端，以被電平移位電路500接收。在本實施例中，第一閂定電路510可與數字輸入信號Vin操作於相同的電壓範圍。換句話說，當數字輸入信號Vin的電壓範圍為0至3伏特時，第一閂定電路510也會操作於相同的電壓範圍，亦即0至3伏特。因此，與現有技術中第一閂定電路20的操作電壓範圍落於0至6伏特是完全不同的。通過本發明所揭示的電平移位電路，可降低消耗於第一閂定電路的直流電流。
請再次參考圖4。因為輸出使能信號OE預設處於低電位，當數字輸入信號Vin的電位傳送至第一閂定電路510的輸出反相器512的輸出端時，該電位隨即經由電平移位電路500的第三開關503傳送至電容C的第二端。相對於先前所述本發明的該第一實施例，本發明的第二實施例對該第一實施例做了一些改進。在本發明的該第二實施例中，經由第二開關502，電容C的第一端的電位會經由充電與放電的方式，調整至與數字輸入信號Vin電位相反的電位，其中第二開關502也由輸出使能信號OE使能或關閉。在本發明的第一實施例中，當數字輸入信號Vin處於高電位時，，電容C的第二端到第一端會產生電位差。然而，在本發明的第二實施例中，當數字輸入信號Vin處於低電位時，電容C的第一端到第二端也會產生電位差。若輸出使能信號OE處於高電位時，第二開關502以及第三開關503處於關閉狀態，於是數字輸入信號Vin的電位傳送至電容C的第一端。接著當數字輸入信號Vin轉換至高電位時，原先處於低電位的電容的第一端會開始充電，以達到與數字輸入信號Vin相同的電位。當電容C的第一端開始充電時，為了維持電容C的第二端到第一端之間的電位差，電容C的第二端的電位必須同步上升。當電容C的第一端充電至與數字輸入信號Vin相同的電位時，電容C的第二端的電位為數字輸入信號Vin的電壓的兩倍，亦即為電平移位電壓。當數字輸入信號Vin處於低電位時，電容C的第一端便由初始的高電位開始放電至與數字輸入信號Vin相同的低電位。當電容C的第一端放電時，為了維持電容C自第一端到第二端之間的電位差，電容C的第二端的電位必須同步下降。如此一來，電容C的第二端的電位為其原具有的低電位再減去電位差，其中該電位差等於電容C第一端未放電前的電位減去數字輸入信號Vin的電位，於是電容C第二端的電位遠比原來的低電位還要小。該電平移位電壓經由輸出使能開關540傳送至第二閂定電路520，且可作為第二閂定電路520輸出端的輸出電壓Vout。此時，輸出使能信號OE處於低電位，電容C的第一端與第二端開始放電，並通過第二閂定電路520維持輸出電壓Vout。依圖5所示的電平移位電路500，若數字輸入信號Vin處於低電位，比如說0伏特，且反轉電壓為高電位，比如說3伏特，則該輸出電壓Vout的電位將會降到-3伏特。因此，本發明的第二實施例也提供電平移位，比如說自0～3伏特轉變至-3～6伏特，並可減少電平移位電路與第一閂定電路所消耗的功率。
請參考圖6，圖6為根據本發明的第三實施例所揭示的可應用於LCD的電平偏移電路的示意圖。在此不再贅述上文所提及的內容，只提出該第三實施例與本發明的第二實施例的最大不同點。該不同點為第三開關503耦接於電容C的第二端與取樣開關513的輸出端，也就是第一閂定電路510的輸入端。
請參考圖7，圖7為根據本發明的第四實施例所揭示的可應用於LCD的電平偏移電路的示意圖。在該第四實施例中，第三開關503耦接於電容C的第二端與輸入端S』之間。輸入端S』的狀態與電平移位電路500的第二輸入端(如圖所示，該第二輸入端位於輸出反向器512的輸入端)不同。換句話說，當電平移位電路500的第二輸入端處於高電位時，比如說3.3伏特，則輸入端S』處於低電位，比如說0伏特；或者是，當電平移位電路500的第二輸入端處於低電位時，比如說0伏特，則輸入端S』處於高電位，比如說3.3伏特。圖6所示本發明的第三實施例即為該第四實施例的其中一種實施方式。任何根據電平移位電路500的第二輸入端的狀態不同於輸入端S』的事實所產生的實施例，均應屬本發明的涵蓋範圍，其中輸入端S』即為電平移位電路500的第三輸入端。
上述本發明的實施例所應用的P型金屬氧化物半導體電晶體與N型金屬氧化物半導體電晶體均可各自被替換為N型金屬氧化物半導體電晶體及P型金屬氧化物半導體電晶體。同理，取樣信號SP與輸出驅動信號OE在本發明的實施也可由高電位使能替換為低電位使能。當然，其它種類的電晶體也可應用於本發明的所有實施例，比如說BJT電晶體。應用本發明所揭示的電平移位電路時於LCD顯示器時，薄膜電晶體為較佳的實施用元件。上文所述的第二開關302、502以及第三開關303、503的使能與關閉狀態也可通過取樣信號SP來控制。上述對於本發明的實施例所做的合理組合與元件替換均應歸納於本發明的範圍。
以上所述僅為本發明的較佳實施例，凡依本發明權利要求範圍所做的等同變化與修改，均應屬本發明的涵蓋範圍。
權利要求
1.一種具有電容耦合的電平移位電路，包含有電容；第一輸入端；第二輸入端；第一開關，耦接於該電容的第一端以及該第一輸入端；第二開關，耦接於該第二輸入端以及該電容的該第一端；以及第三開關，該第三開關的一端耦接於該電容的第二端。
2.如權利要求1所述的電平移位電路，其中該第二輸入端接地。
3.如權利要求1所述的電平移位電路，其中該第一開關為N型金屬氧化物半導體電晶體，該第二開關為P型金屬氧化物半導體電晶體，該第三開關為P型金屬氧化物半導體電晶體，該第一、第二、以及第三開關的柵極均耦接於同一點。
4.如權利要求1所述的電平移位電路，其中該第三開關的另一端耦接於輸入端，該輸入端具有與該第一輸入端實質上相同的電壓。
5.如權利要求1所述的電平移位電路，其中該第三開關的另一端耦接於該第一輸入端。
6.一種具有電容耦合的電平移位電路，包含有電容；第一開關，耦接於第一反相器的輸出端，以及該電容的第一端；第二開關，耦接於該第一反相器的輸入端，以及該電容的第一端；以及第三開關，該第三開關的一端耦接於該電容的第二端。
7.如權利要求6所述的電平移位電路，其中該第一開關為N型金屬氧化物半導體電晶體，該第二開關為P型金屬氧化物半導體電晶體，第三開關為P型金屬氧化物半導體電晶體，該第一、第二、以及第三開關的柵極均耦接於同一點。
8.如權利要求6所述的電平移位電路，其中該第三開關的另一端耦接於輸入端，該輸入端的信號與該第一反相器的輸入端的信號為反相。
9.如權利要求6所述的電平移位電路，其中該第三開關的另一端耦接於該第一反相器的輸出端。
10.如權利要求6所述的電平移位電路，其中該第二開關的另一端耦接於第二反相器的輸出端，該第三開關的另一端耦接於該第二反相器的輸入端。
全文摘要
為解決現有技術能耗較高的問題，本發明提供一種使用電容耦合對信號進行電平偏移的電平移位電路，用於視頻驅動電路。該電平移位電路包含電容、輸出開關、第二開關、以及第三開關。該電容耦接於該電平移位電路的第一輸入端以及該電容的第一端。該第二開關耦接於該電平移位電路的第二輸入端以及該電容的第一端。該第三開關耦接於該電平移位電路的第一輸入端以及該電容的第二端。本發明具有降低能耗的優點。
文檔編號G09G3/36GK101055707SQ200710101079
公開日2007年10月17日 申請日期2007年4月26日 優先權日2006年10月13日
發明者郭俊宏 申請人:友達光電股份有限公司