像素結構、像素陣列以及顯示面板的製作方法
2023-04-28 01:33:36
專利名稱：像素結構、像素陣列以及顯示面板的製作方法
技術領域：
本發明涉及一種像素結構、像素陣列以及顯示面板。
背景技術：
一般而言，液晶顯示器的像素結構包括掃描線、數據線、有源元件與像素電極。 在像素結構中，將像素電極的面積設計地愈大，可提高液晶顯示器的開口率(aperture ratio)。然而，當像素電極與數據線過於接近時，像素電極與數據線之間的雜散電容 (capacitance between pixel and data line，Cpd)會變大。如此一來，在幵關兀件 關閉期間，像素電極的電壓會受到數據線所傳送的信號的影響而發生所謂的串音效應 (crosstalk)，進而影響液晶顯示器的顯示品質。更詳細來說，一般在像素陣列的其中一個像素結構中，像素電極兩側會各自有一 條數據線。由於像素結構的多道光掩模製作工藝之間會存在某種程度的對位偏移，導致像 素結構的各膜層之間存在一定程度的偏移量。如此將使得像素電極與其兩側的數據線之間 的距離不同，以致像素電極與其兩側的數據線之間的耦合電容並不相等。換言之，數據線上 的信號變化對於像素電極的電位拉扯不相等，如此將導致像素電極上的電位有所變化，進 而影響顯示面板於顯示影像時的灰階表現，而產生所謂V形串音效應(v-crosstalk)。
發明內容
本發明的目的在於提供一種像素結構、像素陣列以及顯示面板，其可以減輕顯示 面板的V形串音效應(v-cross-talk)。本發明提出一種像素結構，其包括掃描線、數據線、有源元件、像素電極以及導電 條狀圖案。有源元件與掃描線以及數據線電連接。像素電極與有源元件電連接。導電條狀 圖案，位於數據線的上方且與數據線電連接，其中導電條狀圖案的線寬大於或是等於數據 線的線寬，且導電條狀圖案與像素電極屬於同一膜層。本發明提出一種像素陣列，其包括多條數據線、多條掃描線、多個有源元件、多個 像素電極以及多個導電條狀圖案。每一有源元件與其中一條掃描線以及其中一條數據線電 連接。每一像素電極與對其中一個有源元件電連接。每一導電條狀圖案位於其中一條數據 線的上方且與數據線電連接，其中所述導電條狀圖案的線寬大於或是等於所述數據線的線 寬，且導電條狀圖案與像素電極屬於同一膜層。本發明提出一種顯示面板，其包括第一基板、第二基板以及顯示介質。第一基板包 括如上所述的像素陣列。第二基板位於第一基板的對向。顯示介質位於第一基板與第二基 板之間。基於上述，本發明在數據線上方設置導電條狀圖案，且導電條狀圖案與數據線電 連接。由於導電條狀圖案與像素電極屬於同一膜層，且像素電極除了與兩側的數據線產生 耦合電容之外也會與數據線上方的導電條狀圖案產生耦合電容。因此，像素電極兩側的耦 合電容的差異值可以降低，進而以減輕顯示面板的V形串音效應(v-cross-talk)。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附附圖 作詳細說明如下。
圖1是根據本發明一實施例的像素陣列的上視示意圖
圖2是圖1沿著剖面線A-A』的剖面示意圖3是根據本發明一實施例的像素陣列的上視示意圖
圖4是圖3沿著剖面線B-B』的剖面示意圖5是根據本發明一實施例的顯示面板的示意圖。
主要元件符號說明
100 基板
102，104 絕緣層
SLl SL2 掃描線
DLl DL3 數據線
T1、T2 有源元件
PEU ΡΕ2 像素電極
G1、G2 柵極
S1、S2 源極
D1、D2 漏極
Cl C3 接觸窗
Bl B3 導電條狀圖案
dl、d2 距離
SMU SM2 遮蔽圖案
10 第一基板
20 第二基板
12 像素陣列
30 顯示介質
具體實施例方式圖1是根據本發明一實施例的像素陣列的上視示意圖。圖2是圖1沿著剖面線 A-A』的剖面示意圖。請參照圖1以及圖2，本實施例的像素陣列包括多條數據線DLl DL3、 多條掃描線SLl SL2、多個有源元件Tl，T2、多個像素電極PE1，PE2以及多個導電條狀圖 案Bl B3。一般來說，像素陣列是由多個像素結構所構成。為了詳細說明本實施例，圖1 的像素陣列僅繪示出其中兩個像素結構。實際上，像素陣列是由多個陣列排列的像素結構 所構成。掃描線SLl SL2與數據線DLl DL3設置於基板100上。掃描線SLl SL2與 數據線DLl DL3彼此交錯設置，且掃描線SLl SL2與數據線DLl DL3之間夾有絕緣 層102。換言之，數據線DLl DL3的延伸方向與掃描線SL1、SL2的延伸方向不平行，較佳 的是，數據線DLl DL3的延伸方向與掃描線SLl SL2的延伸方向垂直。另外，掃描線
5CN 102122655 A SLl SL2與數據線DLl DL3屬於不同的膜層。基於導電性的考量，掃描線SLl SL2 與數據線DLl DL3 —般是使用金屬材料。然，本發明不限於此，根據其他實施例，掃描線 SLl SL2與數據線DLl DL3也可以使用其他導電材料。例如合金、金屬材料的氮化物、 金屬材料的氧化物、金屬材料的氮氧化物、或其它合適的材料)、或是金屬材料與其它導材 料的堆疊層。有源元件Tl，T2分別與掃描線SLl SL2的其中一條以及數據線DLl DL3的其 中一條電連接。更詳細來說，有源元件Tl包括柵極G1、源極Sl以及漏極D1。柵極Gl與掃 描線SLl電連接。源極Sl與數據線DLl電連接。有源元件T2包括柵極G2、源極S2以及漏 極D2。柵極G2與掃描線SL電連接。源極S2與數據線DL2電連接。上述的有源元件Tl， T2可以是底部柵極型薄膜電晶體或是頂部柵極型薄膜電晶體。像素電極PEl與有源元件Tl電連接。像素電極PE2與有源元件T2電連接。更詳 細來說，像素電極PEl與有源元件Tl的漏極Dl電連接。像素電極PE2與有源元件T2的漏 極D2電連接。像素電極PE1，PE2可為穿透式像素電極、反射式像素電極或是半穿透半反射 式像素電極。穿透式像素電極的材質包括金屬氧化物，例如是銦錫氧化物、銦鋅氧化物、鋁 錫氧化物、鋁鋅氧化物、銦鍺鋅氧化物、或其它合適的氧化物、或者是上述至少二者的堆疊 層。反射式像素電極的材質包括具有高反射率的金屬材料。在本實施例中，上述的像素電極PE1，PE2與數據線DLl DL3之間是不重疊的。值 得一提的是，一般來說，當於設計用來定義像素結構的像素電極PE1，PE2的光掩模與用來 定義數據線DLl DL3的光掩模時，會設計成使像素電極與其兩側的數據線之間的距離相 等。但，實際上，在製作工藝過程之中，因光掩模與膜層之間會存在某種程度的對位偏移，使 得最後所形成的像素電極與其兩側的數據線之間的距離無法如理想般的完全相等。因此， 通常像素電極與其兩側的數據線之間的距離不完全一致。舉例而言，以圖1為例，像素電極 PEl與其兩側的數據線DL1，DL2之間具有第一距離dl以及第二距離d2，一般來說第一距離 dl不等於第二距離d2。而由於像素電極PEl與其兩側的數據線DL1，DL2之間的第一距離 dl與第二距離d2不相同，因此像素電極PEl與其兩側的數據線DLl，DL2之間的耦合電容 也就不相同。為了降低像素電極與其兩側的數據線之間的耦合電容的差異值，本實施例在 數據線上設置了導電條狀圖案，如下所述。導電條狀圖案Bl B3分別位於數據線DLl DL3的上方且分別與對應的數據線 DLl DL3電連接。在本實施例中，數據線DLl DL3與導電條狀圖案Bl B3之間夾有絕 緣層104，且數據線DLl DL3與導電條狀圖案Bl B3之間是通過形成在絕緣層104中 的接觸窗Cl C3而電連接。更詳細來說，導電條狀圖案Bl位於數據線DLl的上方，且導 電條狀圖案Bl通過形成在絕緣層104中的接觸窗Cl與數據線DLl電連接。導電條狀圖案 B2位於數據線DL2的上方，且導電條狀圖案B2通過形成在絕緣層104中的接觸窗C2與數 據線DL2電連接。導電條狀圖案B3位於數據線DL3的上方，且導電條狀圖案B3通過形成 在絕緣層104中的接觸窗C3與數據線DL3電連接。本發明不限制導電條狀圖案Bl B3 與數據線DLl DL3之間的接觸窗Cl C3的數目。舉例來說，在導電條狀圖案Bl與數據 線DLl之間的接觸窗Cl可以是一個、兩個或是更多個。另外，本發明也不限制導電條狀圖 案Bl B3與數據線DLl DL3之間必須通過接觸窗Cl C3電連接。換言之，根據其他 實施例，導電條狀圖案Bl B3可以直接與數據線DLl DL3接觸。
6
特別是，所述導電條狀圖案Bl B3的線寬大於或是等於所述數據線DLl DL3的 線寬。在圖1的實施例中所繪示的是導電條狀圖案Bl B3的線寬大於數據線DLl DL3 的線寬。根據本發明的一實施例，導電條狀圖案Bl B3線寬(Wl)與數據線DLl DL3的 線寬(W2)的比值(W1/W2)為1 1. 5。在本實施例中，導電條狀圖案Bl B3與像素電極PE1，PE2是屬於同一膜層，較佳 的是導電條狀圖案Bl B3的材質與像素電極PE1，PE2的材質相同。換言之，在本實施例 中，形成導電條狀圖案Bl B3與像素電極PE1，PE2的方法是先沉積一層導電層(未繪示)， 之後以光刻以及蝕刻程序圖案化上述導電層，以同時定義出導電條狀圖案Bl B3與像素 電極PE1，PE2。倘若像素電極PE1，PE2的材質是透明導電材料，那麼導電條狀圖案Bl B3 的材質也是透明導電材料。倘若像素電極PE1，PE2的材質是反射金屬材料，那麼導電條狀 圖案Bl B3的材質也是反射金屬材料。承上所述，即使像素電極PE1，PE2與數據線DLl DL3之間有對位偏移而使像素 電極與其兩側的數據線之間的距離不相等，但是因導電條狀圖案Bl B3與像素電極PE1， PE2是同時定義出，因此像素電極PE1，PE2與位於其兩側的導電條狀圖案Bl B3之間的 距離仍保持一致。因此，在數據線DLl DL3上方設置導電條狀圖案Bl B3可以降低像 素電極與其兩側的數據線之間的耦合電容的差異值。更詳細來說，以圖1為例，像素電極PEl與其兩側的數據線DL1，DL2之間會各自產 生耦合電容，像素電極PEl與其兩側的導電條狀圖案B1、B2之間也會各自產生耦合電容。因 此，像素電極PEl左側的耦合電容(C-L)是由像素電極PEl與數據線DLl之間的耦合電容 (Cpd-L)以及像素電極PEl與導電條狀圖案Bl之間的耦合電容(Cpc-L)所貢獻。像素電極 PEl右側的耦合電容(C-R)是由像素電極PEl與數據線DL2之間的耦合電容(Cpd-R)以及 像素電極PEl與導電條狀圖案B2之間的耦合電容(Cpc-R)所貢獻。當像素電極PEl與其 兩側的數據線DL1，DL2之間的第一距離dl大於第二距離d2時，那麼像素電極PEl與數據 線DLl之間的耦合電容(Cpd-L)小於像素電極PEl與數據線DL2之間的耦合電容(Cpd-R)。 但是，因導電條狀圖案B1、B2與像素電極PEl是同時定義出，因此像素電極PEl與其兩側的 導電條狀圖案B1，B2之間的距離仍是一致，換言之，像素電極PEl與導電條狀圖案B 1之間 的耦合電容(Cpc-L)與像素電極PEl與導電條狀圖案B2之間的耦合電容(Cpc-R)仍維持 相同。如此一來，便可以降低像素電極PEl左側的耦合電容(C-L)與像素電極PEl右側的 耦合電容(C-R)的差異值。圖3是根據本發明一實施例的像素陣列的上視示意圖。圖4是圖3沿著剖面線 B-B』的剖面示意圖。請參照圖3與圖4，圖3(圖4)的實施例與圖1(圖2)的實施例相似， 因此在此與圖1(圖2)中相同的元件以相同的符號表示，且不再重複贅述。圖3(圖4)的實 施例與圖1(圖2)的實施例不同之處在於，此實施例的像素陣列更包括多個遮蔽圖案SM1、 SM2，遮蔽圖案SMI、SM2位於數據線DLl DL3與像素電極PE1，PE2之間，且所述遮蔽圖案 SMI、SM2與所述數據線電性絕緣DLl DL3。以圖3來說，遮蔽圖案SMl是設置在數據線DLl與像素電極PEl之間以及數據線 DL2與像素電極PEl之間。遮蔽圖案SM2是設置在數據線DL2與像素電極PE2之間以及數 據線DL3與像素電極PE2之間。根據本實施例，遮蔽圖案SMI、SM2是與掃描線SL1、SL2屬 於同一膜層，且遮蔽圖案SMl、SM2與掃描線SL1、SL2的材質相同。遮蔽圖案SMI、SM2位於基板100上，且被絕緣層102，104覆蓋。然，本發明不限於此。根據其他實施例，遮蔽圖案 SMI、SM2也可以位於其他膜層。此外，上述遮蔽圖案SMl、SM2是電連接至共用電壓(Vcom)。換言之，遮蔽圖案SM1、 SM2與掃描線SL1、SL2電性絕緣，且與數據線DLl DL3電性絕緣。在本實施例中，由於數據線DLl DL3與像素電極PE1，PE2之間還設計有遮蔽圖 案SMl、SM2，且遮蔽圖案SMl、SM2進一步電連接至共用電壓。因此遮蔽電極SMl、SM2可以 降低數據線DLl DL3與像素電極PE1，PE2之間的耦合電容值。如同背景所述，在數據線DLl DL3上設置導電條狀圖案Bl B3可以降低像素 電極與其兩側的數據線之間的耦合電容的差異值。而本實施例更進一步在數據線DLl DL3與像素電極PE1，PE2之間設置遮蔽圖案SM1、SM2以降低數據線DLl DL3與像素電極 PEl, PE2之間的耦合電容值。因此，本實施例通過設置導電條狀圖案Bl B3以及設置遮 蔽圖案SMI、SM2的方式，可以進一步降低像素電極與其兩側的數據線之間的耦合電容的差 異值。圖5是根據本發明一實施例的顯示面板的示意圖。請參照圖5，本實施例的顯示面 板包括第一基板10、第二基板20以及顯示介質30。第一基板10包括像素陣列12，其中像素陣列12可為如圖1或圖3所示的像素陣 列。第二基板20位於第一基板10的對向。第二基板20上可包括設置有電極層(未 繪示)。電極層為透明導電層，其材質包括金屬氧化物，例如是銦錫氧化物或者是銦鋅氧化 物。電極層是全面地覆蓋於第二基板20上。此外，根據本發明的另一實施例，第二基板20 上可更包括設置有彩色濾光陣列(未繪示)，其包括紅、綠、藍色濾光圖案。另外，第二基板 20上更可包括設置遮光圖案層(未繪示)，其又可稱為黑矩陣，其設置於彩色濾光陣列的圖 案之間。顯示介質30位於第一基板10與第二基板20之間。顯示介質30可包括液晶分子、 電泳顯示介質、或是其它可適用的介質。承上所述，本實施例的顯示面板的第一基板10的像素陣列可為如圖1或圖3所示 的像素陣列。在圖1或圖3的像素陣列中，數據線上方設置有導電條狀圖案，且導電條狀圖 案與數據線電連接。由於導電條狀圖案與數據線具有相同的電位且導電條狀圖案與像素電 極是同時定義出，因此像素電極兩側的耦合電容的差異值可以降低，進而可減輕顯示面板 的V形串音效應(V-crosstalk)。雖然結合以上實施例揭露了本發明，然而其並非用以限定本發明，任何所屬技術 領域中熟悉此技術者，在不脫離本發明的精神和範圍內，可作些許的更動與潤飾，故本發明 的保護範圍應以附上的權利要求所界定的為準。
8
權利要求
1.一種像素結構，包括 掃描線以及數據線；有源元件，其與該掃描線以及該數據線電連接； 像素電極，其與該有源元件電連接；以及導電條狀圖案，位於該數據線的上方且與該數據線電連接，其中該導電條狀圖案的線 寬大於或是等於該數據線的線寬，且該導電條狀圖案與像素電極屬於同一膜層。
2.如權利要求1所述的像素結構，其中該導電條狀圖案線寬與該數據線的線寬的比值 約為1 1. 5。
3.如權利要求1所述的像素結構，其中該導電條狀圖案的材質與該像素電極的材質相同。
4.如權利要求1所述的像素結構，其中該像素電極與該數據線不重疊。
5.如權利要求1所述的像素結構，還包括一絕緣層，位於該數據線與該導電條狀圖案 之間，且該絕緣層中具有一接觸窗，以電連接該數據線與該導電條狀圖案。
6.如權利要求1所述的像素結構，還包括一遮蔽圖案，位於該數據線與該像素電極之 間，其中該遮蔽圖案與該數據線電性絕緣。
7.如權利要求6所述的像素結構，其中該遮蔽圖案電連接至一共用電壓(Vcom)。
8.一種像素陣列，包括 多條數據線以及多條掃描線；多個有源元件，每一有源元件與其中一條掃描線以及其中一條數據線電連接； 多個像素電極，每一像素電極與對其中一個有源元件電連接；以及 多個導電條狀圖案，每一導電條狀圖案位於其中一條數據線的上方且與該數據線電連 接，其中所述導電條狀圖案的線寬大於或是等於所述數據線的線寬，且這些導電條狀圖案 與像素電極屬於同一膜層。
9.如權利要求8所述的像素陣列，其中所述導電條狀圖案線寬與所述數據線的線寬的 比例為1 1. 5。
10.如權利要求8所述的像素陣列，其中這些導電條狀圖案的材質與這些像素電極的 材質相同。
11.如權利要求8所述的像素陣列，其中每一數據線與位於所述數據線兩側的這些像素電極不重疊。
12.如權利要求11所述的像素陣列，其中每一數據線與位於所述數據線兩側的這些像 素電極之間具有一第一距離以及一第二距離，且該第一距離不等於該第二距離。
13.如權利要求8所述的像素陣列，還包括一絕緣層，位於這些數據線與這些導電條狀 圖案之間，且該絕緣層中具有多個接觸窗，以電連接這些數據線與這些導電條狀圖案。
14.如權利要求8所述的像素陣列，還包括多個遮蔽圖案，這些遮蔽圖案位於這些數據 線與這些像素電極之間，且這些遮蔽圖案與這些數據線電性絕緣。
15.如權利要求14所述的像素陣列，其中這些遮蔽圖案電連接至一共用電壓(Vcom)。
16.一種顯示面板，包括第一基板，其包括如權利要求8所述的像素陣列； 第二基板，位於該第一基板的對向；以及顯示介質，位於該第一基板與該第二基板之間。
全文摘要
本發明公開一種像素結構、像素陣列以及顯示面板。所述像素結構包括掃描線、數據線、有源元件、像素電極以及導電條狀圖案。有源元件與掃描線以及數據線電連接。像素電極與有源元件電連接。導電條狀圖案位於數據線的上方且與數據線電連接，其中導電條狀圖案的線寬大於或是等於數據線的線寬，且導電條狀圖案與像素電極屬於同一膜層。
文檔編號G02F1/1362GK102122655SQ201010521149
公開日2011年7月13日 申請日期2010年10月22日 優先權日2010年10月22日
發明者侯鴻龍, 奚鵬博, 徐雅玲 申請人:友達光電股份有限公司