不用cpu的mvb數字量輸出模塊的製作方法
2023-04-28 03:26:01 1
專利名稱：不用cpu的mvb數字量輸出模塊的製作方法
技術領域：
本實用新型涉及一種MVB數字量輸出模塊，尤其涉及一種不用CPU的MVB 數字量輸出模塊。
背景技術：
MVB是將位於同一車輛，或固定重聯的不同車輛中的標準設備連接到列車通 信網絡上的車輛總線。MVB採用主-從方式，介質訪問由總線上唯一的主設備集 中控制。主設備將總線的帶寬分為兩部分，即周期性的固定分配的部分(周期 相)和按需分配的部分(偶發相)。周期相傳送過程數據，偶發相傳送消息數據。 MVB中的設備按性能可以分為0類 5類共6種類型，其中，O類設備不具有數 據通信能力，主要包括中繼器和總線耦合器等；1類設備具有過程數據性能和設 備狀態響應性能；2/3/4/5類設備除具有l類設備的性能外，還具有消息數據性 能，其中4類和5類設備還具有總線管理能力，可以作為總線主。
數字量輸出信號在MVB總線上是通過過程數據傳輸的，具有過程數據能力 MVB設備為1類設備。傳統的MVB數字量輸出模塊由如圖1所示的CPU 1、 MVB 協議控制器2、 MVB物理接口 3和DO隔離電路4組成，由於CPU中含有軟體， 在列車通信網絡現場較大幹擾環境下可靠性不如硬體電路，因此能夠由硬體完 成的工作儘量不要用軟體做。 發明內容
本實用新型針對以上問題的提出，而研製一種採用現場可編程門陣列 (FPGA)將原來需要由CPU和MVB協議控制器完成的功能集中在FPGA中的MVB 數字量輸出模塊。本實用新型的採用的具體技術手段如下
一種不用CPU的MVB數字量輸出模塊，包括DO隔離電路和MVB物理接口 ， 其特徵在於還包括內部設有曼徹斯特編解碼單元、邏輯控制單元的FPGA;
所述曼徹斯特編解碼單元用於將邏輯控制單元送來的數據轉換為曼徹斯特 碼，或將MVB總線通過MVB物理接口輸入的曼徹斯特碼數據解碼為邏輯數據送 給邏輯控制單元；所述邏輯控制單元用於將MVB物理接口輸入的曼徹斯特碼數據解碼為邏輯
數據進行處理後通過DO隔離電路傳送出去；
所述MVB總線通過MVB物理接口將信號傳送給FPGA進行處理後，通過DO 隔離電路傳出。
還包括MVB地址配置器通過數據線連接到FPGA上為輸入模塊分配設備地址 和邏輯地址；所述MVB地址配置器由編碼開關構成。
同現有技術相比，本實用新型的優點是顯而易見的，該MVB數字量輸出模 塊符合IEC-61375的標準；FPGA是一種硬體晶片，其可靠性和穩定性要遠高於 CPU軟體，另外將CPU和MVB協議控制器由一片FPGA完成，簡化了電路結構。 由於其結構簡單和便於生產適於在機車領域廣泛推廣。
圖1為含CPU的MVB數字量輸出模塊電路結構框圖2為本實用新型採用FPGA的MVB數字量輸出模塊電路結構框圖3為本實用新型實施例中邏輯控制單元的控制邏輯狀態圖。
圖中1、 CPU, 2、 MVB協議控制器，3、 MVB物理接口， 4、 DO隔離電路，5、
FPGA， 501、邏輯控制單元，502、曼徹斯特編解碼單元，6、 MVB地址配置器。
具體實施方式
如圖2所示一種不用CPU的MVB數字量輸出模塊是將MVB總線上的信號， 經過處理後傳送到相應設備上的裝置，由MVB物理接口3、 D0隔離電路4、 MVB 地址配置器6和內部設有曼徹斯特編解碼單元502、邏輯控制單元501的FPGA 5 構成；其中所述曼徹斯特編解碼單元502既曼徹斯特編解碼器，由編碼器和解 碼器兩部分組成，編碼器負責將邏輯控制單元501送來的數據轉換為曼徹斯特 碼，並加上幀頭幀尾(MVB鏈路層數據以幀為基本單位，除幀頭幀尾外，MVB的 數據幀全部為標準曼徹斯特碼。根據幀為主幀或從幀，幀頭有不同的編碼。MVB 的幀尾為0.75BT+125nS的低電平)。解碼器監測線路電平的下降沿並作為每一 個幀的開始，判斷幀頭數據正確後，對其後的曼徹斯特碼數據進行解碼，轉換 為正常的邏輯數據，送給邏輯控制單元501。
其中曼徹斯特編解碼單元502接收每一個主幀，並將其輸出給邏輯控制單元 501，邏輯控制單元501將其讀出並與本設備的各埠屬性的進行比較。如果相 同則將對應埠的"埠有效標誌"置位。埠有效置位後，在協議限定的時間範圍內(源埠 2 6uS內發送從幀，宿埠忽略1.3mS之後的從幀)，將通信 存儲器中對應埠的數據寫入曼徹斯特編解碼單元502 (源)或從曼徹斯特編解 碼單元502中將數據讀入通信存儲器(宿)。通信存儲器和曼徹斯特編解碼單元 502之間通過邏輯控制單元501聯繫。對於源埠 ，邏輯控制單元501首先給曼 徹斯特編解碼單元502發送啟動命令，曼徹斯特編解碼單元502自動加上一個 從幀幀頭，然後邏輯控制單元501將通信存儲器中的數據按8位寬度依次讀取， 送給曼徹斯特編解碼單元502，經過規定的位長後，附加一個8位的CRC校驗(大 於64位的數據每64位附加一個8位CRC校驗，小於等於64位的數據在數據末 尾附加一個8位CRC校驗)。對於宿埠 ，邏輯控制單元501將曼徹斯特編解碼 單元502解碼後的信號讀入，寫到臨時緩存區內，每經過規定的位長，即讀入 一個8位的CRC校驗，將讀入的CRC校驗與自身產生的CRC校驗進行比較，如 不一致則置位"信號錯誤"標誌，緩存區內的數據不存入過程數據存儲器內； 如果整個數據都無CRC錯誤，將緩存區內的數據依次存入過程數據存儲區內。 邏輯控制單元501的處理狀態如圖3所示。
D0隔離電路4採用光耦隔離電路，能夠有效抵抗共模幹擾，可完成16路數 字量輸出通道，輸出電壓等級24V， 6路數字量由16位二進位表示。為方便應 用該模塊還設有MVB地址配置器6，由模擬量輸入模塊電路板上的編碼開關配置， 編碼開關可以編碼8位二進位。MVB的設備地址和邏輯地址為12位二進位，編 碼開關和MVB的設備地址和邏輯地址的對應關係為MVB設備地址iVB邏輯地 址二編碼值*16。這樣在不同的應用中可以方便的設置編碼址就可以確定MVB設 備地址和邏輯地址。使用時MVB總線通過MVB物理接口將信號傳送給FPGA進行 處理後，通過DO隔離電路傳出，同傳統模塊完成同樣的功能，而且該模塊的穩 定遠遠高於傳統帶CPU的模塊。
以上所述，僅為本實用新型較佳的具體實施方式
，但本實用新型的保護範 圍並不局限於此，任何熟悉本技術領域的技術人員在本實用新型揭露的技術範 圍內，根據本實用新型的技術方案及其發明構思加以等同替換或改變，都應涵 蓋在本實用新型的保護範圍之內。
權利要求1、一種不用CPU的MVB數字量輸出模塊，包括DO隔離電路和MVB物理接口，其特徵在於還包括內部設有曼徹斯特編解碼單元、邏輯控制單元的FPGA；所述曼徹斯特編解碼單元用於將邏輯控制單元送來的數據轉換為曼徹斯特碼，或將MVB總線通過MVB物理接口輸入的曼徹斯特碼數據解碼為邏輯數據送給邏輯控制單元；所述邏輯控制單元用於將MVB物理接口輸入的曼徹斯特碼數據解碼為邏輯數據進行處理後通過DO隔離電路傳送出去；所述MVB總線通過MVB物理接口將信號傳送給FPGA進行處理後，通過DO隔離電路傳出。
2、 根據權利要求1所述的不用CPU的MVB數字量輸出模塊，其特徵在於還 包括MVB地址配置器通過數據線連接到FPGA上為輸入模塊分配設備地址和邏輯 地址。
3、 根據權利要求2所述的不用CPU的MVB數字量輸出模塊，其特徵在於所 述MVB地址配置器由編碼開關構成。
專利摘要本實用新型公開了一種不用CPU的MVB數字量輸出模塊，包括DO隔離電路和MVB物理接口，其特徵在於還包括內部設有曼徹斯特編解碼單元、邏輯控制單元的FPGA；所述MVB總線通過MVB物理接口將信號傳送給FPGA進行處理後，通過DO隔離電路傳出；另外，還配有MVB地址配置器輸入模塊分配設備地址和邏輯地址。該MVB數字量輸出模塊符合IEC-61375的標準，具有高可靠性和高穩定性，其中CPU和MVB協議控制器由一片FPGA完成，簡化了電路結構特別適合在機車領域廣泛使用。
文檔編號H04L29/06GK201328130SQ20082021963
公開日2009年10月14日 申請日期2008年11月20日 優先權日2008年11月20日
發明者瑞 劉, 鋒 王, 陳玉飛 申請人:中國北車股份有限公司大連電力牽引研發中心