亞微米厚度有機半導體薄膜三極體的製作方法

2023-04-28 03:41:36 2

專利名稱：亞微米厚度有機半導體薄膜三極體的製作方法
技術領域：
本發明涉及一種有機半導體材料為主體製作的亞微米厚度有機半導體薄膜三極體。
背景技術：
現有的技術中，以小分子酞菁系列色素如酞菁銅CuPc為代表的有機半導體和共軛高分子聚合物的電氣特性，特別是有機電子器件的研究，在近年來得到大幅度的發展，統稱為塑料電子學。目前在有機金屬、有機超導、有機發光等研究領域，已經取得令人注目的研究成果。
目前歐美等發達國家研究的有機薄膜三極體主要是採用OTFT結構，由於有機半導體薄膜在室溫下可以採用真空蒸鍍法，旋塗和噴墨印刷，適用於柔性基板。

發明內容
本發明的目的是提供一種亞微米厚度有機半導體薄膜三極體。
上述的目的通過以下的技術方案實現亞微米厚度有機半導體薄膜三極體，其組成包括玻璃基板，所述的玻璃基板上具有金、酞菁銅、鋁、酞菁銅、金的層狀結構複合層。
上述的亞微米厚度有機半導體薄膜三極體，所述的鋁的厚度為20±10nm，酞菁銅的厚度上層為70±5nm，下層為130±5nm。
上述的亞微米厚度有機半導體薄膜三極體，首先在所述的玻璃基板上製作金蒸發膜電極，然後製作第一層酞菁銅蒸發膜，完成後製作鋁蒸發膜，在所述的鋁蒸發膜製作第二層酞菁銅膜，最後再製作金蒸發膜。
上述的亞微米厚度有機半導體薄膜三極體，製作所述的酞菁銅膜的蒸發溫度為400℃，蒸發速度為3nm/min，時間為22-57分鐘，形成的酞菁銅的厚度上層為70±5nm，下層為130±5nm。
這個技術方案有以下有益效果1.本發明的產品可以適用於柔性基板，適合大批量生產成本低，能應用於平板顯示器的驅動電路，可以製成價格低廉的邏輯集成電路和記憶晶片，具有廣泛的應用前景。
2.本發明的產品，是一種具有垂直導電溝道結構的半導電鋁薄膜柵極的有機半導體酞菁銅薄膜三極體(簡稱VOTFT)，具有導電溝道短，動作速度快等優點。
3.通過控制酞菁銅薄膜的和半導體鋁柵極薄膜的厚度，提高該三極體的動作電流和開關速度。實驗結果表明，與梳狀鋁柵極有機靜電感應二極體相比，直流工作電流提高三個數量級。
4.本發明研製的亞微米厚度有機半導體薄膜三極體，其直流驅動特性相當於多晶矽薄膜三極體，這種三極體有望用於有機集成電路以及有機發光二極體或者液晶面板的驅動單元。
5.本發明產品的工作特性測定這種測定是在大氣中進行的，環境溫度在20℃，為了避免光線照射產生的光電效應對本產品的影響，試樣放在密閉的金屬箱中，測定本產品靜態特性的偏壓條件是是柵極電壓VGS從0V變化到1V，源漏極間電壓VDS從0V增加到2V，在不同的柵極電壓VGS條件下，測定源漏極電壓VDS與源漏極間電流IDS的變化關係。梳狀鋁柵極與兩側的酞菁銅薄膜的肖特基電流電壓整流特性的測定結果如圖2所示，圖中VGS-IGS是柵極與下部源極間電壓電流，VGD-IGD是柵極與上部漏極間電壓-電流。根據圖2顯示的測定結果表明，酞菁銅薄膜呈現了P型半導體導電特性，和鋁電極形成的肖特基勢壘的結果一致。本產品靜態工作特性的測定，使源柵極間偏置電壓VGS步幅為0.2V，從0V變化到1V，源漏極間偏置電壓VDS從-2V增加到2V，分別測定源漏極電壓VDS與源漏極間電流IDS之間的變化關係，測定結果如圖3所示。根據測定結果，源漏極間電流IDS隨柵極反向偏置電壓增加，即隨柵極區域的肖特基勢壘的增高而減小。
附圖4是柵極和源極偏壓VGS在0V到1V，之間變化時，特定的柵-源偏壓VGS與工作電流IDS的轉移特性曲線，根據附圖4，隨著VGS的增加，工作電流IDS迅速降低，反映了柵極偏壓很強的控制能力，本產品工作在正源-漏極電壓，在負源-漏極電壓下不動作。
附圖5顯示了具有薄膜鋁柵極的本產品在工作狀態下，柵極電流IG和源漏極間電流IGS的關係，在同樣偏置電壓VDS＝-2～2V的條件下，柵極偏壓分別為0V和柵極開路時，測定的IDS和IG遠遠小於工作電流IDS，約為其1/1000。而柵極偏壓分別為0V和柵極開路時，源柵極間電流IDS相差三個數量級，因此可以認為是柵極開路時，與雙極型三極體的積極開路一樣，柵極區域的耗盡層電位處於懸浮狀態，源漏極間偏置電壓VDS不能改變柵極區域的耗盡層的肖特基勢壘，使得源柵極間電流近似於被阻斷。
由於半導電鋁薄膜的厚度僅為20nm，而酞菁銅/鋁的肖特基勢壘區，在半導電鋁膜一側產生的正離子化空間電荷呈δ函數分布，電子向薄膜中間凝聚，與大塊金屬鋁不同，半導電率薄膜的能帶發生分裂，根據測試結果，半導電率薄膜的導電率約為每毫米～kΩ，其導電特性相當於重參雜n型半導體，在酞菁銅和鋁的肖特基勢壘漏極區域，由於覆蓋在呈群山狀態的酞菁銅薄膜表面的半導電鋁薄膜的表面也為群山狀態，使得肖特基內建電場山尖部最強，產生微尖電極效應，加速載流子發射。半導電鋁薄膜一側產生的鏡像電荷層，使得漏極區域的酞菁銅\鋁界面的實效肖特基勢磊高度降低，由源極發射的載流子，遂穿酞菁銅\鋁\酞菁銅雙肖特基勢磊柵極區域的載流子，形成本產品的工作電流，源極發射的載流子，在柵極區域的複合率為1/683，遂穿酞菁銅肖特基勢磊柵極區域的載流子密度概率於肖特基勢磊的厚度成指數關係。由圖5的結果算出的這個本產品的參數在偏置電壓為VDS＝2V，VGS＝0V時，直流工作電流密度IDS＝1.1mA/cm2本產品電流的增益為β0＝683，遠遠大於雙極型無機二極體，顯示出深亞微米級柵極酞菁銅/鋁/酞菁銅雙肖特基勢磊區域的導電通道，特別是半導電鋁薄膜柵極的載流子控制作用，有比無機半導體更有趣味的物理機制。
6.本發明提供的半導電薄膜肖特基鋁柵極簡稱VOTFT，通過控制酞菁銅的厚度，獲得了良好的三極體靜態工作特性，電流增益為683，直流動作電流IDS＝～mA/cm2試驗結果表明，本發明所具有的短導電溝道結構，有利於克服有機半導體材料載流子遷移率低的缺點，薄膜鋁柵極表面的微尖柵極效應，加速了載流子的發射，使得本產品呈現了高速、高電流密度特性，不飽和電壓電流特性，本產品認為是有機固體類真空三極體。隨著高性能新型有機半導體材料的開發，本產品可用於有機發光顯示器，和液晶面板的驅動單元，電子標籤，有機集成電路晶片等更廣泛的領域。


附圖1是本產品的結構示意圖。
附圖2是梳狀鋁柵極與兩側的酞菁銅薄膜的肖特基整流特性測試結果圖。
附圖3是源漏極電壓VDS與源漏極間電流IDS之間的變化關係示意圖。
附圖4是柵-源偏壓VGS與工作電流IDS的轉移特性曲線關係示意圖。
附圖5是工作狀態下，柵極電流IG和源漏極間電流IGS的關係示意圖。
本發明的
具體實施例方式實施例1本發明的產品是採用真空蒸鍍法製作，夾有有機半導體酞菁銅夾層的亞微米垂直導電溝道半導電鋁柵極有機半導體酞菁銅薄膜三極體，其結構依次為金膜層，酞菁銅膜層，鋁膜層，酞菁銅膜層和金膜層，一共為五層膜的複合層結構。在偏置電壓VDS＝2V，VGS＝0V時，電流增益為β0＝683，直流工作電流IDS＝1.1m A/mm2，由於半導電鋁薄膜的厚度約為20nm，可以認為研製的薄膜三極體的工作電流，是由源極發射的載流子隧穿CuPc/Al/CuPc雙肖特基勢壘柵極區域形成的。實驗結果表明，亞微米厚度有機半導體薄膜三極體驅動電壓低，柵極電壓的控制能力極強，工作電流密度大，呈類似於針孔三極體的不飽和電壓電流特性，因此認為本產品是有機固體類真空三極體，其直流特性接近無機半導體多晶矽器件。
本發明採用的酞菁銅，具有良好的化學穩定性和耐熱性，呈典型的本徵P性有機半導體材料，本發明的產品中的柵極是鋁蒸發膜，通過調整鋁蒸發源於試樣之間的距離和蒸發時間控制各層蒸發膜的厚度。源極和漏極採用與酞菁銅蒸發膜成歐姆性接觸的金蒸發膜，製作順序是首先在玻璃基板1上製作金蒸發膜源電極，然後製作第一層酞菁銅蒸發膜2，然後製作薄膜鋁柵極3，在製作第二層酞菁銅蒸發膜4，最後製作金蒸發膜漏電極5。製作的工藝條件為，基板溫度為室溫，一般在20℃左右，本發明的製作過程是在這個溫度下完成的，蒸發溫度例外，酞菁銅的蒸發溫度為400℃，鋁柵極上下兩側的酞菁銅的薄膜厚度可以由蒸發時間作比較精確的控制，因為蒸發速度為3nm/min，形成的酞菁銅的厚度上層為70±5nm，下層為130±5nm的時間約為22-57分鐘，鋁柵極的厚度為20±10nm。
權利要求
1.一種亞微米厚度有機半導體薄膜三極體，其組成包括玻璃基板，其特徵是所述的玻璃基板上具有金、酞菁銅、鋁、酞菁銅、金的層狀結構複合層。
2.根據權利要求1所述的亞微米厚度有機半導體薄膜三極體，其特徵是所述的鋁的厚度為20±10nm，酞菁銅的厚度上層為70±5nm，下層為130±5nm。
3.根據權利要求1或2所述的亞微米厚度有機半導體薄膜三極體，其特徵是首先在所述的玻璃基板上製作金蒸發膜電極，然後製作第一層酞菁銅蒸發膜，完成後製作鋁蒸發膜，在所述的鋁蒸發膜製作第二層酞菁銅膜，最後再製作金蒸發膜。
4.根據權利要求3所述的亞微米厚度有機半導體薄膜三極體，其特徵是製作所述的酞菁銅膜的蒸發溫度為400℃，蒸發速度為3nm/min，時間為22-57分鐘，形成的酞菁銅的厚度上層為70±5nm，下層為130±5nm。
全文摘要
亞微米厚度有機半導體薄膜三極體，涉及一種有機半導體材料為主體製作的亞微米厚度有機半導體薄膜三極體。目前歐美等發達國家研究的有機薄膜三極體主要是採用OTFT結構。本發明的亞微米厚度有機半導體薄膜三極體，其組成包括玻璃基板1，玻璃基板上具有金2、酞菁銅3、鋁4、酞菁銅5、金6的層狀結構複合層。鋁膜的厚度為20±10nm，酞菁銅的厚度上層為70±5nm，下層為130±5nm。本產品用作有機的甚至是軟體襯底的顯示器，隨著高性能新型有機半導體材料的開發，本產品可用作高速、高電流密度特性的三極體，可以用於有機顯示器、液晶面板的驅動單元，電子標籤，有機集成電路晶片等更廣泛的領域。
文檔編號H01L51/05GK1897321SQ200610067520
公開日2007年1月17日 申請日期2006年2月27日 優先權日2005年5月30日
發明者王東興 申請人:哈爾濱理工大學