具有高維持電壓的scresd保護結構的製作方法

2023-04-28 03:01:06

專利名稱：具有高維持電壓的scr esd保護結構的製作方法
技術領域：
本發明涉及運用半導體可控矽(Semiconductor controlled rectifier, SCR)器 件的靜電保護(electrostatic discharge,ESD)，更具體的說，是關於一種具有高維持電壓 的SCR ESD保護結構。
背景技術：
集成結構工藝的不斷發展，集成結構的特徵尺寸逐漸減小，諸如短柵長、薄柵氧化 層、淺結深、漏區輕摻雜以矽化物摻雜等先進工藝，在提高集成結構性能和集成度的同時卻 造成內部結構在靜電洩放ESD衝擊來臨時更容易被損壞。據統計，每年半導體工業因為ESD 造成的經濟損失以數十億美元計。因此，在每一個輸出入埠處設置ESD防護結構便成為 預防ESD應力對柵氧化層造成損害的有效辦法之一。 ESD保護結構的設計目的就是要避免工作結構成為ESD的放電通路而遭到損害， 保證在任意兩晶片引腳之間發生的ESD，都有適合的低阻旁路將ESD電流引入電源線。這個 低阻旁路不但要能吸收ESD電流，還要能鉗位工作結構的電壓，防止工作結構由於電壓過 載而受損。這條結構通路還需要有很好的工作穩定性，能在ESD發生時快速響應，而且還不 能對晶片正常工作結構有影響。。為了在各個階段都能有效保護晶片，人們採用多種片上防 靜電保護器件。常用的保護器件結構有二極體、雙極型三極體、柵接地NMOS管(GGNMOS)和 可控矽整流器件(SCR)等。利用SCR對於防止ESD是一種理想的解決方案。
SCR對於ESD靜電保護是非常有吸引力的器件，在一個相對小的維持電壓下，它本 身的再生反饋機制導致回滯特性，這減小了 ESD事件發生時SCR的功耗，另外SCR的魯棒性 比其他的二極體和GGNMOS好。 當SCR應用於ESD保護時，小的維持電壓會帶來許多問題，特別是電源鉗位結構。 這是因為當結構正常工作時，小的維持電壓會允許SCR保持觸發狀態之後的在低阻抗狀 態，這種現象為ESD事件引起的閂鎖(ESD-induced latch up)。因為維持電壓小於電源電 壓，它需要增加維持電壓大於電源電壓來避免這種風險。 在相關的技術中，有人提出通過增加陽極和陰極的距離來增大維持電壓以防止閂 鎖的發生，但這樣會增大器件的尺寸。還有人提出了在版圖中減小P+摻雜區的面積，來減 小發射效率從而增加維持電壓，但這減小了二次熱擊穿失效電流。

發明內容
本發明的目的在於提供一種新型ESD保護器件結構，而與傳統的工藝相比，它並 沒有增加額外的工藝步驟。本發明所述的具有高維持電壓的ESD防護結構，還可以防止閂 鎖現象的發生。 本發明是一個半導體寄生可控矽SCR結構，形成於一器件上，所述器件包含有一 個P型襯底，在P型襯底上設有N型掩埋層，在N型掩埋層上設有N型阱，在P型襯底上還 設有與N型阱平行的P型阱。在N型阱中設有第一 N+摻雜區和第一 P+摻雜區，第一 N+摻雜區和第一 P+摻雜區通過接觸孔引出並連接在一起，作為器件的陽極，在P型阱中設有第 二 N+摻雜區和第二 P+摻雜區，第二 N+摻雜區和第二 P+摻雜區通過接觸孔引出並連接在 一起，作為器件的陰極，所述的靜電放電防護SCR結構由所述P+摻雜區，所述N型阱，所述 N型掩埋層，所述P型阱，和所述N+摻雜區所組成。 N型掩埋層增加了 N阱的面積，故增加了 N阱電阻，從而進一步增加維持電壓；另 一方面，這個N型掩埋層還可以降低P型襯底的濃度，使更多的電流通過這個N型掩埋層， 增加了ESD的魯棒性。 本發明的ESD防護結構一方面具有良好的ESD防護能力，另一方面，又可以免除低 維持電壓所可能發生的閂鎖效應。


圖1為傳統的SCR結構的剖面示意圖； 圖2為圖1所示的傳統SCR結構的等效電路圖； 圖3為圖1所示的傳統SCR結構的伏安特性圖； 圖4為本發明的ESD防護結構的剖面示意圖； 附圖符號、標號說明 10、50 P型襯底 11、51 N阱區域 12、52 P阱區域 13、15、53、55 N+摻雜區 14、16、54、56 P+摻雜區 58 N型掩埋層
具體實施例方式
圖1為傳統的側向SCR的剖面示意圖。這是一個製造在P型襯底10上雙阱器件， 在襯底10上的是N型阱11和P型阱12， N型阱11通過N+摻雜區13與P+摻雜區14相連 接，作為SCR的陽極，P型阱12通過N+摻雜區15與P+摻雜區16相連接，作為SCR的陰極； P+摻雜區14，N型阱ll，P型阱12，以及N+摻雜區15構成了 PNPN的結構。
圖2是圖1所示結構的等效電路圖，它含有一個寄生的PNP管Ql和一個寄生的 NPN管Q2，N阱電阻20和P阱電阻21。 在傳統的CMOS工藝中，PNP管Ql和NPN管Q2都是寄生器件，寄生PNP管Ql的發 射極，集電極，基極分別由P+摻雜區14， N阱11， P型阱12組成；寄生NPN管Q2的發射極， 集電極，基極分別由N+摻雜區15， P型阱12， N型阱11組成；寄生PNP管Ql的集電極與寄 生NPN管Q2的基極相連接，然後與電阻21相連接，其中電阻21是由P型阱12形成的電阻； 寄生PNP管Ql的發射極與PAD端相耦合；寄生PNP管Ql的基極和寄生NPN管Q2的集電極 連接，然後與電阻20相連接，其中電阻20是由N型阱11形成的電阻。
當陽極和陰極之間的壓差小於器件開啟電壓的時候，N型阱11和P型阱12形成 的反偏PN結的反向電流通過"陽極-N+注入區13-N阱ll-P阱12-P+注入區15-陰極"通 道洩放。此時反向電流流經N阱電阻20和P阱電阻21的壓降不足達到寄生PNP管Ql和NPN管Q2的開啟電壓。因此，在開啟前，SCR器件等效為一個阻值極高的電阻。
當陽極和陰極之間的電壓差到達開啟電壓的時候，N阱電阻20或者P阱電阻21 壓降達到了 PNP管Ql開啟電壓，於是PNP管Ql開啟。PNP管Ql的開啟會使流經P阱電阻 21的電流增力B，隨即NPN管Q2壓降也達到了開啟電壓值。NPN管Q2的開啟又反過來增加 了流經N阱電阻20的電流。這是一個正反饋過程最終PNP管Ql和NPN管Q2都會進入飽 和區，pad埠和Vss埠之間的電壓會被鉗位在Vsatp+Vsatn+Vav其中，Vsatp是PNP管 Ql的飽和壓降，Vsatn是NPN管Q2的飽和壓降，Vav是雪崩電阻的飽和壓降，因此從圖3可 以看出有一個明顯的負阻回滯現象。 當SCR器件進入負阻回滯區域之後，隨著外加ESD脈衝電壓的繼續增加，器件的電 流值隨之增加。此時N阱11和P阱12形成的反向PN結已經雪崩擊穿，SCR器件等效為一 個阻值很低的"雪崩電阻"。當流經SCR器件的電流達到一定值的時候，N阱11和P阱12 形成的結區域會產生很多熱載流子，熱載流子的產生加劇了電流的積聚，於是功率會越來 越集中於該區域，該局部區域的溫度也會急劇上升，SCR器件會進入二次擊穿狀態，二次擊 穿是不可恢復性的失效損傷。 當維持電壓很小時，結構有在正常工作情況下發生閂鎖的危險。維持電壓為寄生 PNP管，寄生NPN管以及雪崩電阻上電壓之和。為了得到高的維持電壓，必須增加維持狀態 下的電阻。 圖4為本發明的ESD防護結構的剖面示意圖。 這是一個製造在P型襯底50上雙阱器件，在P型襯底50上的是N型阱51和P型 阱52，在P型襯底50和N型阱51之間形成了 N型掩埋層58， N型阱51通過N+摻雜區53 與P+摻雜區54相連接，作為SCR的陽極，P型阱52通過N+摻雜區55與P+摻雜區56相 連接，作為SCR的陰極；P+摻雜區54， N型阱51， P型阱52，以及N+摻雜區55構成了 PNPN 的結構。 N型掩埋層58層增加了 N阱區域的面積，增加了 N阱區域電阻，從而進一步增加 維持電壓；另 一方面，這個N型掩埋層還可以降低P型襯底的濃度，使更多的電流通過這個 N型掩埋層，增強了 ESD的魯棒性。
權利要求
一種具有高維持電壓的靜電放電防護SCR結構，形成於一器件上，所述器件包括所述P型襯底(50)，在所述P型襯底(50)上設有N型掩埋層(58)，在所述N型掩埋層(58)上設有N型阱(51)，在所述P型襯底(50)上還設有與所述N型阱(51)平行的P型阱(52)，在所述N型阱(51)中設有N+摻雜區(53)和P+摻雜區(54)，所述N+摻雜區(53)和所述P+摻雜區(54)通過接觸孔引出並連接在一起，作為所述器件的陽極，在所述P型阱(52)中設有N+摻雜區(55)和P+摻雜區(56)，所述N+摻雜區(55)和所述P+摻雜區(56)通過接觸孔引出並連接在一起，作為所述器件的陰極，其特徵在於所述的靜電放電防護SCR結構由所述P+摻雜區(54)，所述N型阱(51)，所述N型掩埋層(58)，所述P型阱(52)，和所述N+摻雜區(55)所組成。
2. 根據權利要求1所述的具有高維持電壓的靜電放電防護SCR結構，其特徵在於，所述 的N型掩埋層(58)的濃度要大於所述P型襯底(50)的濃度。
3. 根據權利要求1所述的具有高維持電壓的靜電放電防護SCR結構，其特徵在於，所述 的維持電壓值可以通過調節所述N型掩埋層(58)的濃度來調整。
全文摘要
一種具有高維持電壓的靜電放電防護SCR結構，形成於一器件上，所述器件包括包含P型襯底，在P型襯底上設有N型掩埋層，在N型掩埋層上設有N型阱，在P型襯底上還設有與N型阱平行的P型阱。在N型阱中設有第一N+摻雜區和第一P+摻雜區，第一N+摻雜區和第一P+摻雜區通過接觸孔引出並連接在一起，作為器件的陽極，在P型阱中設有第二N+摻雜區和第二P+摻雜區，第二N+摻雜區和第二P+摻雜區通過接觸孔引出並連接在一起，作為器件的陰極。SCR結構便由N型阱中的P+摻雜區，N型阱區域，P型阱區域，P型阱中的N+摻雜區構成，它通過P型襯底和N型阱之間的掩埋層來增加維持狀態下的N阱電阻，從而增加了維持電壓。
文檔編號H01L23/58GK101764151SQ20091021276
公開日2010年6月30日 申請日期2009年11月9日 優先權日2009年11月9日
發明者劉俠, 易揚波, 楊東林, 王欽, 祝靖 申請人:蘇州博創集成電路設計有限公司