適用於低電壓晶片的內電源啟動重置電路及方法
2023-04-28 19:31:26
專利名稱：適用於低電壓晶片的內電源啟動重置電路及方法
技術領域：
本發明有關一種電源啟動重置電路(Power-On Reset Circuit)，尤其有關一種低電壓晶片的內電源啟動重置電路及方法。
(2)背景技術一般電源啟動重置有兩種方法，一種是利用電阻電容遲滯(RC delay)來實現，請參看圖1電路示意圖及圖2相關電壓時脈圖；另一種是利用主動裝置(activedevice)的臨界電壓來觸發，請參看圖3電路示意圖及圖4相關電壓時脈圖。如圖1所示是利用電阻電容遲滯的電源啟動重置電路，包含一電阻電容分壓器11、一比較器12、一電壓源VDD、一與電壓源VDD輸出的電壓大小成固定比率的輸入電壓αVDD、一重置信號Reset與一接地端13。其中，該電阻電容分壓器11進一步包含一分壓器的電阻111、一分壓器的電容112及一分壓器的輸出電壓VRC。該比較器12比較該輸入電壓αVDD與該分壓器的輸出電壓VRC，當一開始因電阻電容遲滯作用而使VRC＜αVDD時，該比較器將會產生一高電位(high)的重置信號Reset，直至VRC＞＝αVDD時，此時該比較器產生一低電位(low)的重置信號Reset，並結束重置。由圖2的時脈圖可看出，當電源啟動時，電壓源VDD輸出一暫態電壓，其大小由0開始，隨時間而增加。一開始，當VRC＜αVDD時，該比較器將會產生一高電位(high)的重置信號Reset，當從VRC＜αVDD轉變成為VRC＞＝αVDD的瞬間，重置信號亦由高電位轉變為低電位。如圖3所示是為利用電阻金屬氧化物半導體分壓器的電源啟動重置電路，包含一電阻金屬氧化物半導體分壓器21、一比較器22、一電壓源VDD、一與電壓源VDD輸出的電壓成固定比率的輸入電壓αVDD、一重置信號Reset與一接地端23，其中該電阻金屬氧化物半導體分壓器21進一步包含一分壓器的電阻211、一分壓器的金屬氧化物半導體212及一分壓器的輸出電壓Vth。該比較器22用於比較該輸入電壓αVDD與該電阻金屬氧化物半導體分壓器的輸出電壓Vth，當分壓器的金屬氧化物半導體212的臨界電壓Vth＞αVDD時，該比較器22會產生一高電位(high)的重置信號Reset，而當Vth＜＝αVDD，該比較器22則產生一低電位(low)的重置信號Reset，並結束重置。由圖4的時脈圖可看出，當電源啟動時，電壓源VDD輸出一暫態電壓，其大小由0開始，隨時間而增加。一開始，當Vth＞αVDD時，該比較器將會產生一高電位(high)的重置信號Reset，當從Vth＞αVDD轉變成為Vth＜＝αVDD瞬間，重置信號亦由高電位轉變為低電位。但上述習知技術仍存在其缺點，現分述如下利用電阻電容遲滯(RC delay)的方式，通常需要外掛電容才能得到夠大的遲滯(delay)時間，而利用主動裝置(active device)如金屬氧化物半導體的臨界電壓來觸發的方式，則臨界電壓的大小很容易地由於製程的差異(processvariation)、環境溫度變化及其他條件而改變。故信號結束的條件並不一致，且會隨著環境條件的改變而作變化。這樣，會造成重置信號無法結束或太早結束的錯誤。在越低的工作電壓時，電壓源VDD輸出的工作電壓越小，則在電源啟動時，暫態電壓的變化就越小，因此可容忍的臨界電壓變化就越小。因此習知的電源啟動重置電路並不適合用於低工作電壓。
(3)發明內容本發明的主要目的在於提供一種適用於低電壓的晶片內的電源啟動重置電路，該重置電路可應用於低工作電壓下，而不致因製程的差異(processvariation)或是溫度變化而產生電源啟動後重置動作的誤動作。
本發明的另一主要目的在於提供一種適用於低電壓的晶片內的電源啟動重置電路，該電路利用環狀振蕩器(Ring Oscillator)提供的振蕩頻率隨暫態電壓升高而升高的特性控制切換開關的導通，使電容充放電，轉換產生第一電壓，於該暫態電壓經分壓器產生的一第二電壓進行比較，決定是否重置該電路。
根據本發明的構想，提供一種電源啟動(power on)重置電路，包含一電源，其中，當該電源啟動時，用於提供一暫態電壓，該暫態電壓的量值是隨時間而升高；一振蕩器，電連接於該電源，該振蕩器是用於產生一振蕩信號，其中，該振蕩信號的振蕩頻率是隨該暫態電壓而增加；一頻率檢測器，電連接於該電源與該振蕩器，該頻率檢測器是用於依據該振蕩信號的振蕩頻率輸出相對應的一第一輸出電壓；以及一重置信號輸出電路，用於依據該第一輸出電壓輸出一重置信號。
根據本發明另一構想，提供一種電源啟動重置方法，應用一電源啟動重置電路，該電源啟動重置電路包括一振蕩器、一頻率檢測器及一比較器，其特徵在於，該方法包含下列步驟當電源啟動時，提供一暫態電壓，其中該暫態電壓的量值是隨時間而增加；依據該暫態電壓提供相對應的一振蕩信號，其中，該振蕩信號的振蕩頻率隨該暫態電壓的逐漸升高而隨之升高；根據該振蕩信號輸出相對應的一第一輸出電壓；比較該第一輸出電壓及一第二輸出電壓；以及依據該第一及第二輸出電壓的比較結果，輸出一重置信號。
為更清楚理解本發明的目的、特點和優點，下面將結合附圖對本發明的較佳實施例進行詳細說明。
(4)
圖1是為使用電阻電容遲滯的電源啟動重置電路示意圖；圖2是為使用電阻電容遲滯的電源啟動重置電路的相關電壓時脈圖；圖3是為使用金屬氧化物半導體臨界電壓的電源啟動重置電路示意圖；圖4是為使用金屬氧化物半導體臨界電壓的電源啟動重置電路的相關電壓時脈圖；圖5是為本發明較佳實施例的一種電源啟動重置電路示意圖；以及圖6是為本發明較佳實施例的一種電源啟動重置電路的相關電壓時脈圖。
(5)具體實施方式
請參看圖5，本發明的運作原理是利用一個振蕩器31及頻率檢測器32配合比較器電路33來產生重置信號Reset以重置一晶片上具有低工作電壓的數字電路(未顯示)。其中，振蕩器31輸出的振蕩信號ck的頻率是與暫態電壓的大小有關。故本發明是藉由電源啟動時，暫態電壓VDD的量值變化，來決定振蕩器31輸出的振蕩信號ck的頻率，進而控制重置信號Reset的狀態。由於本發明所提出的電路其操作方式不受低工作電壓所影響，故適用於低工作電壓的情況。
本發明的電路架構如圖5所示，該電路包括一振蕩器31、頻率檢測器32、一電壓源VDD、一比較器電路33及一接地端34。其中該振蕩器31是包含一至少三個以上奇數個彼此串連的反向器311及一反饋電路312電連接於最後一個反向器的輸出端與第一個反向器的輸入端。其中，每個反相器皆分別與VDD耦接。該振蕩器31並可產生一振蕩信號ck。該頻率檢測器32是電連接於一電壓源VDD並包含一電流源321、一第一電容322、一第二電容323、一第一開關324及一第二開關325。該頻率檢測器32可依據該振蕩器31所產生的該振蕩信號ck輸出一第一輸出電壓VFD。其中該電流源321電連接於該電壓源VDD，該第一電容322，包含一第一端電連接該電流源321的輸出端以及一第二端接地34，該第二電容323與該第一電容322共地端34，該第一開關324是電連接該第一電容322的第一端與該第二電容323的另一端，以及該第二開關325是與該第二電容323並聯連接。其中該比較器電路33包含一電阻分壓器331、一比較器332。電阻分壓器331是電連接於一電壓源VDD，並可藉助該電阻分壓器311的第一電阻3311與第二電阻3312以產生一與該電壓源VDD成固定比率的第二輸出電壓αVDD，該比較器332是用以比較該第一輸出電壓VFD與該第二輸出電壓αVDD，當該第一輸出電壓VFD大於該第二輸出電壓αVDD時，該比較器332產生一高電位的重置信號Reset(H)；當該第一輸出電壓VFD小於或等於該第二輸出電壓αVDD時，該比較器332產生一低電位重置信號Reset(L)。
此較佳實施例中，當電源啟動時，電壓源VDD會輸出暫態電壓，其大小由0開始，隨時間而增加。該振蕩器31的振蕩信號ck其振蕩頻率會隨暫態電壓上升而增加。且其振蕩頻率亦會隨著振蕩器31中串接反相器的數目而降低。故藉由控制輸入這些反相器的暫態電壓的大小，以及串接反相器的數目，即可決定振蕩器31輸出的振蕩信號ck的振蕩頻率。在頻率檢測器32中，其第一開關324及第二開關325的切換是藉由振蕩信號ck來控制。且第一開關324的狀態是與第二開關的狀態相反。即當第一開關324為接通(ON)時，第二開關325為斷開(OFF)，反之，當第一開關324為OFF時，第二開關325為ON。由于振蕩信號ck是依據一振蕩頻率進行振蕩，故第一開關324及第二開關325的ON/OFF狀態是為隨著該振蕩信號ck的振蕩頻率進行交替的切換，且第一開關324及第二開關325的切換狀態各不相同。在電路的實現上，相當於第一開關324是依據振蕩信號ck來進行切換，而第一開關324則依據振蕩信號ck的反相信號來進行切換，如圖5所示。頻率檢測器32中具有一電流源321及兩並聯的第一/第二電容322、323。當第一開關324及第二開關325的ON/OFF狀態是為隨著該振蕩信號ck的振蕩頻率進行交替的切換時，則電流源321會依據第一開關324及第二開關325的ON/OFF狀態分別對第一/第二電容322、323進行充放電。當振蕩信號ck的振蕩頻率較小時，第一/第二電容322、323每次充放電的時間較長，此時第一輸出電壓VFD的大小會接近暫態電壓VDD。當振蕩信號ck的振蕩頻率較大時，第一/第二電容322、323每次充放電的時間較短，此時第一輸出電壓VFD會小於暫態電壓VDD，且隨著振蕩信號ck的振蕩頻率的增加而降低。設若該頻率檢測器32中該電流源321的一電流值為I，而該第一電容322的一電容值為C1，該第二電容323的一電容值為C2，該振蕩信號ck的振蕩頻率為fck，則該頻率檢測器32所產生的第一輸出電壓VFD的大小為VFD＝(I/fck).((2.C1+C2)/(C1.C2))。
由上述公式可得知，該頻率檢測器32的第一輸出電壓VFD與振蕩頻率ck的振蕩頻率fCK成反比，當振蕩頻率ck的值fck越高時，第一輸出電壓VFD就會越低。
比較器電路33的工作原理及操作方式是與習知技術近似，請參照前文相對應的描述，於此不再贅述。
需注意的是，在本發明中，比較器電路33亦可以一反相器來實現。反相器接收該第一輸出電壓VFD，並依據該第一輸出電壓VFD的大小來決定輸出的重置信號的位準。當電源剛啟動時，該第一輸出電壓VFD的值小於反相器預設的一臨界值，此時，反相器將該第一輸出電壓VFD視為一低位準信號，並反相輸出一高位準的重置信號Reset(H)。而隨著該第一輸出電壓VFD的值隨時間而增加，當該第一輸出電壓VFD的值大於反相器預設的一臨界值時，反相器將該第一輸出電壓VFD視為一高位準信號，並反相輸出一低位準的重置信號Reset(H)。與前述的比較器電路33相比，使用反相器的優點在於電路較簡單，不需要利用電阻分壓來產生第二輸出電壓。但缺點是無法如比較器電路33那樣精準地切換重置信號。
此實施例中，該電源啟動重置電路3的工作原理請參閱圖6。由于振蕩器31輸出的振蕩信號ck，其振蕩頻率是與暫態電壓VDD的大小有關。當暫態電壓VDD較低時，振蕩器31輸出的振蕩信號ck，其振蕩頻率fCK也較低。由上述的第一輸出電壓VFD的公式可知，第一輸出電壓VFD會接近VDD，故第一輸出電壓VFD會大於αVDD。當第一輸出電壓VFD大於αVDD時，比較器332的輸出是一高電位(high)的重置信號Reset(H)，此時該晶片上需被重置的數字電路即處於重置(reset)狀態。而隨著暫態電壓VDD上升，振蕩信號ck的振蕩頻率fck變高，此時，第一輸出電壓VFD便會逐漸下降。當下降到小於或等於αVdd時，比較器332的輸出就會變為一低電位(go low)的重置信號Reset(L)，也就是重置(reset)結束，此時數字電路便可開始工作。實際使用時，以上電路中的電流源321可用電阻取代，比較器332亦可用一般反向器取代，使此電路可在較低工作電壓工作，而特性仍符合需求。
如前所述，本發明已改善有關電源啟動重置電路習知技術的諸多缺點。如以往利用電阻電容遲滯(RC delay)的方式，通常需要外掛電容才能得到夠大的遲滯(delay)時間，而利用主動裝置(active device)如金屬氧化物半導體的臨界電壓來觸發的方式，則很容易由於製程差異(process variation) 及溫度變化而改變重置信號切換的條件，造成重置信號無法結束或太早結束的錯誤。本發明除了可以改善上述習知電路的諸多缺點，並可在低工作電壓的環境正常工作。
權利要求
1.一種電源啟動重置電路，其特徵在於，包含一電源，用於當該電源啟動時提供一暫態電壓，該暫態電壓的量值是隨時間而升高；一振蕩器，電連接於該電源用以產生一振蕩信號，該振蕩信號的振蕩頻率是隨該暫態電壓而增加；一頻率檢測器，電連接於該電源與該振蕩器，用以依據該振蕩信號的振蕩頻率輸出相對應的一第一輸出電壓；以及一重置信號輸出電路，用以依據該第一輸出電壓輸出一重置信號。
2.如權利要求1所述的電源啟動重置電路，其特徵在於，該振蕩器是為一環狀振蕩器及一壓控振蕩器二者之一，該環狀振蕩器包含多個反向器，這些反向器是串聯形成一環狀串接，這些反相器的數目是為一大於一的奇數。
3.如權利要求1所述的電源啟動重置電路，其特徵在於，該頻率檢測器包含一電流源，電連接於該電源；一第一電容，包含一第一端電連接該電流源的輸出端以及一第二端接地；一第二電容與該第一電容共地端；一第一開關是電連接該第一電容的第一端與該第二電容的另一端；以及一第二開關是與該第二電容並聯連接；其中，該第一電容的第一端是用以輸出該第一輸出電壓。
4.如權利要求3所述的裝置，其特徵在於，該第一開關及該第二開關是依據該振蕩信號來決定該第一開關及該第二開關的狀態，該第一開關為接通時，該第二開關為斷開，且該第一開關為斷開時，該第二開關為接通。
5.如權利要求3所述的電源啟動重置電路，其特徵在於，該第一輸出電壓的大小是與該振蕩信號的振蕩頻率成反比。
6.如權利要求3所述的電源啟動重置電路，其特徵在於，該電流源是為一電阻。
7.如權利要求1所述的電源啟動重置電路，其特徵在於，該重置信號輸出電路是為一比較器電路，與該頻率檢測器耦接，用以依據該第一輸出電壓及一第二輸出電壓輸出相對應的重置信號，該第二輸出電壓的量值是與該暫態電壓呈一固定比例，其中，當該第一輸出電壓大於該第二輸出電壓時，該重置信號具有一第一位準，當該第一輸出電壓小於該第二輸出電壓時，該重置信號具有一第二位準。
8.如權利要求7所述的電源啟動重置電路，其特徵在於，該第二輸出電壓是由一分壓器所輸出，該分壓器包括一第一電阻，是與該電源耦接；以及一第二電阻，一端與該第一電阻耦接於一輸出節點，另一端接地；其中，該輸出節點是用以輸出該第二輸出電壓，且該第二輸出電壓的量值是由該第一電阻及該第二電阻的阻值所決定。
9.如權利要求1所述的電源啟動重置電路，其特徵在於，該重置信號輸出電路是為一反相器，用以依據該第一輸出電壓輸出該重置信號。
10.一種電源啟動重置方法，應用一電源啟動重置電路，該電源啟動重置電路包括一振蕩器、一頻率檢測器及一比較器，其特徵在於，該方法包含下列步驟當電源啟動時，提供一暫態電壓，其中該暫態電壓的量值是隨時間而增加；依據該暫態電壓提供相對應的一振蕩信號，其中，該振蕩信號的振蕩頻率隨該暫態電壓的逐漸升高而隨之升高；根據該振蕩信號輸出相對應的一第一輸出電壓；比較該第一輸出電壓及一第二輸出電壓；以及依據該第一及第二輸出電壓的比較結果，輸出一重置信號。
全文摘要
本發明是揭示一種電源啟動重置電路及方法，該電路包含一電源、一振蕩器、一頻率檢測器及一重置信號輸出電路。其中，該電源提供一暫態電壓，該振蕩器產生一振蕩頻率，隨該暫態電壓的升高而增加，該頻率檢測器將該振蕩頻率轉換為一第一輸出電壓，而該重置信號輸出電路則依據該第一輸出電壓輸出一重置信號。
文檔編號H03K17/22GK1549449SQ03123849
公開日2004年11月24日 申請日期2003年5月13日 優先權日2003年5月13日
發明者康宗弘 申請人:瑞昱半導體股份有限公司