與受保護數據分開存儲奇偶校驗數據的製作方法

2023-04-28 05:54:41

本公開涉及存儲器管理，以及更加具體地，涉及在存儲裝置中分配奇偶校驗數據。

背景技術：

計算機或者其他電子裝置中使用的存儲器裝置可以是非易失性存儲器或者易失性存儲器。非易失性存儲器和易失性存儲器之間的主要差異在於非易失性存儲器可以持續地存儲數據而不需要永久的電源。結果，非易失性存儲器裝置發展為用於各種電子應用的普及類型的存儲器。例如，包括快閃記憶體存儲器裝置的非易失性存儲器裝置通常併入固態存儲裝置，比如固態驅動器(SSD)中。

在某些實例中，當寫入數據到非易失性存儲器裝置時，控制器可以執行一個或多個操作以保護數據免受存儲器錯誤。例如，除寫入數據到非易失性存儲器裝置之外，控制器可以生成奇偶校驗數據和將奇偶校驗數據寫入到存儲器裝置，該存儲器裝置可以用於在比如存儲器錯誤的情況下恢復數據。

技術實現要素：

在一個實例中，儲存裝置包括包含多個存儲器裝置的主儲存陣列，一個或多個奇偶校驗存儲器裝置和配置為存儲數據塊的控制器。在該實例中，控制器配置為通過至少將數據塊寫入到主儲存陣列、確定用於數據塊的奇偶校驗數據和將所確定的奇偶校驗數據的至少一部分寫入到一個或多個奇偶校驗存儲器裝置，來存儲數據塊。

在另一實例中，一種方法包括：由儲存裝置的控制器將數據塊寫入到包括多個存儲器裝置的主儲存陣列，由控制器確定用於數據塊的奇偶校驗數據，和由控制器將所確定的奇偶校驗數據寫入到一個或多個奇偶校驗存儲器裝置。

在另一實例中，一種計算機可讀存儲介質存儲指令，該指令當被執行時，使得儲存裝置的一個或多個處理器：將數據塊寫入到包括多個存儲器裝置的主儲存陣列，確定用於數據塊的奇偶校驗數據，和將所確定的奇偶校驗數據寫入到一個或多個奇偶校驗存儲器裝置。

在另一實例中，一種系統，包括：包括多個存儲器裝置的主儲存陣列，一個或多個奇偶校驗存儲器裝置，用於將數據塊寫入到主儲存陣列的裝置，用於確定用於數據塊的奇偶校驗數據的裝置和用於將所確定的奇偶校驗數據寫入到一個或多個奇偶校驗存儲器裝置的裝置。

在以下的附圖和說明書中提到一個或多個實例的細節。其他特徵、目的和優點將從說明書、附圖和從權利要求是明顯的。

附圖說明

圖1是圖示根據本公開的一個或多個技術的儲存裝置可以用作主機裝置的儲存裝置的示例儲存環境的概念性和示意性框圖。

圖2是圖示根據本公開的一個或多個技術的包括多個塊的示例存儲器裝置的概念性框圖，其中每個塊包括多個頁。

圖3是圖示根據本公開的一個或多個技術的控制器的示例細節的概念性和示意性框圖。

圖4是圖示根據本公開的一個或多個技術的在存儲器裝置的相同頁存儲的用戶數據和相應的奇偶校驗數據的示例邏輯配置的概念圖。

圖5是圖示根據本公開的一個或多個技術的在存儲器裝置的相同頁存儲的用戶數據和相應的奇偶校驗數據的示例物理配置的概念圖。

圖6是圖示根據本公開的一個或多個技術的在存儲器裝置的不同頁存儲的用戶數據和至少一些奇偶校驗數據的示例邏輯配置的概念圖。

圖7是圖示根據本公開的一個或多個技術的在存儲器裝置的不同頁存儲的用戶數據和至少一些奇偶校驗數據的示例物理配置的概念圖。

圖8是圖示根據本公開的一個或多個技術的在不同存儲器裝置存儲的用戶數據和至少一些奇偶校驗數據的示例邏輯配置的概念圖。

圖9是圖示根據本公開的一個或多個技術的在不同存儲器裝置存儲的用戶數據和至少一些奇偶校驗數據的示例物理配置的概念圖。

圖10是根據本公開的一個或多個技術的用於在與關聯用戶數據不同的存儲器裝置中存儲至少一些奇偶校驗數據的示例技術的流程圖。

具體實施方式

本公開描述了包括控制器的存儲裝置，該控制器配置為在主存儲器裝置中存儲用戶數據和在奇偶校驗存儲器裝置中存儲與用戶數據相關聯的至少一些糾錯碼(ECC)奇偶校驗數據。通過在奇偶校驗存儲器裝置中存儲至少一些ECC奇偶校驗數據，可以由ECC奇偶校驗數據使用大量的儲存設備，這可以允許更強的ECC奇偶校驗技術，更好地保護用戶數據的完整性。比較起來，在一些存儲裝置中，ECC奇偶校驗數據的大小可能限於用戶數據塊的大小和存儲器裝置的物理頁的大小之間的差值。例如，在存儲器裝置中的物理頁包括8320位元組且用戶數據塊的大小是8192位元組的情況下，奇偶校驗數據的大小可能限於128位元組。在奇偶校驗存儲器裝置中存儲至少一些ECC奇偶校驗數據還可以促進靈活的ECC強度，例如，隨著存儲裝置的年齡增加而增加ECC奇偶校驗數據的量。

另外，在奇偶校驗存儲器裝置中存儲至少一些ECC奇偶校驗數據與使用主存儲器裝置內數據的多個頁來存儲ECC奇偶校驗信息相比，可以減少主存儲器裝置的讀取訪問。在某些實例中，比如在控制器使用先進的邏輯到物理地址映射方案的情況下，可以使得由控制器使用的奇偶校驗數據的大小獨立於存儲器裝置的物理頁的大小。具體來說，控制器可以分配多個物理頁地址以存儲奇偶校驗數據。以這種方式，控制器可以使用較高的ECC強度。但是，因為奇偶校驗數據的一部分存儲在存儲器裝置的與用戶數據分開的頁中，控制器可能需要讀取第一物理頁和第二物理頁兩者以檢索用戶數據。類似地，當存儲用戶數據時，控制器可能需要寫入到存儲器裝置中的兩個不同物理地址，這可能不是期望的(例如，由於增加的周期計數、降低的性能、降低的可靠性和增加的讀取幹擾)。減少主存儲器裝置的讀取和寫入訪問可以減少耗損並延長主存儲器裝置的壽命。

根據本公開的一個或多個技術，控制器可以在單獨的奇偶校驗存儲器裝置中存儲ECC奇偶校驗數據的至少一部分。例如，控制器可以確定與用戶數據塊相關聯的奇偶校驗數據，在主存儲器裝置中存儲用戶數據塊，和在與主存儲器裝置分開的奇偶校驗存儲器裝置中存儲奇偶校驗數據的至少一部分。在某些實例中，控制器可以並行地將奇偶校驗數據的至少一部分寫入到奇偶校驗存儲器裝置並將用戶數據塊寫入到主存儲器裝置。類似地，在某些實例中，控制器可以並行地從奇偶校驗存儲器裝置讀取奇偶校驗數據的至少一部分和從主存儲器裝置讀取用戶數據塊。以這種方式，控制器可以使用更大尺寸的奇偶校驗數據而不顯著地降低性能。

在某些實例中，奇偶校驗存儲器裝置可以是與主存儲器裝置相同類型的存儲器裝置。例如，在某些實例中，奇偶校驗存儲器裝置和主存儲器裝置兩者都可以是NAND快閃記憶體存儲器裝置，但是可以是由控制器分開地可尋址的。但是，奇偶校驗數據的大小可以顯著地小於用戶數據的大小；因此，奇偶校驗存儲器裝置的大小可以顯著地小於主存儲器裝置的大小。例如，奇偶校驗存儲器裝置中存儲的奇偶校驗數據的大小可以小於主存儲器裝置中存儲的用戶數據的大小的十分之一。

根據本公開的一個或多個技術，存儲裝置可以包括主存儲器裝置和作為與主裝置不同類型的存儲器裝置的奇偶校驗存儲器裝置。在某些實例中，主存儲裝置可以是NAND快閃記憶體存儲器裝置且奇偶校驗存儲器裝置可以是儲存類的類型的存儲器裝置，比如磁阻隨機存取存儲器(MRAM)裝置、相變隨機存取存儲器(PRAM)裝置或者阻抗隨機存取存儲器(ReRAM)裝置。與一些快閃記憶體存儲器裝置(例如，NAND快閃記憶體存儲器裝置)相比，這種儲存類的存儲器裝置可以具有每比特增加的成本和減小的等待時間(例如，毫微秒相對微秒)。如上所述，奇偶校驗數據的大小可以顯著地小於用戶數據的大小。因此，奇偶校驗存儲器裝置的大小可以顯著地小於主存儲器裝置的大小，這可以使得奇偶校驗存儲器裝置的成本更不顯著。另外，因為奇偶校驗存儲器裝置可以具有比主存儲器裝置更短的等待時間，奇偶校驗數據到奇偶校驗存儲器裝置的寫入和讀取可以佔用比用戶數據到主存儲器裝置的寫入和讀取更少的時間。以這種方式，控制器可以使用更大尺寸的奇偶校驗數據而不顯著地降低性能。

圖1是圖示根據本公開的一個或多個技術的儲存裝置6可以用作主機裝置4的儲存裝置的示例儲存環境2的概念性和示意性框圖。例如，主機裝置4可以使用儲存裝置6中包括的非易失性存儲器裝置以存儲和檢索數據。在某些實例中，儲存環境2可以包括可以操作為儲存陣列的多個儲存裝置，比如儲存裝置6。例如，儲存環境2可以包括配置為集合地用作用於主機裝置4的大容量儲存裝置的廉價/獨立盤(RAID)的冗餘陣列的多個儲存裝置6。

儲存環境2可以包括主機裝置4，該主機裝置4可以存儲數據到比如儲存裝置6的一個或多個儲存裝置和/或從該一個或多個儲存裝置檢索數據。如圖1所示，主機裝置4可以經由接口14與儲存裝置6通信。主機裝置4可以包括各種裝置中的任意，包括計算機伺服器、網絡附加存儲(NAS)單元、臺式計算機、筆記本(即，膝上型)計算機、平板計算機、機頂盒、比如所謂的「智能」電話的電話機、所謂的「智能」平板、電視、相機、顯示裝置、數字媒體播放器、視頻遊戲主機、視頻流裝置，等等。

如圖1所示，儲存裝置6可以包括控制器8、非易失性存儲器陣列10(NVMA10)、易失性存儲器12、接口14和一個或多個奇偶校驗存儲器裝置20。在某些實例中，儲存裝置6可以包括為了清楚起見而在圖1中未示出的附加組件。例如，儲存裝置6可以包括印製電路板(PB)等，儲存裝置6的組件機械地附於該印製電路板，且該印製電路板包括電氣地互連儲存裝置6的組件的導電跡線。在某些實例中，儲存裝置6的連接器配置和物理尺寸可以符合一個或多個標準形式因素。一些示例標準形式因素包括，但是不限於3.5」硬碟驅動器(HDD)、2.5」HDD、1.8」HDD、外圍組件互連(PCI)、PCI-擴展(PCI-X)、高速PCI(PCIe)(例如，PCIe x1、x4、x8、x16、PCIe迷你卡、MiniPCI等)。在某些實例中，儲存裝置6可以直接耦合(例如，直接焊接)到主機裝置4的母板。

儲存裝置6可以包括用於與主機裝置4接口連接的接口14。接口14可以包括用於與主機裝置4交換數據的數據總線和用於與主機裝置4交換命令的控制總線中的一個或者兩個。接口14可以根據任何適當的協議操作。例如，接口14可以根據一個或多個以下協議操作：先進技術附件(ATA)(例如，串行-ATA(SATA)和並行-ATA(PATA))、光纖信道、小型計算機系統接口(SCSI)、串行附加SCSI(SAS)、外圍組件互連(PCI)、PCI-直達、或者非易失性高速存儲器(NVMe)。接口14的電連接(例如，數據總線、控制總線或者兩者)電連接到控制器8，提供主機裝置4和控制器8之間的電連接，允許數據在主機裝置4和控制器8之間交換。在某些實例中，接口14的電連接還可以允許儲存裝置6從主機裝置4接收功率。

儲存裝置6可以包括NVMA10，其可以包括多個存儲器裝置16Aa-16Nn(集合地，「存儲器裝置16」)。存儲器裝置16中的每一個可以配置為存儲和/或檢索數據。例如，存儲器裝置16的一存儲器裝置可以從指令存儲器裝置存儲數據的控制器8接收數據和消息。類似地，存儲器裝置16的存儲器裝置可以從指令存儲器裝置檢索數據的控制器8接收消息。在某些實例中，存儲器裝置16中的每一個可以被稱為模(die)。在某些實例中，單個物理晶片可以包括多個模(即，多個存儲器裝置16)。在某些實例中，存儲器裝置16中的每一個可以配置為存儲相對大量的數據(例如，128MB、256MB、512MB、1GB、2GB、4GB、8GB、16GB、32GB、64GB、128GB、256GB、512GB、1TB等)。

在某些實例中，存儲器裝置16可以包括快閃記憶體存儲器裝置。快閃記憶體存儲器裝置可以包括基於NAND或者NOR的快閃記憶體存儲器裝置，且可以基於每個快閃記憶體存儲器單元的電晶體的浮置柵極中包括的電荷來存儲數據。在NAND快閃記憶體存儲器裝置中，快閃記憶體存儲器裝置可以被劃分為多個塊。圖2是圖示包括多個塊17A-17N(集合地，「塊17」)的示例存儲器裝置16Aa的概念性框圖，其中每個塊包括多個頁19Aa-19Nm(集合地，「頁19」)。塊17中的每個塊可以包括多個NAND單元。可以使用字線串行地電連接NAND單元的行以定義頁(頁19的一個頁)。多個頁19中的每一個的各個單元可以電連接到各個比特線。控制器8可以在頁級別寫入數據到NAND快閃記憶體存儲器裝置和從NAND快閃記憶體存儲器裝置讀取數據，並在塊級別從NAND快閃記憶體存儲器裝置擦除數據。

在某些實例中，存儲器裝置16可以包括任何類型的非易失性存儲器裝置。存儲器裝置16的一些實例包括，但不限於快閃記憶體存儲器裝置(例如，NAND或者NOR)、相變存儲器(PCM)裝置、阻抗隨機存取存儲器(ReRAM)裝置、磁阻隨機存取存儲器(MRAM)裝置、鐵電隨機存取存儲器(F-RAM)、全息存儲器裝置和任何其他類型的非易失性存儲器裝置。

在某些實例中，控制器8分開地連接到存儲器裝置16的每個存儲器裝置可能是不實際的。這樣，存儲器裝置16和控制器8之間的連接可以多路復用。作為示例，存儲器裝置16可以被分組為信道18A-18N(集合地，「信道18」)。例如，如圖1所示，存儲器裝置16Aa-16An可以被分組為第一信道18A，且存儲器裝置16Na-16Nn可以被分組為第N信道18N。分組為信道18中的每一個的存儲器裝置16可以共享到控制器8的一個或多個連接。例如，分組為第一信道18A的存儲器裝置16可以附加到公共I/O總線和公共控制總線。儲存裝置6可以包括用於信道18的每個信道的公共I/O總線和公共控制總線。在某些實例中，信道18的每個信道可以包括可以用於每個信道上的多路存儲器裝置的一組晶片啟用(CE)線。例如，每個CE行可以連接到存儲器裝置18中的各個存儲器裝置。以這種方式，可以減少控制器8和存儲器裝置18之間的單獨連接的數目。另外，因為每個信道具有到控制器8的獨立的一組連接，由於控制器8可以同時發布不同命令到每個信道，連接的減少可以不顯著地影響數據吞吐率。

儲存裝置6可以包括電源11，該電源11可以向儲存裝置6的一個或多個組件提供功率。當在標準模式下操作時，電源11可以使用由外部裝置，比如主機裝置4提供的功率，來向一個或多個組件提供功率。例如，電源11可以使用經由接口14從主機裝置4接收到功率而向一個或多個組件提供功率。在某些實例中，電源11可以包括配置為當在關閉模式下操作時，比如在停止從外部裝置接收到功率的情況下向一個或多個組件提供功率的一個或多個儲能組件。以這種方式，電源11可以用作機載備用電源。一個或多個儲能組件的一些實例包括，但不限於電容器、超級電容器、電池等。

儲存裝置6還可以包括由控制器8使用以存儲信息的易失性存儲器12。在某些實例中，控制器8可以使用易失性存儲器12作為高速緩存。例如，控制器8可以在易失性存儲器12中存儲高速緩存的信息13，直到高速緩存的信息13被寫入到存儲器裝置16為止。如圖1所示，易失性存儲器12可以消耗從電源11接收到的功率。易失性存儲器12的實例包括，但不限於隨機存取存儲器(RAM)、動態隨機存取存儲器(DRAM)、靜態RAM(SRAM)和同步動態RAM(SDRAM(例如，DDR1、DDR2、DDR3、DDR3L、LPDDR3、DDR4等))。

儲存裝置6包括可以管理儲存裝置6的一個或多個操作的控制器8。例如，控制器8可以管理數據從存儲器裝置16的讀取和/或數據到存儲器裝置16的寫入。在某些實例中，控制器8可以執行一個或多個操作以管理由存儲器裝置16存儲的數據。例如，控制器8可以執行一個或多個操作以保證由存儲器裝置16存儲的數據的完整性，比如存儲用於由存儲器裝置16存儲的用戶數據的奇偶校驗數據。以下參考圖3討論控制器8的附加細節。

根據本公開的一個或多個技術，儲存裝置6可以包括一個或多個奇偶校驗存儲器裝置20，其可以由控制器8使用以存儲至少一些奇偶校驗信息。在某些實例中，奇偶校驗存儲器裝置20可以包括任何類型的非易失性存儲器裝置。奇偶校驗存儲器裝置20的一些實例包括，但不限於快閃記憶體存儲器裝置，比如NAND快閃記憶體存儲器裝置和/或NOR快閃記憶體存儲器裝置，儲存類的存儲器裝置，全息存儲器裝置和任何其他類型的非易失性存儲器裝置。儲存類的存儲器裝置的一些實例包括，但不限於相變存儲器(PCM)裝置、阻抗隨機存取存儲器(ReRAM)裝置、磁阻隨機存取存儲器(MRAM)裝置和鐵電隨機存取存儲器(F-RAM)。在某些實例中，儲存類的存儲器裝置可以是字節可訪問的，具有相對高的耐久性(可與快閃記憶體存儲器相比或者大於快閃記憶體存儲器)，具有相對低的寫和讀等待時間(例如，低於快閃記憶體存儲器，在某些實例中可與DRAM相比)。

如上所述，控制器8可以使得存儲器裝置16、奇偶校驗存儲器裝置20或者兩者存儲與由存儲器裝置16存儲的用戶數據相關聯的奇偶校驗數據。例如，當存儲用戶數據塊時，控制器8可以確定和存儲用戶數據塊與用戶數據的異或(XOR)。當檢索用戶數據塊時，控制器8可以讀取存儲的用戶數據塊和與用戶數據塊相關聯的存儲的奇偶校驗數據兩者，並使用所存儲的奇偶校驗數據以驗證用戶數據塊。在某些實例中，控制器8可以在存儲器裝置的相同物理頁中存儲奇偶校驗數據與用戶數據。例如，控制器8可以在圖2的存儲器裝置16Aa的塊17A的頁19Aa中與用戶數據一起存儲奇偶校驗數據。

由控制器8使用的奇偶校驗數據的大小可以被稱為ECC強度。在某些實例中，奇偶校驗數據的較大的大小可以提供相對於數據損壞錯誤的更好的保護。但是，隨著奇偶校驗數據的大小增加，由奇偶校驗數據消耗的存儲器的量也增加。在某些實例中，比如在控制器8在存儲器裝置的相同物理頁中存儲奇偶校驗數據與用戶數據的情況下，奇偶校驗數據的大小可能限於用戶數據塊的大小和存儲器裝置的物理頁的大小之間的差值。例如，在物理頁19Aa的大小是8320位元組且用戶數據塊的大小是8192位元組的情況下，控制器8可以在與用戶數據相同的頁中存儲的奇偶校驗數據的大小可能限於128位元組。但是，在某些實例中，可能期望控制器8存儲比用戶數據塊的大小和存儲器裝置的物理頁的大小之間的有限大小差值更大的奇偶校驗數據，例如，以提供相對於數據損壞錯誤的更強的保護。

在某些實例中，控制器8可以使得奇偶校驗數據的大小獨立於存儲器裝置16的物理頁的大小，存儲器裝置16的物理頁的大小和用戶數據塊的大小之間的差值，或者兩者。例如，控制器8可以在存儲器裝置16內的不同物理頁存儲用戶數據和至少一些奇偶校驗數據。作為一個實例，控制器8可以在存儲器裝置16Aa的頁19Aa中與用戶數據一起存儲奇偶校驗數據的第一部分，並在存儲器裝置16Aa的頁19Ab中存儲奇偶校驗數據的第二部分。但是，因為奇偶校驗數據的第二部分存儲在存儲器裝置16的與用戶數據分開的頁中，控制器8可能需要讀取兩個頁(例如，頁19Aa和頁19Ab)以檢索和解碼用戶數據。類似地，當存儲用戶數據時，控制器8可能需要寫入到存儲器裝置16中的兩個不同物理頁，這可能不是期望的(例如，由於增加的周期計數、降低的性能、降低的可靠性和增加的讀取幹擾)。作為另一實例，與在存儲器裝置16的存儲器裝置內與相應的用戶數據不同的物理頁存儲奇偶校驗數據相反地，控制器8可以在奇偶校驗存儲器裝置20中存儲奇偶校驗數據的至少一部分。例如，控制器8可以確定用於用戶數據塊的奇偶校驗數據，在存儲器裝置16中存儲用戶數據塊，和在奇偶校驗存儲器裝置20中存儲奇偶校驗數據的至少一部分。在某些實例中，控制器8可以並行地將奇偶校驗數據的至少一部分寫入到奇偶校驗存儲器裝置20和將用戶數據塊寫入到存儲器裝置16。類似地，在某些實例中，控制器8可以並行地從奇偶校驗存儲器裝置20讀取奇偶校驗數據的至少一部分和從存儲器裝置16讀取用戶數據塊。以這種方式，控制器8可以使用較大尺寸的奇偶校驗數據而沒有或者具有減少的不想要的效果(例如，增加周期計數、降低的性能、降低的可靠性和增加的讀取幹擾)。

圖3是圖示控制器8的示例細節的概念性和示意性框圖。在某些實例中，控制器8可以包括地址轉換模塊22、寫入模塊24、維護模塊26、讀取模塊28、調度模塊30和多個信道控制器32A-32N(集合地，「信道控制器32」)。在其他實例中，控制器8可以包括附加的模塊或者硬體單元，或者可以包括更少的模塊或者硬體單元。控制器8可以包括微處理器、數位訊號處理器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或者其他數字邏輯電路。

控制器8可以經由接口14與主機裝置4接口連接，並管理數據到存儲器裝置16的存儲和數據從存儲器裝置16的檢索。例如，控制器8的寫入模塊24可以管理到存儲器裝置16的寫入。例如，寫入模塊24可以經由接口14從主機裝置4接收消息，該消息指令儲存裝置6存儲與邏輯地址相關聯的數據和可以被稱為用戶數據的數據。寫入模塊24可以管理用戶數據到存儲器裝置16的寫入。

例如，寫入模塊24可以與地址轉換模塊22通信，該地址轉換模塊22管理在由主機裝置4使用以管理數據的儲存位置的邏輯地址和由寫入模塊24使用以指導數據到存儲器裝置的寫入的物理塊地址之間的轉換。控制器8的地址轉換模塊22可以使用將由存儲器裝置16存儲的數據的邏輯地址(或者邏輯塊地址)轉換為由存儲器裝置16存儲的數據的物理塊地址的快閃記憶體轉換層或者表。例如，主機裝置4可以在到儲存裝置6的指令或者消息中使用由存儲器裝置16存儲的數據的邏輯塊地址，同時寫入模塊24使用數據的物理塊地址以控制數據到存儲器裝置16的寫入。(類似地，讀取模塊28可以使用物理塊地址以控制數據從存儲器裝置16的讀取。)物理塊地址對應於存儲器裝置16的實際的物理塊。在某些實例中，地址轉換模塊22可以在易失性存儲器12中，比如高速緩存的信息13內存儲快閃記憶體轉換層或者表。

以這種方式，可以允許主機裝置4使用用於某個數據集的靜態邏輯塊地址，同時數據實際上存儲的物理塊地址可以改變。地址轉換模塊22可以維持快閃記憶體轉換層或者表以將邏輯塊地址映射到物理塊地址，以允許由主機裝置4使用靜態邏輯塊地址同時數據的物理塊地址可以改變，例如，由於耗損均衡、垃圾收集等。

如上所述，控制器8的寫入模塊24可以執行一個或多個操作以管理數據到存儲器裝置16的寫入。例如，寫入模塊24可以通過選擇存儲器裝置16內的一個或多個塊以存儲數據和使得包括所選的塊的存儲器裝置16的存儲器裝置實際上存儲數據，來管理數據到存儲器裝置16的寫入。如上所述，寫入模塊24可以使得地址轉換模塊22基於所選的塊更新快閃記憶體轉換層或者表。例如，寫入模塊24可以從主機裝置4接收包括數據和邏輯塊地址的單元的消息，選擇存儲器裝置16的特定的存儲器裝置內的塊以存儲數據，使得存儲器裝置16的特定的存儲器裝置實際上存儲數據(例如，經由與特定的存儲器裝置對應的信道控制器32的信道控制器)，和使得地址轉換模塊22更新快閃記憶體轉換層或者表以指示邏輯塊地址對應於特定的存儲器裝置內的所選的塊。

讀取模塊28可以類似地控制數據從存儲器裝置16的讀取。例如，讀取模塊28可以從主機裝置4接收請求具有相關聯的邏輯塊地址的數據的消息。地址轉換模塊22可以使用快閃記憶體轉換層或者表將邏輯塊地址轉換為物理塊地址。讀取模塊28然後可以控制一個或多個信道控制器32以從物理塊地址檢索數據。類似於寫入模塊24，讀取模塊28可以選擇一個或多個塊並將可以使得信道控制器32從所選的塊讀取數據的消息傳遞到信道控制器32。

為了將具有邏輯值0(充電的)的比特寫入到具有前一邏輯值1(未充電的)的比特，使用大電流。該電流可以充分地大，使得其可能導致相鄰快閃記憶體存儲器單元的電荷的無意改變。為了保護免於無意改變，快閃記憶體存儲器單元的整個塊可以在將任何數據寫入到塊內的單元之前被擦除到邏輯值1(未充電的)。因此，快閃記憶體存儲器單元可以在塊級別被擦除和在頁級別被寫入。

因此，即使為了寫入可能消耗小於一個頁的量的數據，控制器8也可能使得整個塊被擦除。這可能導致寫入放大，這指的是要寫入到存儲器裝置16的從主機裝置4接收到數據量和實際上寫入到存儲器裝置16的數據量之間的比率。寫入放大促成了快閃記憶體存儲器單元比不發生寫入放大時更快的耗損。當由於用於擦除快閃記憶體存儲器單元的相對高的電壓而擦除快閃記憶體存儲器單元時，快閃記憶體存儲器單元的耗損可能發生。在多個擦除周期上，相對高的電壓可能造成快閃記憶體存儲器單元的改變。最終，快閃記憶體存儲器單元可能損壞，以使得數據可能不再被寫入到單元。

控制器8可以實現以減小快閃記憶體存儲器單元的寫入放大和耗損的一個技術包括將從主機裝置4接收到的數據寫入到未使用的塊(例如，圖2的塊17)或者部分地使用的塊。例如，如果主機裝置4發送數據到僅包括已經由儲存裝置6存儲的數據的小改變的儲存裝置6。則控制器可以將舊的數據標記為陳舊的或者不再有效的。隨著時間，與擦除保存舊的數據的塊和將所更新的數據寫入到相同塊相比，這可能減少暴露的擦除操作塊的數目。

響應於從主機裝置4接收寫入命令，寫入模塊24可以確定在存儲器裝置16的哪個物理位置(塊17)寫入數據。例如，寫入模塊24可以從地址轉換模塊22或者維護模塊26請求為空的(例如，不存儲數據)、部分地空的(例如，僅塊的一些頁存儲數據)或者存儲至少一些無效(或者陳舊的)數據的一個或多個物理塊地址。在接收一個或多個物理塊地址的情況下，寫入模塊24可以定義和/或選擇一個或多個塊，並將使得信道控制器32寫入數據到塊的消息傳遞到信道控制器32A-32N(集合地，「信道控制器32」)。

信道控制器32的每個信道控制器可以連接到信道18的各個信道。在某些實例中，控制器8可以包括與儲存裝置2的信道18的數目相同數目的信道控制器32。信道控制器32可以例如，在寫入模塊24、讀取模塊28和/或維護模塊26的控制之下，執行連接到各個信道的存儲器裝置16的尋址、編程、擦除和讀取的親密控制。

維護模塊26可以配置為執行與維持儲存裝置6(例如，存儲器裝置16)的性能和延伸使用壽命有關的操作。例如，維護模塊26可以實現耗損均衡或者垃圾收集中的至少一個。

控制器8的調度模塊30可以執行一個或多個操作以調度要由存儲器裝置16執行的活動。例如，調度模塊30可以調度從控制器8的其他組件接收到的請求以命令一個或多個存儲器裝置16在運行時間期間執行一個或多個活動。在某些實例中，調度模塊30可以調度而以接收請求的次序執行這些請求(例如，先進先出或者FIFO)。在某些實例中，調度模塊30可以基於一個或多個因素調度請求，該一個或多個因素可以包括，但不限於請求的類型(例如，讀取請求、寫入請求、擦除請求、垃圾收集請求等)、從接收到請求開始經過的時間量、由請求的執行消耗的功率的量、帶寬考慮等。

在某些實例中，除使得由存儲器裝置16存儲用戶數據的單元之外，寫入模塊24還可以使得存儲器裝置16存儲可以用於如果一個或多個塊故障或者變得損壞則恢復和/或驗證數據單元的信息(奇偶校驗數據)。在某些實例中，寫入模塊24使得在存儲器裝置16的存儲器裝置的相同物理頁中存儲奇偶校驗數據與用戶數據。例如，地址轉換模塊22可以實現可以將單個物理頁地址映射到單個邏輯頁地址的簡單的邏輯到物理地址映射方案。以下參考圖4和圖5描述這種方案的實例。

在某些實例中，可能期望寫入模塊24使得對於用戶數據塊存儲更多奇偶校驗數據。例如，隨著使用存儲器裝置16和老化，存儲器裝置16的存儲器單元的可靠性可能惡化。在某些實例中，存儲器裝置16的存儲器單元的可靠性可以量化為比特誤碼率(BER)。同樣地，為了改進讀取模塊28成功地檢索用戶數據塊的概率，寫入模塊24可以隨著BER增加存儲更大大小的奇偶校驗數據。作為一個實例，在BER小於閾值的情況下，寫入模塊24可以對於每個用戶數據塊存儲比當BER大於閾值時更少的奇偶校驗數據。

但是，在某些實例中，寫入模塊24可能不能容易地使得存儲的奇偶校驗數據的量更大。例如，在寫入模塊24使得用於用戶數據塊的奇偶校驗數據與用戶數據存儲在存儲器裝置16的存儲器裝置的相同物理頁中的實例中，奇偶校驗數據的大小可能限於用戶數據塊的大小和存儲器裝置的頁面的大小之間的差值。例如，在存儲器裝置中的物理頁可以存儲8320位元組且用戶數據塊的大小是8192位元組的情況下，奇偶校驗數據的大小可能限於128位元組。該大小限制可以防止寫入模塊24容易地增加存儲的奇偶校驗數據的量，這可能是不期望的。

圖4是圖示在存儲器裝置的相同頁存儲的用戶數據和相應的奇偶校驗數據的示例邏輯配置的概念圖。如圖4所示，用戶數據40A和相應的奇偶校驗數據42A可以與邏輯頁地址44A相關聯，且用戶數據40B和相應的奇偶校驗數據42B可以與邏輯頁地址44B相關聯。長度46可以表示在每個邏輯頁地址用戶數據和奇偶校驗數據的組合長度。在某些實例中，用戶數據40A和用戶數據40B每個可以是8192位元組長且奇偶校驗數據42A和奇偶校驗數據42B每個是128位元組長，以使得在每個邏輯頁地址要存儲的數據的組合長度可以是8320位元組。圖5是在存儲器裝置的相同頁存儲的用戶數據和相應的奇偶校驗數據的示例物理配置的概念圖。在某些實例中，物理頁地址50A和物理頁地址50B可以分別對應於圖2的頁19Aa和頁19Ab。長度48可以表示寫入模塊24可以使得在每個物理頁地址存儲的數據的最大尺寸。在某些實例中，長度48可以是8320位元組。

在邏輯頁地址的數據塊的組合大小小於或等於可以在每個物理頁地址存儲的數據的最大大小的情況下，寫入模塊24可以使得在每個邏輯頁地址的數據塊寫入到物理頁地址而不重排。在圖4和圖5的實例中，因為邏輯頁地址44A的數據塊(即，用戶數據40A和奇偶校驗數據42A)的組合長度小於或等於長度48，所以寫入模塊24可以使得在邏輯頁地址44A的數據塊寫入到物理頁地址50A而不重排。但是，在該實例中，在用戶數據40A和奇偶校驗數據42A的組合大小不大於長度48的情況下，寫入模塊24不可能增加奇偶校驗數據42A的大小。如上所述，該限制可能是不期望的。

在某些實例中，寫入模塊24可以使得奇偶校驗數據的大小獨立於存儲器裝置16的物理頁的大小。例如，寫入模塊24可以在存儲器裝置16內的不同物理頁存儲用戶數據和至少一些奇偶校驗數據。作為一個實例，控制器8可以在存儲器裝置16Aa的頁19Aa中與用戶數據一起存儲奇偶校驗數據的第一部分，並在存儲器裝置16Aa的頁19Ab中存儲奇偶校驗數據的第二部分。因為奇偶校驗數據的第二部分存儲在存儲器裝置16的與用戶數據分開的頁中，讀取模塊28可以讀取兩個頁(例如，頁19Aa和頁19Ab)以檢索用戶數據。類似地，當存儲用戶數據時，寫入模塊24可以寫入到存儲器裝置16中的兩個不同物理頁。

在某些實例中，可以使得由寫入模塊24存儲的奇偶校驗數據的大小獨立於存儲器裝置的物理頁的大小。例如，地址轉換模塊22可以實現可以將邏輯頁地址映射到多個物理頁地址的先進的邏輯到物理地址映射方案。以下參考圖6和圖7描述這種方案的實例。

圖6是圖示在存儲器裝置的不同頁存儲的用戶數據和至少一些奇偶校驗數據的示例邏輯配置的概念圖。如圖6所示，用戶數據40A和相應的奇偶校驗數據42A1和奇偶校驗數據42A2可以與邏輯頁地址44A相關聯，且用戶數據40B和相應的奇偶校驗數據42B1和奇偶校驗數據42B2可以與邏輯頁地址44B相關聯。長度46可以表示在每個邏輯頁地址的用戶數據和奇偶校驗數據的組合長度。在圖6的實例中，用戶數據40A和用戶數據40B每個可以是8192位元組長且奇偶校驗數據42A1、奇偶校驗數據42A2、奇偶校驗數據42B1和奇偶校驗數據42B2每個可以是128位元組長，以使得要在每個邏輯頁地址存儲的數據的組合長度可以是8448位元組。圖7是圖示在存儲器裝置的不同頁存儲的用戶數據和至少一些奇偶校驗數據的示例物理配置的概念圖。在某些實例中，物理頁地址50A、物理頁地址50B和物理頁地址50C可以分別對應於圖2的頁19Aa、19Ab和頁19Ac。長度48可以表示寫入模塊24可以使得在每個物理頁地址存儲的數據的最大尺寸。在圖7的實例中，長度48可以是8320位元組。

如上所述，在邏輯頁地址的數據塊的組合大小小於或等於可以在每個物理頁地址存儲的數據的最大大小的情況下，寫入模塊24可以使得在每個邏輯頁地址的數據塊寫入到物理頁地址而不重排。但是，在圖6和圖7的實例中，因為在邏輯頁地址44A的數據塊(即，用戶數據40A、奇偶校驗數據42A1和奇偶校驗數據42A2)的組合長度大於長度48，所以寫入模塊24可以使得在邏輯頁地址44A的數據塊被寫入到多個物理頁地址。例如，為了使寫入模塊24能夠在邏輯頁地址44A存儲數據塊，地址轉換模塊22可以將邏輯頁地址44A映射到物理頁地址50A的全部和物理頁地址50B的第一部分。類似地，為了使寫入模塊24能夠在邏輯頁地址44B存儲數據塊，地址轉換模塊22可以將邏輯頁地址44B映射到物理頁地址50B的第二部分和物理頁地址50C的第一部分。基於該映射，寫入模塊24可以在物理頁地址50A存儲用戶數據40A和奇偶校驗數據42A1，在物理頁地址50B存儲奇偶校驗數據42A2和用戶數據40B，並在物理頁地址50C存儲奇偶校驗數據42B1和奇偶校驗數據42B2。以這種方式，寫入模塊24可以存儲較大尺寸的奇偶校驗數據。

因為奇偶校驗數據的一部分可以存儲在與用戶數據分開的頁中，所以寫入模塊24可以執行兩個寫操作以存儲用戶數據塊。類似地，讀取模塊28可以執行兩個讀操作以檢索用戶數據塊。在某些實例中，檢索或者存儲單個用戶數據塊的多個讀或者寫操作可能是不期望的(例如，由於增加的周期計數、降低的性能、降低的可靠性和增加的讀取幹擾)。

因此，在某些實例中，代替在單個存儲器裝置(例如，存儲器裝置16的存儲器裝置)內與相應的用戶數據不同的物理頁存儲奇偶校驗數據的至少一部分，寫入模塊24可以在奇偶校驗存儲器裝置20中存儲奇偶校驗數據的至少一部分。例如，寫入模塊24可以確定用於用戶數據塊的奇偶校驗數據，在存儲器裝置16中存儲用戶數據塊，和在奇偶校驗存儲器裝置20中存儲奇偶校驗數據的至少一部分。以下參考圖8和圖9描述這種方案的實例。在某些實例中，寫入模塊24可以並行地將奇偶校驗數據的至少一部分寫入到奇偶校驗存儲器裝置20和將用戶數據塊寫入到存儲器裝置16。類似地，在某些實例中，讀取模塊28可以並行地從奇偶校驗存儲器裝置20讀取奇偶校驗數據的至少一部分和從存儲器裝置16讀取用戶數據塊。以這種方式，寫入模塊24可以使用較大尺寸的奇偶校驗數據而沒有或者具有減少的不想要的效果(例如，增加周期計數、降低性能、降低可靠性和增加讀取幹擾)。

圖8是圖示在不同存儲器裝置存儲的用戶數據和至少一些奇偶校驗數據的示例邏輯配置的概念圖。如圖8所示，用戶數據40A和相應的奇偶校驗數據42A1和奇偶校驗數據42A2可以與邏輯頁地址44A相關聯，且用戶數據40B和相應的奇偶校驗數據42B1和奇偶校驗數據42B2可以與邏輯頁地址44B相關聯。長度46可以表示在每個邏輯頁地址用戶數據和奇偶校驗數據的組合長度。在圖8的實例中，用戶數據40A和用戶數據40B每個可以是8192位元組長且奇偶校驗數據42A1、奇偶校驗數據42A2、奇偶校驗數據42B1和奇偶校驗數據42B2每個可以是128位元組長，以使得要在每個邏輯頁地址存儲的數據的組合長度可以是8448位元組。

圖9是圖示在不同存儲器裝置存儲的用戶數據和至少一些奇偶校驗數據的示例物理配置的概念圖。在某些實例中，物理頁地址50A和物理頁地址50B可以分別對應於圖2的頁19Aa和頁19Ab。長度48可以表示寫入模塊24可以使得在存儲器裝置16的每個物理頁地址存儲的數據的最大尺寸。在圖9的實例中，長度48可以是8320位元組。長度52可以表示寫入到奇偶校驗存儲器裝置20的奇偶校驗存儲器裝置的奇偶校驗數據的大小。

如圖9所示，寫入模塊24可以在奇偶校驗存儲器裝置20中存儲奇偶校驗數據的至少一部分。例如，寫入模塊24可以確定用於用戶數據40A的第一奇偶校驗數據42A1和第二奇偶校驗數據42A2。如圖8所示，用戶數據40A、第一奇偶校驗數據42A1和第二奇偶校驗數據42A2可以全部與邏輯頁地址44A相關聯。地址轉換模塊22可以提供將用戶數據40A和第一奇偶校驗數據42A1映射到可以對應於圖2的頁19Aa的存儲器裝置16的物理頁地址50A，並將第二奇偶校驗數據42A2映射到奇偶校驗存儲器裝置20的映射。基於該映射，寫入模塊24可以使得用戶數據40A和第一奇偶校驗數據42A1寫入到圖2的存儲器裝置16Aa的頁19Aa，和使得第二奇偶校驗數據42A2寫入到奇偶校驗存儲器裝置20。

圖10是根據本公開的一個或多個技術的用於在與相應的用戶數據不同的存儲器裝置中存儲奇偶校驗數據的示例技術的流程圖。為了描述的便利，將同時參考圖1和圖3的儲存裝置6和控制器8來描述圖10的技術，雖然具有與儲存裝置6或者控制器8的配置不同的配置的計算裝置可以執行圖10的技術。

如圖10所示，控制器8可以接收要存儲的數據塊(1002)。例如，控制器8的寫入模塊24可以從圖1的主機4接收要存儲的用戶數據塊。控制器8可以確定用於數據塊的奇偶校驗數據(1004)。例如，寫入模塊24可以確定用於從主機裝置4接收到的用戶數據塊的XOR奇偶校驗數據。在某些實例中，寫入模塊24可以選擇奇偶校驗數據的大小以確定用於數據塊。例如，寫入模塊24可以基於存儲器裝置16的一個或多個健康統計，比如比特誤碼率(BER)來選擇奇偶校驗數據的大小。作為一個實例，在BER小於閾值的情況下，寫入模塊24可以選擇較小尺寸的奇偶校驗數據(例如，在數據塊的大小是8192位元組的情況下128位元組)以然後當BER大於閾值(例如，在數據塊的大小是8192位元組的情況下256位元組)時確定用於數據塊。

控制器8可以確定奇偶校驗數據和數據塊的組合大小是否大於主儲存陣列的頁的大小(1006)。例如，寫入模塊24可以確定奇偶校驗數據和數據塊的組合大小是否大於非易失性存儲器陣列10的存儲器裝置16的存儲器裝置的頁的大小。

如果奇偶校驗數據和數據塊的組合大小不大於主儲存陣列的頁的大小(1006的「否」分支)，則控制器8可以將數據塊和奇偶校驗數據寫入到主儲存陣列的頁(1008)。例如，寫入模塊24可以使得信道控制器32A將數據塊和奇偶校驗數據寫入到圖2的存儲器裝置16Aa的塊17A的頁19Aa。

如果奇偶校驗數據和數據塊的組合大小大於主儲存陣列的頁的大小(1006的「是」分支)，則控制器8可以將數據塊和奇偶校驗數據的第一部分寫入到主儲存陣列的頁，且將奇偶校驗數據的第二部分寫入到奇偶校驗存儲器裝置(1010)。例如，寫入模塊24可以使得信道控制器32A將數據塊和奇偶校驗數據的第一部分寫入到頁19Aa，並使得奇偶校驗存儲器裝置20的奇偶校驗存儲器裝置存儲奇偶校驗數據的第二部分。以這種方式，控制器8可以在與相應的數據塊分開的存儲器裝置中存儲奇偶校驗數據的至少一部分。

上述操作僅是一個實例且考慮其它變型。例如，在某些實例中，控制器8可以不在主儲存陣列中存儲任意奇偶校驗數據且可以總是在奇偶校驗存儲器裝置存儲奇偶校驗數據，而無論奇偶校驗數據的大小如何。

本公開中描述的技術可以至少部分地以硬體、軟體、固件或者其任何組合實現。例如，所描述的技術的各種方面可以在一個或多個處理器內實現，處理器包括一個或多個微處理器、數位訊號處理器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或者任何其他等效的集成或者分立邏輯電路，以及這種組件的任何組合。術語「處理器」或者「處理電路」可以單獨地或者與其他邏輯電路結合地泛指任何前述邏輯電路，或者任何其他等效電路。包括硬體的控制單元也可以執行本公開的一個或多個技術。

這種硬體、軟體和固件可以在相同裝置內或者分開的裝置內實現，以支持本公開中描述的各種技術。另外，任何所描述的單元、模塊或組件可以一起實現或者分開地實現為分立的但是可互操作的邏輯器件。作為模塊或者單元的不同特徵的敘述意在強調不同功能方面，且不必須意味著這種模塊或者單元必須由分開的硬體、固件或者軟體組件實現。而是，與一個或多個模塊或單元相關聯的功能性可以由分開的硬體、固件或者軟體組件執行，或者集成在公共的或者分開的硬體、固件或者軟體組件內。

本公開中描述的技術也可以以包括以指令編碼的計算機可讀存儲介質的製造物具體表現或者編碼。在包括編碼的計算機可讀存儲介質的製造物中嵌入或者編碼的指令可以使得一個或多個可編程處理器或者其他處理器實現在這裡描述的一個或多個技術，比如當在計算機可讀存儲介質中包括或者編碼的指令由一個或多個處理器執行時。計算機可讀存儲介質可以包括隨機存取存儲器(RAM)、只讀存儲器(ROM)、可編程只讀存儲器(PROM)、可擦可編程只讀存儲器(EPROM)、電可擦可編程只讀存儲器(EEPROM)、快閃記憶體存儲器、硬碟、緻密盤ROM(CD-ROM)、軟盤、磁帶、磁介質、光介質或者其他計算機可讀介質。在某些實例中，製造物可以包括一個或多個計算機可讀存儲介質。

在某些實例中，計算機可讀存儲介質可以包括非瞬時介質。術語「非瞬時」可以指示存儲介質不具體表現為載波或者傳播的信號。在某些實例中，非瞬時存儲介質可以存儲可能隨時間改變的數據(例如，在RAM或者高速緩存中)。

已經描述了各種實例。這些及其他實例在以下權利要求的範圍內。