製作光電二極體的方法、光電二極體及光感應器與流程

2023-04-25 17:55:16

本發明涉及半導體技術，特別是涉及製作光電二極體的方法、光電二極體及光感應器。

背景技術：

發光二極體(英文為lightemittingdiode，簡稱led)是半導體二極體的一種，它能將電能轉化為光能，發出黃、綠、藍等各種顏色的可見光及紅外和紫外不可見光。與小白熾燈泡及氖燈相比，它具有工作電壓和電流低、可靠性高、壽命長且可方便調節發光亮度等優點。

現如今，隨著半導體工藝技術的發展，光電二極體與模擬電路中元器件的集成也成為人們所關注的焦點之一。模擬電路中的元器件可以為雙極結型電晶體(bipolarjunctiontransistor，bjt)、金屬氧化物半導體場效應電晶體(metaloxidsemiconductor，mos)、橫向擴散金屬氧化物半導體(laterallydiffusedmetaloxidesemiconductor，ldmos)或其他有源器件。在保持現有半導體工藝中原有器件性能不變的情況下，想要在任意工藝平臺上集成光電二極體，大多採用和集成電路不兼容的特殊工藝，和模擬電路無法集成在同一個晶片上，成本較高，工藝過程複雜。

技術實現要素：

基於此，有必要針對在保持原有工藝中元器件性能不變的情況下，無法將光電二極體與模擬電路集成在同一個晶片上、成本較高的問題，提供一種在模擬電路中集成光電二極體的方法、光電二極體及光感應器。

一種製作光電二極體的方法，包括：

提供半導體襯底，並在所述半導體襯底中形成光電二極體pn結，所述光電二極體pn結與所述模擬電路中的有源器件同步形成；

在所述半導體襯底上沉積形成多層結構；

在所述多層結構中形成窗口，所述窗口開設在所述光電二極體的pn結上方；

在所述窗口區域表面沉積氮化矽和/或二氧化矽形成反射層。

在其中一個實施例中，所述在模擬電路中集成光電二極體的方法與bcd工藝完全兼容，其中，所述光電二極體pn結與所述模擬電路中的有源器件同步形成的具體步驟包括：

在半導體襯底上進行離子注入，形成第一導電類型埋層和第二導電類型埋層，在所述半導體襯底上熱生長第一導電類型外延層；

在所述第一導電類型外延層分別注入第一導電類型雜質和第二導電類型雜質，形成第一導電類型阱區和第二導電類型阱區，在所述第一導電類型埋層與所述第二導電類型阱區形成光電二極體pn結；

依照coms工藝，在所述第一導電類型外延層上進行澱積和局部氧化，製作所述有源器件或所述模擬電路的多個有源區和場氧化隔離區；

在所述第一導電類型外延層的不同區域分別進行第一導電類型和第二導電類型源漏注入，形成光電二極體的陽極和陰極。

在其中一個實施例中，在所述半導體襯底上沉積形成多層結構，包括：

在所述光電二極體的陽極和陰極區域依次沉積矽化物和金屬，形成交替的介質層和金屬層，形成多層結構，並在所述介質層上設有通孔，形成光電二極體的陽極和陰極的引出線以及模擬電路的導電線。

在其中一個實施例中，在所述多層結構中形成窗口，包括：

在所述金屬層上沉積氮化物，形成鈍化層，並在所述介質層和鈍化層中形成窗口，所述窗口位於光電二極體pn結的上方，所述窗口向所述半導體襯底方向延伸至所述場氧化隔離層或所述半導體襯底。

在其中一個實施例中，所述形成第一導電類型阱區和第二導電類型阱區採用bcd工藝中dmos器件中阱區的形成方法。

在其中一個實施例中，所述第一導電類型和第二導電類型源漏注入採用bcd工藝中的cmos器件中的源漏注入或者採用bcd工藝中雙極結型電晶體的發射極注入。

在其中一個實施例中，所述第一導電類型與所述第二導電類型的導電性相反。

在其中一個實施例中，在所述多層結構中形成窗口的方法包括：幹法腐蝕和溼法腐蝕，所述幹法腐蝕量大於所述溼法腐蝕量，其中，所述介質層越多，所述幹法腐蝕量與溼法腐蝕量的比值就越大。

在其中一個實施例中，所述鈍化層包括通過沉積形成依次層疊的二氧化矽層和氮化矽層。

在其中一個實施例中，在所述多層結構中形成窗口的步驟為：

幹法腐蝕去除所述鈍化層中的氮化矽層；

幹法腐蝕去除所述鈍化層的二氧化矽層和部分介質層的二氧化矽層；

根據剩餘的部分介質層的厚度，選擇幹法腐蝕量和溼法腐蝕量的比例，結合幹法腐蝕和溼法腐蝕形成窗口。

一種光電二極體，包括：

依次形成在所述半導體襯底中的第一導電類型埋層和第二導電類型埋層；

在所述半導體襯底的上表面形成第一導電類型外延層，並在所述第一導電類型外延層中形成第一導電類型阱區和第二導電類型阱區，在所述第一導電類型埋層與所述第二導電類型阱區形成光電二極體的pn結；

在所述第一導電類型外延層上製作有源器件或模擬電路的多個有源區和場氧化隔離區；

在所述第一導電類型外延層的不同區域分別進行第一導電類型和第二導電類型源漏注入，形成光電二極體的陽極和陰極；

位於所述半導體襯底上方的介質層、金屬層和鈍化層；

開設在所述光電二極體pn結上方的窗口；所述窗口向所述半導體襯底方向延伸至所述場氧化隔離區或所述半導體襯底；以及

位於所述窗口區域反射層，所述反射層為二氧化矽層和氮化矽層中的至少一種。

在其中一個實施例中，所述反射層的厚度為預設波長條件下所述反射層最小反射率對應的厚度。

一種光感應器，包括模擬電路，還包括所述光電二極體，所述光電二極體與所述模擬電路集成為一體。

在保持現有半導體工藝中原有器件性能不變的情況下，在半導體襯底中形成光電二極體pn結，光電二極體pn結與模擬電路中的有源器件同步形成，就能實現在任意工藝平臺上光電二極體與模擬電路中有源器件的單晶片集成，同時改變光電二極體窗口的腐蝕工藝，在窗口區域增加了反射層，其反射層為二氧化矽層和氮化矽層中的至少一種。光電二極體與模擬電路集成在同一個晶片的工藝過程簡單、成本低。

附圖說明

圖1為在模擬電路中集成製作光電二極體的方法流程圖；

圖2-6為製作光電二極體不同階段的剖面圖；

圖7為窗口區域腐蝕後的掃描電子顯微鏡的形貌圖；

圖8為一實施例光電二極體的剖面圖；

圖9為一實施例光電二極體的剖面圖；

圖10為窗口區域氮化矽澱積後的掃描電子顯微鏡的形貌圖；

圖11為不同材質膜層厚度對應的反射率的關係譜線圖。

具體實施方式

為了便於理解本發明，下面將參照相關附圖對本發明進行更全面的描述。附圖中給出了本發明的較佳實施例。但是，本發明可以以許多不同的形式來實現，並不限於本文所描述的實施例。相反地，提供這些實施例的目的是使對本發明的公開內容的理解更加透徹全面。

除非另有定義，本文所使用的所有的技術和科學術語與屬於本發明的技術領域的技術人員通常理解的含義相同。本文中在本發明的說明書中所使用的術語只是為了描述具體的實施例的目的，不是旨在限制本發明。本文所使用的術語「和/或」包括一個或多個相關的所列項目的任意的和所有的組合。

如圖1所示的為在模擬電路中集成光電二極體的方法流程圖，包括：

s10：提供半導體襯底，並在半導體襯底中形成光電二極體pn結，光電二極體pn結與模擬電路中的有源器件同步形成。

參考圖2，提供半導體襯底100，半導體襯底100為p型矽襯底100。離子注入在半導體襯底上形成第一導電類型埋層110和第二導電類型埋層120，在半導體襯底中熱生長第一導電類型外延層130。

在p型矽襯底100上通過光刻注入形成了第一導電類型埋層110，然後通過自對準注入第二導電類型埋層120。第一導電類型埋層110與第二導電類型埋層120的導電性不同，在本實施例中第一導電類型埋層110為n型埋層，第二導電類型埋層120為p型埋層。

n型埋層110可以作為模擬電路中使用到的雙極結型電晶體bjt或者隔離型橫向擴散金屬氧化物半導體ldmos的n型隔離端。

在p型襯底100中的p型埋層120和n型埋層110上方通過熱生長形成第一類型外延層130，在本實施例中，第一類型外延層130為n型外延層。

在第一導電類型外延層130分別注入第一導電類型雜質和第二導電類型雜質，形成第一導電類型阱區140和第二導電類型阱區150，在第二導電類型埋層120與第一導電類型阱區140，形成光電二極體pn結。p型埋層120連接n阱140與p型半導體襯底100。

在n型外延層130分別注入第一導電類型雜質和第二導電類型雜質，形成第一導電類型阱區140和第二導電類型阱區150。第一導電類型雜質和第二導電類型雜質的導電性相反，在本實施例中，第一導電類型雜質為n型雜質(p或as)，第二導電類型雜質為p型離子(b或ga)。對應的第一導電類型阱區為n型阱區140，第二導電類型阱區為p型阱區150。並在在第二導電類型埋層120與第一導電類型阱區140形成光電二極體pn結。在本實施中，在p型埋層120和n型阱區140形成光電二極體的pn結。在本實施例中n型阱區140和p型阱區150形成的工藝條件與bcd(bipolarcmosdmos，雙極-互補金屬氧化物半導體-雙重擴散金屬氧化物半導體)工藝中的dmos(diffusedmetal-oxidesemiconductor)器件中，p型阱區和n型阱區形成的工藝條件相同，其中，bcd是一種單片集成工藝技術，該技術能夠在同一晶片上製作雙極管bipolar，互補 金屬氧化物半導體cmos(complementarymetaloxidesemiconductor，cmos)和雙重擴散金屬氧化物半導體dmos。從而使得光電二極體的n型阱區、p型阱區與bcd工藝中的dmos器件的n型阱區、p型阱區能夠集成在一起形成。模擬電路中n型阱區、p型阱區的可以作為mos管的襯底或者橫向擴散金屬氧化物半導體(laterallydiffusedmetaloxidesemiconductor，ldmos)的溝道區。

在其他實施例中，光電二極體pn結的形成還可以通過在p+粒子在半導體襯底100的預定區域進行n+或p+重摻雜區擴散而形成，即在n+或p+重摻雜區於p型襯底100處形成光電二極體pn結。

在其他實施例中，在p型矽襯底100上的n阱中的p+重摻雜區形成光電二極體pn結，或在p型矽襯底上的p阱中的n+重摻雜區形成光電二極體pn結。

依照coms工藝，在第一導電類型外延層130上進行澱積和局部氧化，製作有源器件或電路部分的多個有源區和場氧化隔離區200。

在本實施例中，利用現有的標準互補金屬氧化物半導體coms工藝，在n型外延層130上進行澱積和局部氧化，形成有源器件或者電路部分的多個有源區和場氧化隔離區200。其中，有源區、場氧化隔離區200實現對有源器件之間的隔離。

在第一導電類型外延層130的不同區域分別進行第一導電類型和第二導電類型源漏注入。

在本實施例中，在有源區和場氧化隔離區的上面繼續沉積多晶矽，形成多晶矽層(圖中未示)，經過光刻、腐蝕工藝形成有源器件(cmos、ldmos)的柵極。然後對有源器件(cmos、ldmos)進行n型210或p型220注入，其中包括：第一導電類型源漏(n型離子210)注入coms工藝，採用bcd工藝中的cmos器件的n型源漏注入，注入雜質為砷。第二導電類型源漏(p型離子220)注入coms工藝，採用bcd工藝中的cmos器件的p型源漏注入，注入雜質為硼。光電二極體與bcd工藝集成時，通過離子注入作p+(pps)220摻雜和n+(nps)210摻雜，分別形成光電二極體的陽極220和陰極210。光電二極體的陽極220和陰極210的形成分別與bcd工藝中的cmos器件的p型源 漏注入區、n型源漏注入區一起形成。

基於常用半導體工藝(例如bcd工藝)製造光電二極體，降低了生產成本。由於可以採用常用的半導體工藝製造，本實施例的光電二極體可以與其它的電路元件集成製造。

s20：在半導體襯底上沉積形成多層結構。

參考圖3，在光電二極體的陽極220和陰極210區域依次沉積矽化物和金屬形成交替的介質層(310、320、330)和金屬層(314、324、334)，形成多層結構，並在介質層(310、320、330)上設有通孔(312、322、332)，形成模擬電路的導電線和光電二極體的陽極和陰極的引出線。

通過進行層間介質、接觸、金屬化、通孔和鈍化等工藝來形成第一介質層310、第一接觸孔312、第一金屬層314、第二介質層320、第一通孔322、第二金屬層324、第三介質層330、第二通孔332、第三金屬層334。其中圖中標記的區域340、350可以形成模擬電路導電線，也可以用於光電二極體陽極和陰極的引出線。

其中，介質層(310、320、330)為二氧化矽層；金屬層(314、324、334)可以為鋁層。

s30：在多層結構中形成窗口，窗口開設在光電二極的pn結上方。

在金屬層上沉積氮化物，形成鈍化層400，鈍化層400為二氧化矽層或/和氮化矽層。在本實施例中，鈍化層400為依次層疊的氮化矽層和二氧化矽層。

對介質層310、320、330及其鈍化層400通過光刻、腐蝕工藝形成窗口410。其中，窗口410開設在光電二極體pn結至少一部分的上方，窗口410向半導體襯底100方向延伸至場氧化隔離層200(參考圖5)或者半導體襯底100(參考圖6)。

進一步地，腐蝕工藝包括幹法腐蝕和溼法腐蝕，幹法腐蝕量和溼法腐蝕量的比例根據介質層(310、320、330)和金屬層(314、324、334)的層數而定。溼法腐蝕是通過化學蝕刻液和被刻蝕物質之間的化學反應將被刻蝕物質剝離下來的刻蝕方法；幹法腐蝕是指利用高能束與表面薄膜反應，形成揮發性物質，或直接轟擊薄膜表面使之被腐蝕的工藝。傳統的一般只才有幹法腐蝕，這樣就 會造成光電二極體的表面不平整，從而導致光反射率變大，影響光電二極體的發光效率。在本實施例中，介質層(310、320、330)和金屬層(314、324、334)的層數均為3層，幹法腐蝕量與溼法腐蝕量的比例為10:1。在其他實施例中，其介質層和金屬層的層數可以根據具體器件的要求而定，從而，其幹法腐蝕量和溼法腐蝕量的比例也隨之改變。

為了滿足光電二極體需求的表面狀態，幹法腐蝕方法步驟，包括：

首先用幹法腐蝕的工藝去除鈍化層400中的氮化矽層；

然後用幹法腐蝕的工藝去除鈍化層的400二氧化矽層和部分介質層的二氧化矽層；

根據剩餘的部分介質層的厚度，選擇幹法腐蝕和溼法腐蝕的比例(例如：本實施例中幹法腐蝕量：溼法腐蝕量為10:1，在其他實施例中幹法腐蝕量：溼法腐蝕量可以為，例如6:1)，通過結合幹法腐蝕和溼法腐蝕形成窗口。一般幹法腐蝕和溼法腐蝕量的比例與模擬電路中相關的金屬層次相關，金屬層次越多，介質越厚，則所需要的幹法腐蝕量就越多。如圖7所示的為窗口區域腐蝕後的掃描電子顯微鏡的形貌圖。

s50：在窗口區域表面沉積氮化矽和/或二氧化矽形成反射層。

在窗口區域410和鈍化層400的上表面沉積氮化矽和/或二氧化矽，形成反射層500。其中，在本實施例中，反射層500為氮化矽層。而反射層500的厚度為不同光波條件下二氧化矽層和/或所述氮化矽層最小反射率對應的厚度，鑑於光電二極體需要吸收光信號，且反射損耗掉的光信號儘量小。而波谷位置對應厚度的發射率最低，光損耗最少。參考圖8和圖9，鑑於工藝的難易度，在本實施例中，反射層500為氮化矽層，其反射層的厚度為110nm。如圖10所示的為窗口區域氮化矽澱積後的掃描電子顯微鏡的形貌圖。當然可以根據不用模擬電路和對應光電二極體的需求，以及使用的光波波段，可以通過調整工藝流程，在窗口區域410選擇合適厚度的二氧化矽和/或氮化矽，進而實現在任意工藝平臺上集成光電二極體，同時光電二極體還能與模擬電路的單晶片集成。

還可以根據需要，定義鈍化打開的區域，進行幹法腐蝕，腐蝕至金屬層。

如圖8所示的為一實施例光電二極體的剖面圖，圖中光電二極體可用於與 模擬電路的單片集成。其中，光電二極體10a包括：

依次形成在半導體襯底100中的第一導電類型埋層110和第二導電類型埋層120。在本實施例中，半導體襯底100為p型矽襯底，第一導電類型埋層110為n型埋層；第二導電類型埋層120為p型埋層。

在半導體襯底的上表面形成第一導電類型外延層130，並在第一導電類型外延層130中形成第一導電類型阱區140和第二導電類型阱區150，在第二導電類型埋層120與第一導電類型阱區140形成光電二極體的pn結。在本實施例中第一導電類型外延層130為n型外延層，第一導電類型阱區140為n型阱區；第二導電類型阱區150為p型阱區，並在n型阱區140和p型埋層120處形成光電二極體的pn結。

在第一導電類型外延層130上製作器件或電路部分的多個有源區和場氧化隔離區200。在本實施例中，在n型外延層130上製作器件或模擬電路部分的多個有源區和場氧化隔離區200。

在第一導電類型外延層130的不同區域分別進行第一導電類型220和第二導電類型源漏210注入，形成光電二極體的陽極220和陰極210。在本實施例中，在n型外延層的不同區域形成光電二極體的陽極220和陰極210。

位於半導體襯底上方的介質層(310、320、330)、金屬層(314、324、334)和鈍化層400。

在本實施例中，通過進行層間介質、金屬、接觸、通孔和鈍化等工藝來形成第一介質層310、第一接觸孔312、第一金屬層314、第二介質層320、第一通孔322、第二金屬層324、第三介質層330、第二通孔332、第三金屬層334。其中圖中標記的區域340、350可以形成模擬電路導電線，也可以用於光電二極體陽極和陰極的引出線。其中，介質層(310、320、330)，典型地，是氧化物層(sio2層)，其部分可以通過使用氧化蝕刻來去除；金屬層(314、324、334)為鋁層。

開設在光電二極體pn結上方的窗口410。

窗口410向半導體襯底100方向延伸至場氧化隔離區200。在本實施例中，在金屬層314上沉積氮化物，形成鈍化層400，鈍化層400包括依次層疊的二氧 化矽(sio2)層和氮化矽(si3n4)層。並在介質層(310、320、330)和鈍化層400中形成窗口410，窗口410位於光電二極體pn結的上方，窗口410向半導體襯底100方向延伸至場氧化隔離區200。在本實施例中，鈍化層400、介質層一部分被光刻去除，以便窗口410向半導體襯底100方向延伸至場氧化隔離區200。

以及位於窗口410區域的反射層500，反射層500為二氧化矽層和氮化矽層中的至少一種。

反射層500，位於鈍化層400和窗口區域410的上方。反射層500為二氧化矽層和氮化矽層中的至少一種。在本實施例中，反射層500為氮化矽層。而反射層500的厚度為不同波長條件下所述二氧化矽層和/或所述氮化矽層最小反射率對應的厚度，鑑於光電二極體需要吸收光信號，且反射損耗掉的光信號儘量小。而波谷位置對應厚度的發射率最低，光損耗最少。

如圖11所示的為不同材質膜層厚度對應的反射率的關係譜線圖，從圖中可以看出，光波長度λ＝900nm的紅外光的照射下，二氧化矽對應的反射率最低(波谷)的膜層厚度為150nm或者460nm；氮化矽對應的反射率最低(波谷)的膜層厚度為110nm或者330nm。鑑於工藝的難易度，在本實施例中，反射層500為氮化矽層，其反射層的厚度為110nm。當然可以根據不用模擬電路和對應光電二極體的需求，以及使用的光波波段，可以通過調整工藝流程，在窗口區域410選擇合適厚度的二氧化矽和/或氮化矽，進而實現在任意工藝平臺上集成光電二極體，同時光電二極體還能與模擬電路的單晶片集成。

如圖9所示的為一實施例光電二極體的剖面圖，圖中光電二極體可用於與模擬電路的單片集成。其中，光電二極體10b與圖8中光電二極體的結構除了窗口410的延伸位置不同，其他的結構均相同，其中，窗口410向半導體襯底100方向延伸至半導體襯底100。更具體的說，鈍化層400、介質層一部分被光刻去除，以便窗口410向半導體襯底100方向延伸至半導體襯底100。

本實施例可以基於常用半導體工藝(例如cmos工藝)製造該光電二極體，降低了生產成本，並且，由於可以採用常用的半導體工藝製造，本實施例的光電二極體可以與其它的電路元件集成製造。

一種光感應器，包括模擬電路，還包括光電二極體，光電二極體與模擬電路集成為一體。通過對光電二極體的光強控制，實現模擬集成電路的電壓的輸入和電流的輸出。

以上所述實施例的各技術特徵可以進行任意的組合，為使描述簡潔，未對上述實施例中的各個技術特徵所有可能的組合都進行描述，然而，只要這些技術特徵的組合不存在矛盾，都應當認為是本說明書記載的範圍。

以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對發明專利範圍的限制。應當指出的是，對於本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬於本發明的保護範圍。因此，本發明專利的保護範圍應以所附權利要求為準。