具有使用凹切柵極的局部sonos結構的快閃記憶體及其製造方法

2023-04-26 04:40:11

專利名稱：具有使用凹切柵極的局部sonos結構的快閃記憶體及其製造方法
技術領域：
本發明涉及半導體存儲裝置及其製造方法，更具體地，涉及具有使用凹切柵極的局部矽-氧化物-氮化物-氧化物-矽(SONOS)結構的快閃記憶體及其製造方法。
背景技術：
一般而言，用於存儲數據的半導體存儲裝置分為易失性存儲裝置，當電源中斷時其可能丟失它們的數據，以及非易失性存儲裝置，即使當電源中斷時其可以保持它們的數據。與其他非易失性存儲技術相比，例如磁碟機，非易失性半導體存儲器相對較小。因此，非易失性存儲裝置已被廣泛地應用於移動通信系統、存儲卡等。
最近，具有SONOS結構的非易失性存儲裝置，例如SONOS型非易失性存儲裝置，已被提出。SONOS型非易失性存儲裝置具有易於製造的細小的單元，並可以很容易地結合到例如集成電路的外圍區和/或邏輯區。
根據背景技術的SONOS型非易失性存儲裝置將參照圖1加以描述。SONOS型非易失性存儲裝置10包括具有摻雜的源區和漏區5的矽襯底6；隧道氧化層1；位於隧道氧化層1上的氮化層2；位於氮化層2上的頂氧化層3；以及位於頂氧化層3上的多晶矽柵極層4。層1，2和3一起定義了氧化物-氮化物-氧化物結構1/2/3。
在操作中，電子或空穴從在源區5和漏區5感生的反轉區注入到隧道氧化層1中。氮化層2是捕獲穿過隧道氧化層1的電子或空穴的電荷捕獲層。頂氧化層3被提供以防止在寫入或擦除操作中任何逃離捕獲層2的電子或空穴到達多晶矽層4。結構10可以被描述為堆疊的SONOS型單元。
當柵極電極4帶正電時，來自半導體襯底6的電子被捕獲在氮化層2的區域7中。相反地，當柵極電極4帶負電時，來自半導體襯底6的空穴被捕獲在氮化層2的區域7中。圖1中區域7的描述相對於SONOS型半導體存儲裝置10的垂直中心線(未示出)是不對稱的。圖1假定漏區對應於圖1右側的區域5而源區對應於圖1左側的區域5，且還假定漏區被施加比源區更高的電壓。因此，電子/空穴積累在高偏壓的漏區附近。
捕獲在區域7中的電子或空穴可以改變整個非易失性半導體存儲裝置的閾電壓。當柵極閾電壓達到預定電平(level)時，也就是，當溝道電流被降低到足夠低的水平，程序進程停止。閾電壓Vth被設定成一值，處於該值時，比特『0』總是可以與用於數據的比特『1』區分開來，該數據被保持預定時間(換言之，Vth被設定成一值，處於該值時，總是可以實現預定的數據保持時間)。
由於ONO結構(1/2/3)存在與整個溝道區域上方，所以堆疊的SONOS型單元10具有高的初始閾電壓Vth(和相應的高的能耗)和高的程序電流。由於高的閾電壓Vth，很難在一個晶片上同時合併(或集成)所述堆疊的SONOS型單元和一般的具有低初始閾電壓Vth的邏輯產品。
另外，在堆疊的SONOS型單元10中，捕獲在氮化層2中的電子可以沿該氮化層橫向移動，因而擦除操作可能不會徹底執行。如果程序操作和擦除操作被重複地執行，所述初始閾電壓Vth可能增加，其可能降低數據保持時間。
為了解決這些問題，在背景技術中已經發展了具有各種結構的SONOS型裝置，例如，圖2所示的局部SONOS型單元20。局部SONOS型單元20包括具有摻雜的源區和漏區25的矽襯底26；位於襯底26上的隧道氧化層21；位於隧道氧化層21上的氮化層部分(segment)28和29；位於隧道氧化層21上的介電層27；位於氮化層部分28、介電層27和氮化層部分29上的頂氧化層23；以及位於頂氧化層23上的多晶矽柵極層4。
圖1中隧道氧化層2整個覆蓋源區和漏區5之間的溝道區，與圖1形成對比，氮化層(未示出，但由其形成氮化層部分8和9)已將中心部分移除，導致氮化層部分8和9。通過分隔氮化層部分8和9(並採用介電層27填充所造成的缺口)，否則將能夠沿圖1的氮化層2橫向遷移的所捕獲的電子被阻止從氮化層部分8移動到氮化層部分9，並且反之亦然。這相對於SONOS型單元10改善了SONOS型單元20的數據保持時間。隔離式ONO結構21/(28或29)/23是將SONOS型單元20描述為局部SONOS型單元的原因。但是，由於在整個溝道區上方(特別是在存在層27的部分中)存在厚的介電結構(層27和23)，所以局部SONOS型單元20仍然具有高初始閾電壓Vth。
圖3是顯示根據背景技術的另一局部SONOS型單元30的示意圖。局部SONOS型單元30包括具有摻雜的源區和漏區25的矽襯底26；位於襯底26上的氧化層32，氧化層32具有分支34和38；分別形成在多對氧化層分支34和38之間的氮化層部分36；以及多晶矽柵極層40。夾住氧化物分支34和38之間的每個氮化層部分36定義ONO結構34/36/38。所述ONO結構之間的氧化層32的部分明顯地比圖2的局部SONOS型單元20中的相應的介電結構27/23薄，這可以改善(即，降低)閾電壓Vth。
局部SONOS型單元30的操作特性可以非常地依賴於ONO結構34/36/38和柵極層40之間的重疊的長度(L)而變化，L基本上與氮化層部分36的長度相同。因此，重要的是最小化ONO結構34/36/38和柵極層40之間的重疊長度的變化。
光刻被用於定義圖3中的ONO結構34/36/38的長度。在光刻工藝的曝光部分過程中，未對準可能發生，導致明顯的重疊變化。
為了幫助描述未對準問題，圖4A和4B被提供。圖4A是顯示基本上對準的(在圖3所示的SONOS型單元30的製造過程中的一個階段所製造的中間結構的)剖視圖。圖4B是顯示明顯未對準的類似的剖視圖。為了幫助傳達圖3與圖4A和4B之間的關係，相對於圖3中括號42下方的層的設置，圖4中相應的層的設置位於括號442下方。
圖4A中的中間結構400包括矽半導體襯底402；位於襯底402上的ONO結構404；位於ONO結構404和襯底402上的多晶矽層406；以及位於多晶矽柵極層406上的光致抗蝕劑(PR)407。缺口408被描述在光致抗蝕劑層407中。缺口408被對準使得當下方的交叉影線410被去除掉時，保留的ONO結構404和柵極層406之間的最終重疊基本上相等，如每個重疊具有長度L1。
相反，圖4B是對應於中間結構400的根據背景技術的中間結構420的剖視圖，儘管出現明顯的未對準。中間結構420包括矽襯底422；位於襯底422上的ONO結構424；位於ONO結構424和襯底422上的多晶層426；以及其中具有缺口428的光致抗蝕劑層427。當缺口428下方的交叉影線430通過蝕刻被去除掉時，所得的ONO結構424將不是寬度相等的，如長度L2和L3所示，其中L2＜L1＜L3。舉例而言，當L1＝150nm的情況下，明顯的未對準可以產生大約L2＝100nm而L3＝200nm的長度。重疊長度的這種變化造成所述局部SONOS型單元所展示的閾電壓的變化，例如，依賴於所述單元是具有重疊L2還是具有重疊L3。

發明內容
本發明的一個實施例提供一種凹切(notched)柵極SONOS電晶體，包括襯底，具有源/漏區；柵絕緣層，位於源/漏區之間的襯底上；切口柵極結構，位於柵絕緣層上，並具有至少一個切口；以及至少一個ONO楔形結構，分別位於柵極結構的所述至少一個切口中。
本發明的另一個實施例提供一種製作用於SONOS電晶體的凹切柵極裝置的方法，該方法包括提供襯底；在所述襯底上形成柵絕緣層；在所述柵絕緣層上形成具有至少一個切口的凹切柵極結構；以及在所述柵極結構的所述至少一個切口中分別形成至少一個ONO楔形結構。
由以下示例實施例的詳細描述、所附權利要求和附圖，本發明的其它特點和優點將更加顯而易見。


圖1為根據背景技術的SONOS型非易失性存儲器的剖視圖；圖2為根據背景技術的另一局部SONOS型非易失性存儲器的剖視圖；圖3為根據背景技術的又一局部SONOS型非易失性存儲器的剖視圖；圖4A和4B為在圖3的局部SONOS型結構的製造過程中形成的根據背景技術的中間結構的剖視圖；圖5為根據本發明一實施例的一局部SONOS型結構的剖視圖；圖6A至6F為在根據本發明的製造圖5中的結構的實施例的製造方法的不同階段所形成的中間結構的剖視圖；圖7A至7B為根據本發明另一實施例的製造方法過程中形成的中間結構的剖視圖，其中圖7A至7B對應於圖6E至6F；圖8為根據本發明另一實施例的局部SONOS型結構的剖視圖；圖9A至9E為根據本發明的製造圖8中的結構的實施例的製造方法的不同階段所形成的中間結構的剖視圖；以及圖10A至10B為根據本發明另一實施例的製造方法過程中形成的中間結構的剖視圖，其中圖10A至10B對應於圖9E。
具體實施例方式
本發明的一實施例提供局部SONOS型結構，例如，用於非易失性半導體存儲器的單元，其可以解決根據背景技術的局部SONOS型單元的以上和其它問題。該實施例相對於背景技術可以顯示出(1)降低的初始閾電壓Vth和/或(2)增加的程序操作和擦除操作的數目，對於所述程序操作和擦除操作，預定的數據保持時間可以被保持。
本發明的一實施例提供一種形成具有凹切柵極電極的局部SONOS型結構。
本發明的一實施例表明了對根據背景技術的基本原理中的缺點的認識，該基本原理為用於形成SONOS型結構的優選的技術是連續地沉積氧化物、氮化物、氧化物和多晶矽層，並隨後通過光刻來圖形化該些層以形成具有底層ONO結構的柵極電極，儘管由於與光刻工藝的曝光部分相關的很大的容許偏差傾向於產生重疊長度的變化；並且改善重疊長度變化的努力應該針對於降低光刻工藝過程中的對準容許偏差。另外，本發明的該實施例表明柵極/ONO重疊長度的容許偏差或變化可以通過使用不同於易產生未對準的光刻技術的技術來形成ONO結構從而明顯得到改善(減小)。更進一步，本發明的該實施例反應了這樣的實際情況，柵極結構下方的空隙可以由精確的尺寸形成，並且ONO結構可以在該空隙內建立，從而造成一致的柵極/ONO重疊長度。
圖5為局部SONOS型結構500的剖視圖，例如，在根據本發明實施例的非易失性半導體存儲裝置中用作單元。結構(單元)500包括例如矽的半導體襯底，具有輕摻亞區612和重摻亞區636的輕摻漏/源(LDD)區612/636形成在其中；位於襯底602上的柵氧化層608；具有楔形輪廓的袋狀夾層結構的ONO結構622/624/622，該ONO結構622/624/622具有相應於夾層的袋部的氧化層622和相應於夾層的填充物的氮化層624；例如多晶或者非晶矽的半導體的凹切柵電極606，位於層608和氧化層622上；位於凹切柵電極606的頂部和側壁、氧化層622的邊部、氮化層624的邊部以及襯底602上的氧化層632；以及位於氧化層632上並緊靠氧化層632的側壁間隔層634。
單元500的一個優點是楔形輪廓的ONO結構622/624/622之間的重疊的長度L4具有比根據背景技術的局部SONOS型單元小得多的變化。局部SONOS型單元500的另一優點是柵氧化層608與根據背景技術的局部SONOS型單元相比相對較薄。
圖6A至6F為在根據製造單元500的本發明實施例的方法的不同階段形成的中間結構的剖視圖。在圖6A中，中間結構601通過形成襯底層602製得；在襯底602上形成柵氧化物材料603；並在層603上形成柵極電極材料604。
為了達到圖6B中的中間結構607，在中間結構601上進行光刻工藝以定義將成為柵極電極606的層604的部分，接著通過蝕刻工藝來去除不在圖形化的光致抗蝕劑(未示出)的陰影下的層604的部分。在多晶矽的蝕刻過程中氧化層603未被蝕刻，但是在隨後清潔蝕刻柵極後得到的中間結構(未示出)過程中被蝕刻。蝕刻工藝可以使用HBr、HeO2、N2和CF4氣體的混合物。這種蝕刻是一種等離子體蝕刻，相對於根據背景技術所採用的用以形成SONOS型單元的等離子體蝕刻，它的射頻(RF)功率相對較低。
應用到中間結構601的等離子體蝕刻和清洗導致楔形凹切605。這種凹切的形成的物理解釋是當多晶矽604的一些部分被去除(暴露出下面的氧化層603)時，對氧化層603的離子轟擊開始。一些氧通過離子轟擊被釋放。柵極電極606的底角最接近所釋放的氧，其以這種方式與所述底角相互作用，使得它們更易被氯原子蝕刻。因此，在氧化層603的蝕刻過程中柵極606的底角被蝕刻掉，而柵極電極606的其它部分基本上不受影響，從而導致凹切605的形成。例如參見「超大規模集成電路時代的矽加工(SiliconProcessing for the VLSI Era)」卷1，S.Wolf著，Lattice出版社，第686至688頁。換句話說，凹切605通過調控過刻條件來形成，使得等離子體離子向下準直運動的傾向減弱。例如參見國際專利申請，公開號WO 034984，這裡通過引用特將其全部內容結合進來。
在蝕刻工藝後，在隨後的清潔步驟期間，氧化層603的部分608保持在凹切605之間的凹切柵極電極606的下方。
柵極材料604層可以是多晶矽，或者多晶矽和SiGe層的雙層配置，或者具有位於TiN層下方的W層的雙層，或者多晶SiGe，或者非晶矽。
凹切604的高度H和長度L的一些示例性範圍為大約40nm≤L≤大約100nm；並且大約10nm≤H≤大約30nm。或者，高度H可以小於大約10nm，但電荷保持開始受到負面影響。亦或，高度H可以大於大約30nm，但最終的局部SONOS型單元的操作電壓增加到更不希望的電平。
在圖6C中，第一氧化層614形成在圖6B中的中間結構607上。隨後，進行離子注入工藝(由指向下方的箭頭表示)以注入離子到襯底602中，導致襯底602的輕摻區域612形成。離子注入損傷第一氧化層614，因而，在離子注入後第一氧化層614被去除。第一氧化層614的厚度可以在大約30到大約70的範圍內。
在圖6D中，在第一氧化層614已被去除後，第二氧化層618形成在柵極電極606、柵極絕緣體608的邊部和襯底602上。第二氧化層的厚度可以在大約40到大約100的範圍內。接下來，例如SiN的氮化物層620形成在第二氧化物618上。氮化物620的厚度可以在100到大約300的範圍內。第二氧化層618可以通過熱工藝形成(生長)，或者通過沉積工藝。第二氧化層618可以使用爐式或快速熱加工(RTP)設備來形成。一旦第二氧化層618的形成大致完成，氮氣可以被添加到源氣體中，以便開始以連續的方式生長氮化層620。或者，氮化層620可以使用化學汽相沉積(CVD)或者原子層沉積(ALD)設備來形成。
在圖6E中，氮化層620和第二氧化層618採用例如各向異性反應離子蝕刻(RIE)工藝或者選擇性溼式蝕刻工藝加以回刻。結果是由氮化層620的殘留部分624和第二氧化層618的殘留部分622形成的袋狀夾層形狀的氧化物/氮化物/氧化物(ONO)結構622/624/622。氧化物層622具有頂部626、側部628和底部630。底部630在ONO結構622/624/622中用作隧道氧化層。頂部626在ONO結構622/624/622中用作頂部氧化層。氮化層624在ONO結構622/624/622中用作電子/空穴捕獲層。在層620和618已被蝕刻後，中間結構631被形成。
在圖6F中，例如由CVD方法形成氧化物構成的第四介電層632形成在圖6E中的中間結構631上。接著，側壁間隔層634形成在第四介電層632上，到凹切柵極電極606的每一側。在形成側壁間隔層634後，進行另一離子注入工藝(如指向下方的箭頭635所示)，導致在襯底602中的LDD區域612/636的重摻亞區636形成。第四介電層632和用於形成在層632上的間隔層的材料被回刻，以採用例如RIE工藝形成側壁間隔層634。
通過調控RIE工藝的條件(由此氮化層620和第二氧化層618被去除從而導致中間結構631)，所述ONO結構可以被製成在凹切柵極電極606的側壁上延伸，如圖7A中的中間結構731中所示；同樣地，圖7A相應於圖6E。中間結構731包括襯底602；柵絕緣層608；凹切柵極電極606；以及襯底602中的輕摻區域612。但是在圖7A中，較少量的氮化層620和第二氧化層618已被去除，從而導致殘留的氧化層部分722和殘留的氮化層部分724，它們每個在凹切柵極606的旁側延伸。氧化層722的部分726、728和730分別對應於氧化層622的部分626、628和630。
圖7B相應於圖6F。在圖7B中，對應於圖6F中的第四介電層632的例如由CVD方法形成氧化物構成的第四介電層732已被形成。接著，對應於圖6F中的側壁間隔層634的側壁間隔層734被形成。隨後，進行對應於圖6F中的離子注入工藝635的離子注入(由指向下方的箭頭735表示)工藝。在凹切柵極606的旁側延伸的ONO結構722/724/722的部分，作為特殊物質，可以幫助側壁間隔層734在襯底602上投下陰影(在離子滲透方面)。
圖8為局部SONOS型結構900的剖視圖，例如，用在根據本發明另一實施例的非易失性半導體存儲器中的單元。單元900在許多方面相應於單元500。單元900包括具有LDD區域912/936的襯底902(相應於襯底602)，而LDD區域912/936包括輕摻亞區912(相應於亞區612)和重摻亞區936(相應於重摻亞區636)；柵極氧化層908(相應於柵極氧化層608)；凹切柵極電極906(相應於凹切柵極電極606)；楔形輪廓的ONO結構922/924/922，具有氧化層922(相應於氧化層622)和氮化層924(相應於氮化層624)；氧化層932(相應於氧化層632)；以及側壁間隔層934(相應於側壁間隔層634)。
但是與圖5中的凹切柵極電極606不同，圖8中的凹切柵極電極906具有兩層，也就是位於柵極氧化物908和氧化層922上的例如多晶SiGe的半導體層906A，和位於層906A上的例如多晶矽的半導體層906B。
凹切柵極906通過堆疊兩個導電層906A和906B來形成，它們(部分地)是根據彼此具有不同的蝕刻選擇性被選擇的，所述凹切是不同的蝕刻選擇性的結果。例如，在層906B是多晶矽而層906A是多晶SiGe的情況下，可以使用已知的相對於多晶SiGe具有多晶矽蝕刻選擇性的化學溼式蝕刻工藝。另一個例子是，對於Ge佔多晶Si(1-x)Ge(x)的40％的情況，採用體積比大約1∶1∶5的氫氧化銨(NH4OH)、過氧化氫(H2O2)和水(H2O)的混合溶液的蝕刻劑，各向同性的蝕刻工藝可以表現出大約33∶1的多晶SiGe相對多晶矽的蝕刻選擇性。在相同的蝕刻條件下，SiGe多晶層對SiO2的蝕刻選擇性為100∶1。參見「矽鍺的選擇性去除化學和反應離子蝕刻(Selective Removal ofSilicon GermaniumChemical and Reactive Ion Etching)」，第157至162頁，材料研究協會研討會論文集(Material Research Society Symposium ofProceedings)，第298卷，1993年，這裡通過引用特將其全部內容結合進來。
選擇性蝕刻多晶SiGe的另一種方法為採用等離子體的化學蝕刻工藝，其中SiGe對Si的蝕刻選擇性保持在100∶1。參見「用於射頻和高性能CMOS的良好控制的選擇性欠蝕刻Si/SiGe柵極(Well-controlled，SelectivelyUnder-etched Si/SiGe Gates for RF and High Performance CMOS)」，第156頁，2000年，超大規模集成電路技術研討會技術論文摘要(Symposium on VSLITechnology Digest of Technical Papers)，這裡通過引用特將其全部內容結合進來。或者，可以使用原子層蝕刻方法來相對於多晶矽選擇性地蝕刻多晶SiGe。上述蝕刻方法可以單獨進行或者一起進行。
下部柵極層906A可以具有大約100到大約300的厚度。用於去除部分氧化層903、導電層909和導電層904的蝕刻劑可以為NH4、H2O2和H2的混合物。楔形凹切905的高度和長度範圍可以與凹切605的相同。示例性的尺寸為下部導電層部分具有大約150的厚度，而凹切905具有大約600的長度和大約250的高度。
第二介電層918可以具有大約40到大約100的厚度。氮化層920的厚度可以與氮化層620的厚度相同。
圖9A至9E為在根據製造單元900的本發明實施例的方法的不同階段時形成的中間結構的剖視圖。
圖9A基本上對應於圖6A。圖9B基本上對應於圖6B。圖9C對應於圖6D。圖9D對應於圖6E。圖9E對應於圖6F。為了簡便起見，圖9系列不包括對應於圖6C的圖。
在圖9A中，中間結構901的製造是通過形成襯底層902；在襯底902上形成柵極氧化物材料903層；以及在層903上形成柵極電極材料層904。作為多晶SiGe層909的替代，可以使用鎢；而且TiN可以替代多晶矽用於層904。
在圖9B中，已在中間結構901上進行光刻工藝，以定義層904的一部分，其將成為柵極電極906，隨後進行蝕刻工藝以去除層904和909的不在圖形化光致抗蝕劑(未示出)下的部分。在蝕刻層904和909期間，層903未受影響。在後續的清潔步驟中，部分柵氧化層903被去除。施加到中間結構901的等離子體蝕刻和清潔導致楔形凹切905的形成。所述蝕刻工藝可以使用HeO2、N2和CF4氣體的混合物。此外，這種蝕刻是一種等離子體蝕刻，相對於根據背景技術所採用的用以形成SONOS型單元的等離子體蝕刻，它的射頻(RF)功率相對較低。在蝕刻工藝後，在清潔步驟期間，氧化層903的部分908保持在凹切905之間的凹切柵極電極906的下方。
凹切904的高度H和長度L的一些示例性範圍為大約40nm≤L≤大約100nm；並且大約10nm≤H≤大約30nm。或者，高度H可以小於大約10nm，但電荷保持開始受到負面影響。亦或，高度H可以大於大約30nm，但最終的局部SONOS型單元的操作電壓增加到更不希望的電平。
在進行到對應於圖9C的中間階段之前，第一氧化層(未示出)形成在圖9B中的中間結構907上。隨後，離子被注入(未示出)到襯底902中，導致襯底902的輕摻區域912形成。隨後第一氧化層914被去除。第一氧化層914的厚度可以在大約30到大約70的範圍內。
在圖9C中，在第一氧化層(亦未示出)已被去除後，第二氧化層918形成在柵極電極906、柵極絕緣體908的邊部和襯底902上。第二氧化層的厚度可以在大約40到大約100的範圍內。接下來，例如SiN的氮化物層920形成在第二氧化物918上。氮化物920的厚度可以在100到大約300的範圍內。第二氧化層918可以通過熱工藝形成(生長)，或者通過沉積工藝。第二氧化層918可以使用爐式或快速熱加工(RTP)設備來形成。一旦第二氧化層918的形成大致完成，氮氣可以被添加到源氣體中，以便開始以連續的方式生長氮化層920。或者，氮化層920可以使用化學汽相沉積(CVD)或者原子層沉積(ALD)設備來形成。
在圖9D中，氮化層920和第二氧化層918採用例如各向異性反應離子蝕刻(RIE)工藝或者選擇性溼式蝕刻工藝加以回刻。結果是由氮化層920的殘留部分924和第二氧化層918的殘留部分922形成的袋狀夾層形狀的氧化物/氮化物/氧化物(ONO)結構922/924/922。氧化物層922具有頂部926、側部928和底部930。底部930在ONO結構922/924/922中用作隧道氧化層。頂部926在ONO結構922/924/922中用作頂部氧化層。氮化層924在ONO結構922/924/922中用作電子/空穴捕獲層。在層920和918已被蝕刻後，中間結構931被形成。
在圖9E中，例如由CVD方法形成氧化物構成的第四介電層932形成在圖9E中的中間結構931上。接著，側壁間隔層934形成在第四介電層932上，到凹切柵極電極906的每一側。在形成側壁間隔層934後，進行另一離子注入工藝(如指向下方的箭頭935所示)，導致在襯底902中的LDD區域912/936的重摻亞區936形成。第四介電層932和用於形成在層932上的間隔層的材料被回刻，以採用例如RIE工藝形成側壁間隔層934。
通過調控RIE工藝的條件(由此氮化層920和第二氧化層918被去除從而導致中間結構931)，所述ONO結構可以被製成在凹切柵極電極906的側壁上延伸，如圖10A中的中間結構1031中所示；同樣地，圖10A相應於圖9D。中間結構1031包括襯底902；柵絕緣層908；凹切柵極電極906；以及襯底902中的輕摻區域912。但是在圖10A中，較少量的氮化層920和第二氧化層918已被去除，從而導致殘留的氧化層部分1022和殘留的氮化層部分1024，它們每個在凹切柵極906的旁側延伸。氧化層1022的部分1026、1028和1030分別對應於氧化層922的部分926、928和930。
圖10B相應於圖9F。在圖10B中，對應於圖9F中的第四介電層932的例如由CVD方法形成氧化物構成的第四介電層1032已被形成。接著，對應於圖9F中的側壁間隔層934的側壁間隔層1034被形成。隨後，進行對應於圖9F中的離子注入工藝935的離子注入(由指向下方的箭頭1035表示)工藝。在凹切柵極電極906的旁側延伸的ONO結構1022/1024/1022的部分，作為實際物質，可以幫助側壁間隔層1034在襯底902上投下陰影(在離子滲透方面)。
作為特殊層厚的一個例子，層903(柵氧化層908將利用其形成)和層909(下部柵極電極部分906A將利用其形成)，例如由物理汽相沉積(PVD)形成的TiN膜，被依序沉積，分別具有3.5nm和35nm的厚度，隨後厚度80nm的層904(上部柵極電極906B利用其形成)，例如鎢膜，採用CVD方法被沉積在其上。鎢層904和TiN層909被單獨地蝕刻。換言之，鎢層904採用例如反應離子蝕刻(RIE)方法蝕刻，而隨後TiN層909採用相對於鎢層904和氧化層903具有高蝕刻選擇性的溼式蝕刻方法來蝕刻。參見「用於亞0.1nm操作的凹切金屬柵極MOSFET(A Notched Metal Gate MOSFET forSub-0.1nm Operation)」，第659至662頁，2000 IEDM，這裡通過引用特將其全部內容結合進來。
可以根據柵極電極906的SiGe層或TiN層的下部906A的厚度來調整凹切905的高度(H)。由於凹切905的高度(H)顯著影響初始閾電壓Vth、程序電壓、速度和保持特性，所以當凹切905的高度(H)不大於大約300時可以獲得更好的結果；但是已注意到，根據本發明的SONOS型結構的其它實施例，凹切905的高度(H)可以大於300。然而，為了有助於根據本發明實施例的SONOS型單元表現出大約1.0至大約1.5V的初始電壓、低程序電壓、高程序速度和超過大約10年的數據保持時間，凹切905應該形成得儘可能薄，也就是，應該具有實際上可行的小的高度(H)。凹切905的高度(H)和長度(L)在凹切905的形成期間同時確定。所以應該注意的是(根據實際情況，由於凹切905需要具有某些長度)，(實際上)對於凹切905的高度(H)可以減小多少存在限度。
作為特殊尺寸的一個例子，假設凹切柵極的長度為大約250nm到300nm，那麼凹切905可以具有大約60nm到大約70nm的長度，略微小於凹切柵極電極906的長度(L)的大約四分之一，例如，以便幫助抑制由於電子運動造成的耐用性惡化的問題。但是，如果設計尺度降低，ONO結構的長度不必與柵極長度成正比。根據現有技術狀況，如果ONO結構具有至少大約60nm的長度，可以獲得更好的結果；類似地，如果凹切柵極電極906的長度減小到不大於大約200nm，那麼ONO結構的長度可以佔到凹切柵極電極906的長度的一半。
通過參照附圖本發明及其示例性實施例被更加全面地加以描述。但是，本發明可以以許多不同形式來實施，因而不應被認為被限制於這裡所給出的實施例；相反，提供這些實施例使得本公開全面而徹底，比向本領域技術人員傳達本發明的理念。在附圖中，為了清楚起見，層和區域的厚度被誇大了。當指出一個層位於另一層或長度「上」時，該層可以直接位於其它層或襯底上，或者也可能存在中間層。
權利要求
1.一種凹切柵極矽-氧化物-氮化物-氧化物-矽(SONOS)電晶體，包括具有源/漏區的襯底；位於源/漏區之間的襯底上的柵絕緣層；凹切柵極結構，位於所述柵絕緣層上，並具有至少一個凹切；以及分別位於柵極結構的所述至少一個凹切中的至少一個氧化物-氮化物-氧化物(ONO)楔形結構。
2.如權利要求1所述的電晶體，其中每個凹切的表面包括一部分襯底表面、一部分柵絕緣體的側邊表面和一部分柵極結構表面。
3.如權利要求2所述的電晶體，其中所述ONO楔形結構包括氧化層，其與所述凹切中的襯底表面、所述凹切中的柵絕緣層側邊表面和所述凹切中的柵極結構表面直接接觸；以及氮化層，緊靠著所述氧化層形成。
4.如權利要求1所述的電晶體，其中所述ONO楔形結構具有斜截三角形形狀。
5.如權利要求1所述的電晶體，其中所述柵極結構包括位於柵絕緣層上的第一導電層和位於第一導電層上方的第二導電層。
6.如權利要求5所述的電晶體，其中所述至少一個凹切被至少形成到所述第一導電層中。
7.如權利要求6所述的電晶體，其中所述至少一個凹切被同時形成到第一和第二導電層中，所述凹切的大部分被形成在第一導電層中。
8.如權利要求5所述的電晶體，其中第一導電層由比第二導電層更容易蝕刻的材料形成。
9.如權利要求5所述的電晶體，其中第一導電層和第二導電層由以下布置之一形成第一導電層包括至少兩種半導體材料，而第二導電層具有一種半導體材料；以及第一導電層為第一導電材料，而第二導電層為不同於第一導電材料的第二導電材料。
10.如權利要求1所述的電晶體，其中所述凹切柵極結構具有至少兩個凹切；以及所述電晶體包括分別位於所述至少兩個凹切中的至少兩個ONO楔形結構。
11.一種製造用於SONOS電晶體的凹切柵極裝置的方法，該方法包括提供襯底；在所述襯底上形成柵絕緣層；在所述柵絕緣層上形成具有至少一個凹切的凹切柵極結構；以及分別在所述柵極結構的所述至少一個凹切中形成至少一個ONO楔形結構。
12.如權利要求11所述的方法，其中所述凹切柵極結構的形成包括在所述柵絕緣層上形成柵極導電層；以及去除部分柵絕緣層和柵極導電層，以便定義至少一個凹切，每個凹切的表面包括一部分襯底表面、一部分柵絕緣體的側邊表面和一部分柵極結構表面。
13.如權利要求12所述的方法，其中所述至少一個ONO楔形結構的形成包括形成氧化層，該氧化層與所述凹切中的襯底表面、所述凹切中的柵絕緣層側邊表面和所述凹切中的柵極結構表面直接接觸；以及緊靠所述氧化層形成氮化層。
14.如權利要求11所述的方法，其中所述ONO楔形結構具有斜截三角形形狀。
15.如權利要求11所述的方法，其中所述凹切柵極結構的形成包括在所述柵絕緣層上形成第一導電層；以及在所述第一導電層上形成第二導電層。
16.如權利要求15所述的方法，其中所述凹切柵極結構的形成將所述至少一個凹切至少定位在第一導電層中。
17.如權利要求16所述的方法，其中所述凹切柵極結構的形成將所述至少一個凹切同時定位在第一和第二導電層中，所述凹切的大部分位於第一導電層中。
18.如權利要求15所述的方法，其中所述凹切柵極結構的形成包括使用用於第一導電層的材料，第一導電層的材料比用於第二導電層的材料更容易蝕刻。
19.如權利要求15所述的方法，其中第一和第二導電層的形成包括以下之一使用用於第一導電層的至少兩種半導體材料和用於第二導電層的一種半導體材料；以及使用用於第一導電層的第一導電材料和用於第二導電層的不同於第一導電材料的導電材料。
20.如權利要求11所述的方法，其中凹切柵極結構具有至少兩個凹切；以及該方法包括分別位於所述至少兩個凹切中的至少兩個ONO楔形結構。
全文摘要
本發明提供凹切柵極SONOS電晶體及其製造方法，所述凹切柵極SONOS電晶體包括具有源/漏區的襯底；位於源/漏區之間的襯底上的柵絕緣層；凹切柵極結構，位於所述柵絕緣層上，並具有至少一個凹切；以及分別位於柵極結構的所述至少一個凹切中的至少一個ONO楔形結構。
文檔編號H01L29/423GK1531107SQ20031011886
公開日2004年9月22日 申請日期2003年12月1日 優先權日2003年3月17日
發明者金相秀, 李來寅, 裵金鐘, 金基喆, 李化成 申請人:三星電子株式會社