Mos器件的檢測方法及製造方法

2023-04-25 22:12:16

專利名稱：Mos器件的檢測方法及製造方法
技術領域：
本發明涉及半導體製造技術領域，特別涉及一種MOS器件的檢測方法及製造方法。
背景技術：
在半導體製造工藝中，經常需要形成MOS器件。製造MOS器件時，包括步 驟首先在半導體襯底上形成柵氧層和多晶矽層，然後刻蝕後形成柵極；接著，利用熱 氧化的方法形成覆蓋柵側壁和半導體襯底的氧化物層，然後進行刻蝕形成柵極側壁上的 柵側壁修復層；接著，形成覆蓋柵側壁和半導體襯底的氧化物、氮化物或者氧化物-氮 化物疊層結構，然後進行刻蝕形成柵極側壁上的柵側壁層；還可以包括，形成覆蓋柵側 壁和半導體襯底的SAB(SALICIDE_BLOCK矽化阻擋)層，然後刻蝕形成覆蓋柵極頂部 的SAB層；接著，在柵極兩側的半導體襯底內注入摻雜離子，形成源極區和漏極區，從 而形成MOS器件。例如在專利申請號「20071017280.4」的專利申請文獻中公開了一種MOS器件
的製造方法。對利用上述方法得到MOS器件測量中發現，源極區和漏極區的矽層存在凹陷。 隨著器件尺寸的減小，源極區和漏極區凹陷的問題會嚴重影響器件的性能，尤其對於 65nm及以下工藝。在半導體器件的製造中，源極區和漏極區上還需要進一步的形成矽化 物，由於源極區和漏極區的矽層凹陷，因此矽-矽化物界面也向下移動，矽-矽化物界面 的下陷將會增加源極區和漏極區的阻抗，從而使源極區和漏極區的導通電流下降。因此在65nm及以下工藝中，需要對源極區和漏極區的矽層凹陷深度進行檢測， 但是在現有技術中，沒有有效的對源極區和漏極區的矽層凹陷深度進行檢測的方法，通 常是將MOS器件進行切片測量，這樣使得MOS器件報廢，因此增大了生產成本。

發明內容
本發明解決的技術問題是提供一種簡便的檢測MOS器件源極區和漏極區的矽層 凹陷深度的方法及一種MOS器件的製造方法，降低MOS器件的生產成本。為了解決上述問題，本發明提供了一種MOS器件的檢測方法，包括步驟提供半導體襯底；在半導體襯底上依次形成柵氧層和柵導電層；對所述柵導電層進行刻蝕，形成至少兩個間隔排列的柵極；利用光學關鍵尺寸測量方法對具有所述柵極的半導體襯底進行測量，得到柵極 與柵極間隔處的半導體襯底的高度差；根據所述柵極與柵極間隔處的半導體襯底的高度差和柵極的高度，得到柵極間 隔處半導體襯底的第一凹陷深度。可選的，還包括步驟
在所述柵極兩側形成柵極側壁，所述柵極側壁和柵極構成柵極結構；
利用光學關鍵尺寸測量方法對具有所述柵極結構的半導體襯底進行測量，得到 柵極結構與柵極結構兩側的半導體襯底的高度差；
利用所述柵極結構與柵極結構間隔處的半導體襯底的高度差得到柵極間隔處半 導體襯底的第三凹陷深度。
可選的，所述形成柵極側壁的步驟包括
利用熱氧化方法形成覆蓋柵極的半導體襯底的第一氧化物層；
對所述第一氧化物層進行刻蝕，形成柵側壁修復層；
形成覆蓋所述柵側壁修復層、柵極和半導體襯底的第二氧化物層；
在所述第二氧化物層外形成氮化物層；
刻蝕所述氮化物層和所述第二氧化物層，形成柵極側壁。
可選的，在所述形成柵側壁修復層的步驟後，且形成第二氧化物層前還包括
利用光學關鍵尺寸測量方法對具有柵側壁修復層和柵極的半導體襯底進行測 量，得到柵極與柵極間隔處的半導體襯底的高度差；
利用所述柵極與柵極間隔處的半導體襯底的高度差，得到柵極與柵極間隔處的 半導體襯底的第二凹陷深度。
可選的，還包括步驟
形成覆蓋所述柵極結構和半導體襯底的矽化阻擋層；
對所述矽化阻擋層進行刻蝕，形成覆蓋柵極頂部的矽化阻擋層；
利用光學關鍵尺寸測量方法對刻蝕矽化物層後的半導體襯底進行測量，得到柵 極結構與柵極結構間隔處的半導體襯底的高度差；
利用所述柵極結構與柵極結構間隔處的半導體襯底的高度差，得到柵極間隔處 半導體襯底的第四凹陷深度。
可選的，還包括步驟
刻蝕柵極側壁中的氮化物層；
利用光學關鍵尺寸測量方法對刻蝕氮化物層後的半導體襯底進行測量，得到柵 極結構與柵極結構間隔處的半導體襯底的高度差；
利用所述柵極結構與柵極結構間隔處的半導體襯底的高度差，得到柵極間隔處 半導體襯底的第五凹陷深度。
可選的，所述第一凹陷深度小於50埃。
可選的，所述柵極的高度為4000埃。
相應的，本發明還提供了一種MOS器件的檢測方法，包括步驟
提供半導體襯底，所述半導體襯底上具有至少兩個間隔排列的柵極；
依次形成覆蓋所述柵極和半導體襯底的氧化物-氮化矽的疊層結構；
對所述氮化矽進行刻蝕，形成柵極側壁，柵極和柵極側壁構成柵極結構；
利用光學關鍵尺寸測量方法對具有所述柵極結構的半導體襯底進行測量，得到 柵極結構與柵極結構間隔處的半導體襯底的高度差；
根據所述柵極結構與柵極結構間隔處的半導體襯底的高度差和柵極的高度，得 到柵極結構間隔處半導體襯底的第三凹陷深度。
相應的，本發明還提供了一種包括上述檢測方法的MOS器件的製造方法，其特 徵在於，當光學關鍵尺寸測量後的凹陷深度超過標準值，則調整該光學關鍵尺寸測量步 驟之前的刻蝕工藝，使所述刻蝕工藝對半導體襯底與待刻蝕層的刻蝕選擇比降低。與現有技術相比，本發明主要具有以下優點本發明通過在形成柵極的刻蝕步驟後增加利用光學關鍵尺寸測量方法來檢測柵 極間隔處半導體襯底的凹陷深度，從而可以監控形成柵極時的刻蝕步驟對半導體襯底源 /漏注入區位置造成的凹陷深度，可以用該凹陷深度來反映該刻蝕步驟的性能，當該凹陷 深度導致器件不合格時，可以調整刻蝕步驟中的刻蝕選擇比，從而使得後續的產品凹陷 深度滿足要求，從而降低了 MOS器件的生產成本。


通過附圖中所示的本發明的優選實施例的更具體說明，本發明的上述及其它目 的、特徵和優勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。並未刻意 按實際尺寸等比例縮放繪製附圖，重點在於示出本發明的主旨。圖1為本發明的MOS器件第一實施例的檢測方法的流程圖；圖2至圖5為圖1所示的MOS器件的檢測方法第一實施例的示意圖；圖6為本發明的MOS器件的檢測方法第二實施例的流程圖；圖7為圖6所示的MOS器件檢測方法中，優選的形成柵極側壁的步驟的流程 圖；圖8至圖12為形成柵極側壁的示意圖；圖13至圖14為本發明的MOS器件檢測方法的第三實施例的示意圖；圖15至圖16為本發明的MOS器件檢測方法的第四實施例的示意圖。
具體實施例方式由背景技術可知，利用現有技術得到MOS器件的源極區和漏極區的矽層存在凹 陷。隨著器件尺寸的減小，源極區和漏極區凹陷的問題會嚴重影響器件的性能，尤其對 於65nm及以下工藝。在半導體器件的製造中，源極區和漏極區上還需要進一步的形成矽 化物，由於源極區和漏極區的矽層凹陷，因此矽-矽化物界面也向下移動，矽-矽化物界 面的下陷將會增加源極區和漏極區的阻抗，從而使源極區和漏極區的導通電流下降。本發明的發明人經過大量的實驗研究後認為，上述源極區和漏極區的矽層凹陷 的原因是由於在半導體製造過程中刻蝕步驟造成的，主要的刻蝕步驟包括半導體襯底 上形成柵氧層和柵導電層後刻蝕柵導電層形成柵極；利用熱氧化的方法形成覆蓋柵側壁 和半導體襯底的氧化物層後，刻蝕形成柵極側壁上的柵側壁修復層；形成覆蓋柵側壁和 半導體襯底的氧化物、氮化物或者氧化物-氮化物疊層結構後刻蝕形成柵極側壁上的柵 側壁層；還可以包括，形成覆蓋柵側壁和半導體襯底的SAB(SALICIDE_BLOCK矽化 阻擋)層後刻蝕形成覆蓋柵極頂部的SAB層，以及在離子注入形成源極區和漏極區後的 SPT (刻蝕去除柵側壁層的氮化物層)。另外在離子注入形成源極區和漏極區的步驟中也 容易造成源極區和漏極區的矽層凹陷。因此本發明的發明人在研究得到產生上述凹陷的原因後，進一步研究得到了下
6列檢測源極區和漏極區矽層凹陷的方法，從而可以對凹陷的深度進行檢測，來對產生凹 陷的步驟進行監控，當刻蝕步驟產生的凹陷超出合格標準的時候可以對刻蝕步驟進行調 整，來減少凹陷的深度，提高MOS器件的質量。
本發明提供了一種MOS器件的檢測方法，包括步驟
提供半導體襯底；
在半導體襯底上依次形成柵氧層和柵導電層；
對所述柵導電層進行刻蝕，形成至少兩個間隔排列的柵極；
利用光學關鍵尺寸測量方法對具有所述柵極的半導體襯底進行測量，得到柵極 與柵極間隔處的半導體襯底的高度差；
根據所述柵極與柵極間隔處的半導體襯底的高度差和柵極的高度，得到柵極間 隔處半導體襯底的第一凹陷深度。
可選的，還包括步驟
在所述柵極兩側形成柵極側壁，所述柵極側壁和柵極構成柵極結構；
利用光學關鍵尺寸測量方法對具有所述柵極結構的半導體襯底進行測量，得到 柵極結構與柵極結構兩側的半導體襯底的高度差；
利用所述柵極結構與柵極結構間隔處的半導體襯底的高度差得到柵極間隔處半 導體襯底的第三凹陷深度。
可選的，所述形成柵極側壁的步驟包括
利用熱氧化方法形成覆蓋柵極的半導體襯底的第一氧化物層；
對所述第一氧化物層進行刻蝕，形成柵側壁修復層；
形成覆蓋所述柵側壁修復層、柵極和半導體襯底的第二氧化物層；
在所述第二氧化物層外形成氮化物層；
刻蝕所述氮化物層和所述第二氧化物層，形成柵極側壁。
可選的，在所述形成柵側壁修復層的步驟後，且形成第二氧化物層前還包括
利用光學關鍵尺寸測量方法對具有柵側壁修復層和柵極的半導體襯底進行測 量，得到柵極與柵極間隔處的半導體襯底的高度差；
利用所述柵極與柵極間隔處的半導體襯底的高度差，得到柵極與柵極間隔處的 半導體襯底的第二凹陷深度。
可選的，還包括步驟
形成覆蓋所述柵極結構和半導體襯底的矽化阻擋層；
對所述矽化阻擋層進行刻蝕，形成覆蓋柵極頂部的矽化阻擋層；
利用光學關鍵尺寸測量方法對刻蝕矽化物層後的半導體襯底進行測量，得到柵 極結構與柵極結構間隔處的半導體襯底的高度差；
利用所述柵極結構與柵極結構間隔處的半導體襯底的高度差，得到柵極間隔處 半導體襯底的第四凹陷深度。
可選的，還包括步驟
刻蝕柵極側壁中的氮化物層；
利用光學關鍵尺寸測量方法對刻蝕氮化物層後的半導體襯底進行測量，得到柵 極結構與柵極結構間隔處的半導體襯底的高度差；
利用所述柵極結構與柵極結構間隔處的半導體襯底的高度差，得到柵極間隔處 半導體襯底的第五凹陷深度。可選的，所述第一凹陷深度小於50埃。可選的，所述柵極的高度為4000埃。相應的，本發明還提供了一種MOS器件的檢測方法，包括步驟提供半導體襯底，所述半導體襯底上具有至少兩個間隔排列的柵極；依次形成覆蓋所述柵極和半導體襯底的氧化物_氮化矽的疊層結構；對所述氮化矽進行刻蝕，形成柵極側壁，柵極和柵極側壁構成柵極結構；利用光學關鍵尺寸測量方法對具有所述柵極結構的半導體襯底進行測量，得到 柵極結構與柵極結構間隔處的半導體襯底的高度差；根據所述柵極結構與柵極結構間隔處的半導體襯底的高度差和柵極的高度，得 到柵極結構間隔處半導體襯底的第三凹陷深度。相應的，本發明還提供了一種包括上述檢測方法的MOS器件的製造方法，其特 徵在於，當光學關鍵尺寸測量後的凹陷深度超過標準值，則調整該光學關鍵尺寸測量步 驟之前的刻蝕工藝，使所述刻蝕工藝對半導體襯底與待刻蝕層的刻蝕選擇比降低。為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖對本發 明的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節以便於充分理解 本發明。但是本發明能夠以很多不同於在此描述的其它方式來實施，本領域技術人員可 以在不違背本發明內涵的情況下做類似推廣，因此本發明不受下面公開的具體實施的限 制。其次，本發明利用示意圖進行詳細描述，在詳述本發明實施例時，為便於說 明，表示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其 在此不應限制本發明保護的範圍。此外，在實際製作中應包含長度、寬度及深度的三維 空間尺寸。第一實施例圖1為本發明的MOS器件的檢測方法的流程圖，圖2至圖5為本發明的MOS器 件的檢測方法第一實施例的示意圖。下面結合圖1至圖5對本發明的MOS器件的檢測方 法進行說明。如圖1所示，該檢測方法包括步驟SlO 提供半導體襯底。具體的，如圖2所示，提供半導體襯底100，所述的半導體襯底100可以是單晶 矽、多晶矽或非晶矽；所述半導體襯底100也可以是矽、鍺、砷化鎵或矽鍺化合物；該 半導體襯底100還可以具有外延層或絕緣層上矽結構；所述的半導體襯底100還可以是其 它半導體材料，這裡不再一一列舉。S20 在半導體襯底100上依次形成柵氧層和柵導電層。具體的，參考圖3，在半導體襯底100上形成柵氧層102。柵氧層102可以為二 氧化矽材料。本實施例中柵氧層102利用熱氧化生長或者澱積的方法產生。因為該柵氧層102起到電絕緣的作用，而且隨著工藝尺寸的減小，需要該柵氧 層102很薄，因此採用熱氧化生長的方式可以獲得高質量的柵氧層102。例如該步驟可以
8具體為首先清洗半導體襯底100，去除表面的沾汙和氧化層，然後為了避免二次汙染 需要在幾小時內將半導體襯底100放入氧化爐，半導體襯底100表面生在一層20埃至50 埃的二氧化矽材料的柵氧層102。
在柵氧層102上形成柵導電層104。柵導電層104的材料可以為多晶矽。例如 柵導電層104可以採用化學氣相澱積形成，包括常壓化學氣相澱積(APCVD)、低壓化學 氣相澱積(LPCVD)、等離子體輔助化學氣相澱積等。因為LPCVD具有優良的臺階覆蓋 能力。因此本實施例中在柵導電層104的形成過程採用LPCVD。本領域技術人員可以 根據製造工藝來確定柵導電層104所需的厚度。
S30對所述柵導電層104進行刻蝕，形成至少兩個間隔排列的柵極。
具體的，參考圖4，該刻蝕步驟可以使本領域技術人員所熟知的刻蝕步驟，例如 先利用光刻的方法在要形成柵極的位置形成光掩膜圖形，接著進行刻蝕。所述刻蝕可以 是任何常規刻蝕技術，比如化學刻蝕技術或者等離子體刻蝕技術，在本實施例中，採用 等離子體刻蝕技術，例如利用含氟氣體作為反應氣體刻蝕，刻蝕工藝可以為各向異性等 離子體刻蝕工藝。
刻蝕後利用酸溶液清洗，就形成至少兩個間隔排列的柵極106，本領域技術人員 熟知的柵極間隔處的半導體襯底就是半導體襯底要形成源極區和漏極區的位置。
在本實施例中，所述柵極的高度，也就是柵氧層102和柵導電層104的厚度和為 4000 埃。
在刻蝕過程中，刻蝕離子擊穿柵氧層和柵氧層下的半導體襯底發生反應，因為 刻蝕後要用酸溶液進行清洗，從而酸洗掉部分柵氧層而使得在柵極106兩側，也就是半 導體襯底100要形成源極區和漏極區的位置108造成半導體襯底凹陷，在本發明中成為第 一凹陷，例如第一凹陷深度為10埃。
S40利用光學關鍵尺寸測量方法對具有所述柵極的半導體襯底進行測量，得到 柵極與柵極間隔處的半導體襯底的高度差。
在現有技術中，人們沒有意識到刻蝕會造成半導體襯底100要形成源極區和漏 極區的位置108會出現凹陷，並且也沒有意識到凹陷帶來的問題，因此通常在刻蝕步驟 後不會對半導體襯底的凹陷就行測量，因此現有技術中僅僅是在MOS器件生產完成後進 行切片檢測，但是這樣造成半導體器件的報廢，因此使得生產成本較高。
但本發明的發明人發現在刻蝕步驟中造成的半導體襯底100要形成源極區和漏 極區108凹陷會使增加源極區和漏極區的阻抗，從而使源極區和漏極區的導通電流下 降，因此使得MOS器件的性能變差，從而本發明中在刻蝕步驟之後採用了光學關鍵尺寸 方法進行檢測。
本實施例中通過光學關鍵尺寸(OCD)測量方法測量柵極與柵極間隔處的半導體 襯底的高度差。OCD方法原理如下，參考圖5:半導體襯底上的多個柵極可視作一反射 光柵，OCD方法通過將一束偏振光200投射到所述柵極106和柵極間隔處108的半導體 襯底上，經所述柵極106表面和柵極間隔處108的半導體襯底表面反射後產生相位差，多 個柵極106與其間隔處108的半導體襯底的反射光之間產生幹涉，通過光敏單元接受所述 光的幹涉條紋並通過數據處理計算幹涉條紋的周期，所述幹涉條紋的周期與所述柵極106 的之間的距離，柵極與柵極間隔處的半導體襯底的高度差有關係，通過已經獲得的幹涉條紋的周期，通過計算可得到待監測的柵極106與柵極間隔處108的半導體襯底的高度差 dl。
S50 根據所述柵極106與柵極間隔處108的半導體襯底的高度差dl和柵極的高 度，得到柵極間隔處108的半導體襯底的第一凹陷深度。
繼續參考圖5，因為柵極106的高度為形成的柵氧層102和柵導電層104的厚度 的和d2，因此利用所述柵極106與柵極間隔處108的半導體襯底的高度差dl減去所述柵 極的高度d2，就得到柵極間隔處108的半導體襯底的第一凹陷深度。對於所述第一凹陷 深度小於50埃時用其它方法很難測量到，但是這個凹陷深度可能會對半導體器件造成很 大影響，因此利用OCD方法可以檢測到凹陷深度小於50埃的情況，從而消除器件的缺 陷。
該方法具有實時測量的優點，不必對待測的結構進行切片等破壞性處理，簡化 了工藝、降低了費用並能夠實時的監測柵極與柵極間隔處的半導體襯底的高度差，以便 於對刻蝕工藝參數進行調整，例如使所述刻蝕工藝對半導體襯底100與柵導電層104的刻 蝕選擇比降低，使得半導體襯底100的凹陷減小。
第二實施例
圖6為本發明的MOS器件的檢測方法第二實施例的流程圖。在本本實施例中和 第一實施例相同的步驟不再贅述，不同在於，除上述實施例中的步驟之外，參考圖6還 優選的包括下列步驟
S60在所述柵極106兩側形成柵極側壁，所述柵極側壁和柵極106構成柵極結構。
圖7為圖6所示的MOS器件檢測方法中，優選的形成柵極側壁的步驟的流程 圖。圖8至圖12為形成柵極側壁的示意圖。具體的，參考圖7至圖12，在一優選實施 例中，所述形成柵極側壁的步驟包括
S61 利用熱氧化方法形成覆蓋柵極的和半導體襯底的第一氧化物層。
S62對所述第一氧化物層進行刻蝕，形成柵側壁修復層。
S63形成覆蓋所述柵側壁修復層、柵極和半導體襯底的第二氧化物層。
S64在第二氧化物層外形成所述氮化物層。
S65刻蝕所述氮化物層和所述第一氧化物層。
具體的，首先參考圖8，可以採用化學氣相澱積形成第一氧化物層202，包括常 壓化學氣相澱積(APCVD)、低壓化學氣相澱積(LPCVD)、等離子體輔助化學氣相澱積等。
接著，參考圖9，對所述第一氧化物層202進行刻蝕，該刻蝕步驟可以是任何常 規刻蝕技術，比如化學刻蝕技術或者等離子體刻蝕技術。在本實施例中，採用等離子體 刻蝕技術，例如利用含氟氣體作為反應氣體刻蝕，刻蝕工藝可以為各向異性等離子體刻 蝕工藝，刻蝕後形成柵側壁修復層204。
在該步刻蝕的步驟中，需要將半導體襯底100上的第一氧化物層202去除乾淨， 在去除第一氧化物層202的過程中，刻蝕氣體對半導體襯底100也具有刻蝕作用，因此容 易對柵極間隔處108的半導體襯底進行過刻蝕，從而半導體襯底100會進一步凹陷，在本 發明中稱為第二凹陷，例如第二凹陷深度為40埃。
接著，參考圖10，形成第二氧化物層206，該步驟可以利用本領域技術人員熟 知的方法，例如化學氣相沉積(CVD)、物理氣相沉積(PVD)。接著，參考圖11，在第二氧化物層206外形成所述氮化物層208，該步驟可以利 用本領域技術人員熟知的方法，例如化學氣相沉積(CVD)、物理氣相沉積(PVD)。接著，參考圖12，刻蝕所述氮化物層208和所述第二氧化物層206，該刻蝕步驟 可以是任何常規刻蝕技術，比如化學刻蝕技術或者等離子體刻蝕技術，在本實施例中， 採用等離子體刻蝕技術，例如利用含氟氣體作為反應氣體刻蝕，刻蝕工藝可以為各向異 性等離子體刻蝕工藝。刻蝕後形成柵極側壁300，所述柵極側壁300和柵極106構成柵極 結構107。在該步刻蝕的步驟中，需要將半導體襯底100上的第二氧化物層206去除乾淨， 在去除第二氧化物層206的過程中，刻蝕氣體對半導體襯底100也具有刻蝕作用，因此容 易對柵極間隔處108的半導體襯底進行過刻蝕，從而半導體襯底100會進一步凹陷，在本 發明中稱為第三凹陷，例如第三凹陷深度為20埃。S70 利用光學關鍵尺寸測量方法對具有所述柵極結構107的半導體襯底進行測 量，得到柵極結構107與柵極結構107兩側的半導體襯底的高度差。本實施例中通過將一束偏振光200投射到所述柵極結構107和柵極結構107間隔 處的半導體襯底上，經所述柵極結構107表面和柵極結構107間隔處的半導體襯底表面反 射後產生相位差，多個柵極結構107與其間隔處的半導體襯底的反射光之間產生幹涉， 通過光敏單元接受所述光的幹涉條紋並通過數據處理計算幹涉條紋的周期，所述幹涉條 紋的周期與所述柵極結構107的之間的距離，柵極結構107與柵極結構107間隔處的半導 體襯底的高度差有關係，通過已經獲得的幹涉條紋的周期，通過計算可得到待監測的柵 極結構107與柵極結構107間隔處的半導體襯底的高度差。S80 利用所述柵極結構107與柵極結構107間隔處的半導體襯底100的高度 差，得到柵極結構間隔處半導體襯底的第三凹陷深度。然後可以根據所述柵極結構107與柵極結構107間隔處的半導體襯底的高度差和 柵極結構107的高度，得到柵極結構107間隔處的半導體襯底的凹陷深度。其中柵極結 構107的高度也就是柵極的高度。例如利用所述柵極結構107與柵極結構107間隔處的 半導體襯底的高度差減去所述柵極的高度d2，就得到柵極結構107間隔處的半導體襯底 的第三凹陷深度。該方法具有實時測量的優點，不必對待測的結構進行切片等破壞性處理，簡化 了工藝、降低了費用並能夠實時的監測柵極結構107與柵極結構107間隔處的半導體襯底 的高度差，以便於對形成柵極側壁的刻蝕工藝參數進行調整，例如使所述刻蝕工藝對半 導體襯底100與氮化物層208的刻蝕選擇比降低，使得半導體襯底100的凹陷減小。因為在刻蝕第一氧化物層202形成柵側壁修復層204的步驟中，刻蝕氣體對半導 體襯底100也具有刻蝕作用，因此容易對柵極間隔處108的半導體襯底進行過刻蝕，從而 半導體襯底100會進一步凹陷，例如第二凹陷深度為10埃。因此在本實施例的一個優選 方案中，在所述形成柵側壁修復層204的步驟後，且形成第二氧化物層206之前還包括下 列步驟利用OCD測量方法對具有柵側壁修復層和柵極的半導體襯底進行測量，得到柵極與柵極間隔處的半導體襯底的高度差；利用所述柵極與柵極間隔處的半導體襯底的高 度差，得到柵極處半導體襯底的第二凹陷深度。
具體的，本實施例中通過將一束偏振光投射到所述柵極和柵極結構間隔處的半 導體襯底上，經所述柵極表面和柵極間隔處的半導體襯底表面反射後產生相位差，多個 柵極與其間隔處的半導體襯底的反射光之間產生幹涉，通過光敏單元接受所述光的幹涉 條紋並通過數據處理計算幹涉條紋的周期，所述幹涉條紋的周期與所述柵極的之間的距 離，柵極與柵極間隔處的半導體襯底的高度差有關係，通過已經獲得的幹涉條紋的周 期，通過計算可得到待監測的柵極與柵極間隔處的半導體襯底的高度差。
然後可以根據所述柵極與柵極間隔處的半導體襯底的高度差和柵極的高度，得 到柵極間隔處的半導體襯底的凹陷深度。例如利用所述柵極與柵極間隔處的半導體襯底 的高度差減去所述柵極的高度，就得到柵極間隔處的半導體襯底的第二凹陷深度。
該方法具有實時測量的優點，不必對待測的結構進行切片等破壞性處理，簡化 了工藝、降低了費用並能夠實時的監測柵極與柵極間隔處的半導體襯底的高度差，以便 於對形成柵極側壁的刻蝕工藝參數進行調整，例如使所述刻蝕工藝對半導體襯底與第一 氧化物層的刻蝕選擇比降低，使得半導體襯底的凹陷減小。
第三實施例
圖13至圖14為本發明的MOS器件檢測方法的第三實施例的示意圖，在本實施 例中與第一實施例和第二實施例相同的步驟不再贅述，不同在於在本實施例中還可以包 括下列步驟，參考圖13，還包括步驟
形成覆蓋所述柵極結構107和半導體襯底的矽化阻擋層6AB)302。對所述矽化 阻擋層302進行刻蝕，形成覆蓋柵極頂部的矽化阻擋層302。利用OCD測量方法對刻蝕 矽化物層後的半導體襯底進行測量，得到柵極結構107與柵極結構107間隔處的半導體襯 底的高度差。利用所述柵極結構107與柵極結構107間隔處的半導體襯底的高度差，得 到柵極間隔處半導體襯底的第四凹陷深度。
具體的，可以採用化學氣相澱積形成覆蓋半導體襯底100和柵極結構107的矽化 阻擋層302，包括常壓化學氣相澱積(APCVD)、低壓化學氣相澱積(LPCVD)、等離子體 輔助化學氣相澱積等。因為LPCVD具有優良的臺階覆蓋能力。矽化阻擋層302的材料 可以為氧化物或者氮化物。
然後對所述矽化阻擋層302進行刻蝕，該刻蝕步驟可以是任何常規刻蝕技術， 比如化學刻蝕技術或者等離子體刻蝕技術。在本實施例中，採用等離子體刻蝕技術，例 如利用含氟氣體作為反應氣體刻蝕，刻蝕工藝可以為各向異性等離子體刻蝕工藝，刻蝕 後形成覆蓋柵極106頂部的矽化阻擋層302。
在該步刻蝕的步驟中，需要將半導體襯底100上的矽化阻擋層302去除乾淨，在 去除矽化阻擋層302的過程中，刻蝕氣體對半導體襯底100也具有刻蝕作用，因此容易對 柵極間隔處的半導體襯底進行過刻蝕，從而半導體襯底100會進一步凹陷，在本發明中 稱為第四凹陷，例如第四凹陷深度為10埃至30埃。
參考圖14，本實施例中通過將一束偏振光200投射到所述柵極結構107和柵極結 構107間隔處的半導體襯底上，經所述柵極結構107表面和柵極結構107間隔處的半導體 襯底表面反射後產生相位差，多個柵極結構107與其間隔處的半導體襯底的反射光之間產生幹涉，通過光敏單元接受所述光的幹涉條紋並通過數據處理計算幹涉條紋的周期， 所述幹涉條紋的周期與所述柵極結構107的之間的距離，柵極結構107與柵極結構107間 隔處的半導體襯底的高度差有關係，通過已經獲得的幹涉條紋的周期，通過計算可得到 待監測的柵極結構107與柵極結構107間隔處的半導體襯底的高度差。
然後可以根據所述柵極結構107與柵極結構107間隔處的半導體襯底的高度差和 柵極結構107的高度，得到柵極結構107間隔處的半導體襯底的凹陷深度。其中柵極結 構107的高度也就是柵極的高度。例如利用所述柵極結構107與柵極結構107間隔處的 半導體襯底的高度差減去所述柵極的高度d2，就得到
柵極結構107間隔處的半導體襯底的第四凹陷深度。
當OCD測量後的凹陷深度超過標準值，則調整對矽阻擋層302的刻蝕工藝，使 所述刻蝕工藝對半導體襯底與矽阻擋層302的刻蝕選擇比降低。從而減小該刻蝕步驟對 半導體襯底造成的第四凹陷。
第四實施例
圖15至圖16為本發明的MOS器件檢測方法的第四實施例的示意圖，在本實施 例中與第三實施例相同的步驟不再贅述，不同在於在本實施例中還可以包括下列步驟， 參考圖15，還包括步驟
刻蝕所述氮化物層(該步驟也叫做SPT)；利用OCD測量方法對刻蝕氮化物層後 的半導體襯底進行測量，得到柵極結構與柵極結構間隔處的半導體襯底的高度差；利用 所述柵極結構與柵極結構間隔處的半導體襯底的高度差，得到柵極間隔處半導體襯底的 第五凹陷深度。
具體的，可以再完成源極區和漏極區的注入後，將氮化物層去除，從而消除氮 化矽層的應力作用，該刻蝕步驟可以是任何常規刻蝕技術，比如化學刻蝕技術或者等離 子體刻蝕技術，在本實施例中，採用等離子體刻蝕技術，例如利用含氟氣體作為反應氣 體刻蝕，刻蝕工藝可以為各向異性等離子體刻蝕工藝。
在該步刻蝕的步驟中，刻蝕氣體對半導體襯底100也具有刻蝕作用，因此容易 對柵極間隔處的半導體襯底進行過刻蝕，從而半導體襯底100會進一步凹陷，在本發明 中稱為第五凹陷，例如第五凹陷深度為10埃至30埃。
參考圖17，本實施例中通過將一束偏振光200投射到所述柵極結構107和柵極結 構107間隔處的半導體襯底上，經所述柵極結構107表面和柵極結構107間隔處的半導體 襯底表面反射後產生相位差，多個柵極結構107與其間隔處的半導體襯底的反射光之間 產生幹涉，通過光敏單元接受所述光的幹涉條紋並通過數據處理計算幹涉條紋的周期， 所述幹涉條紋的周期與所述柵極結構107的之間的距離，柵極結構107與柵極結構107間 隔處的半導體襯底的高度差有關係，通過已經獲得的幹涉條紋的周期，通過計算可得到 待監測的柵極結構107與柵極結構107間隔處的半導體襯底的高度差。
然後可以根據所述柵極結構107與柵極結構107間隔處的半導體襯底的高度差和 柵極結構107的高度，得到柵極結構107間隔處的半導體襯底的凹陷深度。其中柵極結 構107的高度也就是柵極的高度。例如利用所述柵極結構107與柵極結構107間隔處的 半導體襯底的高度差減去所述柵極的高度d2，就得到柵極結構107間隔處的半導體襯底 的第五凹陷深度。
當OCD測量後的凹陷深度超過標準值，則調整對氮化物層的刻蝕工藝，使所述 刻蝕工藝對半導體襯底與氮化物層的刻蝕選擇比降低。從而減小該刻蝕步驟對半導體襯 底造成的第五凹陷。
相應的本發明還提供了一種MOS器件的檢測方法，包括步驟
提供半導體襯底，所述半導體襯底上具有至少兩個間隔排列的柵極；
依次形成覆蓋所述柵極和半導體襯底的氧化物-氮化矽的疊層結構；
對所述氮化矽進行刻蝕，形成柵極側壁，柵極和柵極側壁構成柵極結構；
利用OCD測量方法對具有所述柵極結構的半導體襯底進行測量，得到柵極結構 與柵極結構間隔處的半導體襯底的高度差；
根據所述柵極結構與柵極結構間隔處的半導體襯底的高度差和柵極的高度，得 到柵極結構間隔處半導體襯底的第三凹陷深度。
該MOS器件的檢測方法中各步驟具體的實施方式可以參考第一實施例至第四實 施例的描述，因此不再贅述。
相應的本發明還提供了一種MOS器件的製造方法，包括上述實施例中的檢測方 法，當OCD測量後的凹陷深度超過標準值，則調整該OCD測量步驟之前的刻蝕工藝，使 所述刻蝕工藝對半導體襯底與待刻蝕層的刻蝕選擇比降低。
例如，如果是在柵極的刻蝕步驟半導體襯底第一凹陷超出標準值，則調整使所 述刻蝕工藝對半導體襯底100與柵導電層104的刻蝕選擇比降低，如果是在第一氧化物層 的刻蝕步驟半導體襯底第二凹陷超出標準值，則調整所述刻蝕工藝對半導體襯底與第一 氧化物層的刻蝕選擇比降低，使得半導體襯底的凹陷減小。
然後在柵極108兩側的半導體襯底中形成源極區和漏極區，就形成了 MOS器 件。該步可以採用本領域技術人員熟知的方法，例如採用離子注入的方式向具有柵極的 半導體襯底注入P型離子，例如硼離子，在柵極兩側的半導體襯底中便形成高濃度的源 極區和漏極區。在形成源極區和漏極區之前還可以包括在柵極的側上形成側壁層。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上的限 制。任何熟悉本領域的技術人員，在不脫離本發明技術方案範圍情況下，都可利用上述 揭示的方法和技術內容對本發明技術方案作出許多可能的變動和修飾，或修改為等同變 化的等效實施例。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對 以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬於本發明技術方案保護的範 圍內。
權利要求
1.一種MOS器件的檢測方法，其特徵在於，包括步驟 提供半導體襯底；在半導體襯底上依次形成柵氧層和柵導電層；對所述柵導電層進行刻蝕，形成至少兩個間隔排列的柵極；利用光學關鍵尺寸測量方法對具有所述柵極的半導體襯底進行測量，得到柵極與柵 極間隔處的半導體襯底的高度差；根據所述柵極與柵極間隔處的半導體襯底的高度差和柵極的高度，得到柵極間隔處 半導體襯底的第一凹陷深度。
2.根據權利要求1所述的檢測方法，其特徵在於，還包括步驟 在所述柵極兩側形成柵極側壁，所述柵極側壁和柵極構成柵極結構；利用光學關鍵尺寸測量方法對具有所述柵極結構的半導體襯底進行測量，得到柵極 結構與柵極結構兩側的半導體襯底的高度差；利用所述柵極結構與柵極結構間隔處的半導體襯底的高度差得到柵極間隔處半導體 襯底的第三凹陷深度。
3.根據權利要求2所述的檢測方法，其特徵在於，所述形成柵極側壁的步驟包括 利用熱氧化方法形成覆蓋柵極的半導體襯底的第一氧化物層；對所述第一氧化物層進行刻蝕，形成柵側壁修復層； 形成覆蓋所述柵側壁修復層、柵極和半導體襯底的第二氧化物層； 在所述第二氧化物層外形成氮化物層； 刻蝕所述氮化物層和所述第二氧化物層，形成柵極側壁。
4.根據權利要求3所述的檢測方法，其特徵在於，在所述形成柵側壁修復層的步驟 後，且形成第二氧化物層前還包括利用光學關鍵尺寸測量方法對具有柵側壁修復層和柵極的半導體襯底進行測量，得 到柵極與柵極間隔處的半導體襯底的高度差；利用所述柵極與柵極間隔處的半導體襯底的高度差，得到柵極與柵極間隔處的半導 體襯底的第二凹陷深度。
5.根據權利要求2所述的檢測方法，其特徵在於，還包括步驟 形成覆蓋所述柵極結構和半導體襯底的矽化阻擋層；對所述矽化阻擋層進行刻蝕，形成覆蓋柵極頂部的矽化阻擋層； 利用光學關鍵尺寸測量方法對刻蝕矽化物層後的半導體襯底進行測量，得到柵極結 構與柵極結構間隔處的半導體襯底的高度差；利用所述柵極結構與柵極結構間隔處的半導體襯底的高度差，得到柵極間隔處半導 體襯底的第四凹陷深度。
6.根據權利要求3所述的檢測方法，其特徵在於，還包括步驟 刻蝕柵極側壁中的氮化物層；利用光學關鍵尺寸測量方法對刻蝕氮化物層後的半導體襯底進行測量，得到柵極結 構與柵極結構間隔處的半導體襯底的高度差；利用所述柵極結構與柵極結構間隔處的半導體襯底的高度差，得到柵極間隔處半導 體襯底的第五凹陷深度。
7.根據權利要求1所述的檢測方法，其特徵在於，所述第一凹陷深度小於50埃。
8.根據權利要求1所述的檢測方法，其特徵在於，所述柵極的高度為4000埃。
9.一種MOS器件的檢測方法，其特徵在於，包括步驟提供半導體襯底，所述半導體襯底上具有至少兩個間隔排列的柵極； 依次形成覆蓋所述柵極和半導體襯底的氧化物-氮化矽的疊層結構； 對所述氮化矽進行刻蝕，形成柵極側壁，柵極和柵極側壁構成柵極結構； 利用光學關鍵尺寸測量方法對具有所述柵極結構的半導體襯底進行測量，得到柵極 結構與柵極結構間隔處的半導體襯底的高度差；根據所述柵極結構與柵極結構間隔處的半導體襯底的高度差和柵極的高度，得到柵 極結構間隔處半導體襯底的第三凹陷深度。
10.一種包括權利要求1至9所述的檢測方法的MOS器件的製造方法，其特徵在於， 當光學關鍵尺寸測量後的凹陷深度超過標準值，則調整該光學關鍵尺寸測量步驟之前的 刻蝕工藝，使所述刻蝕工藝對半導體襯底與待刻蝕層的刻蝕選擇比降低。
全文摘要
本發明提供了一種MOS器件的檢測方法和MOS器件的製造方法，該檢測方法包括步驟提供半導體襯底；在半導體襯底上依次形成柵氧層和柵導電層；對所述柵導電層進行刻蝕，形成至少兩個間隔排列的柵極；利用光學關鍵尺寸測量方法對具有所述柵極的半導體襯底進行測量，得到柵極與柵極間隔處的半導體襯底的高度差；根據所述柵極與柵極間隔處的半導體襯底的高度差和柵極的高度，得到柵極間隔處半導體襯底的凹陷深度。本發明通過提供一種簡便的檢測MOS器件源極區和漏極區的矽層凹陷深度的方法，降低MOS器件的生產成本。
文檔編號G01B11/22GK102024726SQ20091019620
公開日2011年4月20日 申請日期2009年9月23日 優先權日2009年9月23日
發明者俎永熙, 張海洋, 李國鋒, 黃怡 申請人:中芯國際集成電路製造(上海)有限公司