移位寄存器、柵極驅動電路及顯示面板的製作方法

2023-04-25 23:19:41

本發明涉及顯示技術領域，尤其涉及一種移位寄存器、柵極驅動電路及顯示面板。

背景技術：

在薄膜電晶體顯示器中，通常通過柵極驅動裝置向像素區域的各個薄膜電晶體(TFT，Thin Film Transistor)的柵極提供柵極驅動信號。柵極驅動裝置可以通過陣列工藝形成在液晶顯示器的陣列基板上，即陣列基板行驅動(Gate Driver on Array,GOA)工藝，這種集成工藝不僅節省了成本，而且可以做到液晶面板(Panel)兩邊對稱的美觀設計，同時，也省去了柵極集成電路(IC，Integrated Circuit)的綁定(Bonding)區域以及扇出(Fan-out)的布線空間，從而可以實現窄邊框的設計；並且，這種集成工藝還可以省去柵極掃描線方向的Bonding工藝，從而提高了產能和良率。

而在內嵌自容式觸控螢幕中，當觸控和顯示同步進行時，為了保證自電容電極的觸控信號不受幹擾，需要使觸控螢幕中的其它信號均與自電容電極上的信號同步。但是現有的柵極驅動電路，由於各級輸出端在一段時間內是處於浮接狀態的，因此即使輸入柵極驅動電路的所有信號均與自電容電極上的信號同步，也無法使柵線上的信號與自電容電極上的信號同步。

技術實現要素：

有鑑於此，本發明實施例提供一種移位寄存器、柵極驅動電路及顯示面板，當觸控和顯示同步進行時，可以向柵線輸出與自電容電極上的信號同步的信號。

因此，本發明實施例提供了一種移位寄存器，包括：輸入模塊、復位模塊、節點控制模塊、第一輸出模塊、第二輸出模塊以及第一補償模塊；其中，

所述輸入模塊用於在輸入信號端的控制下將所述第一參考電壓端的信號提供給第一節點；

所述復位模塊用於在復位信號端的控制下將所述第二參考電壓端的信號提供給所述第一節點；

所述節點控制模塊用於在第一時鐘信號端的控制下將所述第一時鐘信號端的信號提供給第二節點，在所述第二節點的控制下將所述第三參考電壓端的信號提供給所述第一節點；

所述第一輸出模塊用於在所述第一節點的控制下，將第二時鐘信號端的信號提供給所述移位寄存器的柵極信號輸出端；

所述第二輸出模塊用於在所述第二節點的控制下，將所述第三參考電壓端的信號提供給所述移位寄存器的柵極信號輸出端；

所述第一補償模塊用於在所述第一節點的的控制下，將所述第三參考電壓端的信號提供給所述移位寄存器的柵極信號輸出端。

在一種可能的實施方式中，在本發明實施例提供的移位寄存器中，所述第一補償模塊具體包括：第一開關電晶體；其中，

所述第一開關電晶體，其柵極與所述第一節點相連，第一極與所述第三參考電壓端相連，第二極與所述移位寄存器的柵極信號輸出端相連。

較佳地，在本發明實施例提供的移位寄存器中，還包括：第二補償模塊；其中，

所述第二補償模塊用於在第三時鐘信號端的控制下，將所述第三參考電壓端的信號提供給所述移位寄存器的柵極信號輸出端。

在一種可能的實施方式中，在本發明實施例提供的移位寄存器中，所述第二補償模塊具體包括：第二開關電晶體；其中，

所述第二開關電晶體，其柵極與所述第三時鐘信號端相連，第一極與所述第三參考電壓端相連，第二極與所述移位寄存器的柵極信號輸出端相連。

在一種可能的實施方式中，在本發明實施例提供的移位寄存器中，所述輸入模塊具體包括：第三開關電晶體；其中，

所述第三開關電晶體，其柵極與所述輸入信號端相連，第一極與所述第一參考電壓端相連，第二極與所述第一節點相連。

在一種可能的實施方式中，在本發明實施例提供的移位寄存器中，所述復位模塊具體包括：第四開關電晶體；其中，

所述第四開關電晶體，其柵極與所述復位信號端相連，第一極與所述第二參考電壓端相連，第二極與所述第一節點相連。

在一種可能的實施方式中，在本發明實施例提供的移位寄存器中，所述節點控制模塊具體包括：第五開關電晶體、第六開關電晶體、第七開關電晶體、第八開關電晶體和第一電容；其中，

所述第五開關電晶體，其柵極和第一極均與所述第一時鐘信號端相連，第二極與所述第二節點相連；

所述第六開關電晶體，其柵極與所述第二節點相連，第一極與所述第三參考電壓端相連，第二極與所述第一節點相連；

所述第七開關電晶體，其柵極與所述第一節點相連，第一極與所述第三參考電壓端相連，第二極與所述第二節點相連；

所述第八開關電晶體，其柵極與所述移位寄存器的柵極信號輸出端相連，第一極與所述第三參考電壓端相連，第二極與所述第二節點相連；

所述第一電容連接於所述第二節點與所述第三參考電壓端之間。

在一種可能的實施方式中，在本發明實施例提供的移位寄存器中，所述第一輸出模塊具體包括：第九開關電晶體和第二電容；其中，

所述第九開關電晶體，其柵極與所述第一節點相連，第一極與所述第二時鐘信號端相連，第二極與所述移位寄存器的柵極信號輸出端相連；

所述第二電容連接於所述第九開關電晶體的柵極與第二極之間。

在一種可能的實施方式中，在本發明實施例提供的移位寄存器中，所述第二輸出模塊具體包括：第十開關電晶體；其中，

所述第十開關電晶體，其柵極與所述第二節點相連，第一極與所述第三參考電壓端相連，第二極與所述移位寄存器的柵極信號輸出端相連。

相應地，本發明實施例還提供了一種柵極驅動電路，包括級聯的多個本發明實施例提供的移位寄存器；其中，

除第一級移位寄存器之外，每一級移位寄存器的輸入信號端與其相鄰的上一級移位寄存器的柵極信號輸出端相連；

除最後一級移位寄存器之外，每一級移位寄存器的復位信號端與其相鄰的下一級移位寄存器的柵極信號輸出端相連。

相應地，本發明實施例還提供了一種顯示面板，包括本發明實施例提供的柵極驅動電路。

本發明有益效果如下：

本發明實施例提供的一種移位寄存器、柵極驅動電路及顯示面板，移位寄存器包括：輸入模塊、復位模塊、節點控制模塊、第一輸出模塊、第二輸出模塊以及第一補償模塊。輸入模塊用於在輸入信號端的控制下將第一參考電壓端的信號提供給第一節點；復位模塊用於在復位信號端的控制下將第二參考電壓端的信號提供給第一節點；節點控制模塊用於在第一時鐘信號端的控制下將第一時鐘信號端的第一時鐘信號提供給第二節點，在第二節點的控制下將第三參考電壓端的信號提供給所述第一節點；第一輸出模塊用於在第一節點的控制下，將第二時鐘信號端的第二時鐘信號提供給移位寄存器的柵極信號輸出端；第二輸出模塊用於在第二節點的控制下，將第三參考電壓端的信號提供給移位寄存器的柵極信號輸出端；第一補償模塊用於在第一時鐘信號端的控制下，將第三參考電壓端的信號提供給移位寄存器的柵極信號輸出端。該移位寄存器通過增加第一補償模塊，當第二節點於浮接狀態時，利用第一補償模塊將第三參考電壓端的信號提供給移位寄存器的柵極信號輸出端，保證移位寄存器的柵極信號輸出端始終有信號輸出，從而當輸入移位寄存器的所有信號均與自電容電極上的信號同步時，可以實現柵極信號輸出端的信號與自電容電極上的信號同步。

附圖說明

圖1為本發明實施例提供的移位寄存器的結構示意圖之一；

圖2為本發明實施例提供的移位寄存器的結構示意圖之二；

圖3為本發明實施例提供的移位寄存器的結構示意圖之三；

圖4為圖3所示的移位寄存器對應的一種輸入輸出時序圖；

圖5為圖3所示的移位寄存器對應的另一種輸入輸出時序圖。

具體實施方式

下面結合附圖，對本發明實施例提供的移位寄存器、柵極驅動電路及顯示面板的具體實施方式進行詳細地說明。

本發明實施例提供的一種移位寄存器，如圖1所示，包括：輸入模塊1、復位模塊2、節點控制模塊3、第一輸出模塊4、第二輸出模塊5以及第一補償模塊6；其中，

輸入模塊1用於在輸入信號端Input的控制下將第一參考電壓端Vref1的信號提供給第一節點A；

復位模塊2用於在復位信號端Reset的控制下將第二參考電壓端Vref2的信號提供給第二節點B；

節點控制模塊3用於在第一時鐘信號端CK1的控制下將第一時鐘信號端CK1的信號提供給第二節點B，在第二節點B的控制下將第三參考電壓端Vref3的信號提供給第一節點A；

第一輸出模塊4用於在第一節點A的控制下，將第二時鐘信號端CK2的信號提供給移位寄存器的柵極信號輸出端Output；

第二輸出模塊5用於在第二節點B的控制下，將第三參考電壓端Vref3的信號提供給移位寄存器的柵極信號輸出端Output；

第一補償模塊6用於在第一節點A的控制下，將第三參考電壓端Vref3的信號提供給移位寄存器的柵極信號輸出端Output。

本發明實施例提供的一種移位寄存器，移位寄存器包括：輸入模塊、復位模塊、節點控制模塊、第一輸出模塊、第二輸出模塊以及第一補償模塊。輸入模塊用於在輸入信號端的控制下將第一參考電壓端的信號提供給第一節點；復位模塊用於在復位信號端的控制下將第二參考電壓端的信號提供給第一節點；節點控制模塊用於在第一時鐘信號端的控制下將第一時鐘信號端的第一時鐘信號提供給第二節點，在第二節點的控制下將第三參考電壓端的信號提供給所述第一節點；第一輸出模塊用於在第一節點的控制下，將第二時鐘信號端的第二時鐘信號提供給移位寄存器的柵極信號輸出端；第二輸出模塊用於在第二節點的控制下，將第三參考電壓端的信號提供給移位寄存器的柵極信號輸出端；第一補償模塊用於在第一時鐘信號端的控制下，將第三參考電壓端的信號提供給移位寄存器的柵極信號輸出端。該移位寄存器通過增加第一補償模塊，當第二節點於浮接狀態時，利用第一補償模塊將第三參考電壓端的信號提供給移位寄存器的柵極信號輸出端，保證移位寄存器的柵極信號輸出端始終有信號輸出，從而當輸入移位寄存器的所有信號均與自電容電極上的信號同步時，可以實現柵極信號輸出端的信號與自電容電極上的信號同步。

在具體實施時，在本發明實施例提供的移位寄存器中，第一時鐘信號端的信號與第二時鐘信號端的信號相位相反。

下面結合具體實施例，對本發明進行詳細說明。需要說明的是，本實施例是為了更好的解釋本發明，但不限制本發明。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖3所示，第一補償模塊6具體包括：第一開關電晶體M1；其中，

第一開關電晶體M1，其柵極與第一節點A相連，第一極與第三參考電壓端Vref3相連，第二極與移位寄存器的柵極信號輸出端Output相連。

在具體實施時，在本發明實施例提供的上述移位寄存器中，第三時鐘信號端CK3可以與第一時鐘信號端CK1為同一端，也可以與第二時鐘信號端CK2為同一端；並且當第三時鐘信號端CK3與第一時鐘信號端CK1相同時的第一開關電晶體M1的類型與當第三時鐘信號端CK3與第二時鐘信號端CK2相同時的第一開關電晶體M1的類型相反。

以上僅是舉例說明移位寄存器中第一補償模塊的具體結構，在具體實施時，第一補償模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作限定。

在具體實施時，為了進一步保證移位寄存器的柵極信號輸出端始終有信號輸出，從而當輸入移位寄存器的所有信號均與自電容電極上的信號同步時，可以實現柵極信號輸出端的信號與自電容電極上的信號同步，在本發明實施例提供的上述移位寄存器中，如圖2所示，還包括：第二補償模塊7；其中，

第二補償模塊7用於在第三時鐘信號端CK3的控制下，將第三參考電壓端Vref3的信號提供給移位寄存器的柵極信號輸出端Output。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖3所示，第二補償模塊7具體包括：第二開關電晶體M2；其中，

第二開關電晶體M2，其柵極與第三時鐘信號端CK3相連，第一極與第三參考電壓端Vref3相連，第二極與移位寄存器的柵極信號輸出端Output相連。

以上僅是舉例說明移位寄存器中第二補償模塊的具體結構，在具體實施時，第二補償模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖3所示，輸入模塊1具體包括：第三開關電晶體M3；其中，

第三開關電晶體M3，其柵極與輸入信號端Input相連，第一極與第一參考電壓端Vref1相連，第二極與第一節點A相連。

以上僅是舉例說明移位寄存器中輸入模塊的具體結構，在具體實施時，輸入模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖3所示，2復位模塊具體包括：第四開關電晶體M4；其中，

第四開關電晶體M4，其柵極與復位信號端Reset相連，第一極與第二參考電壓端Vref2相連，第二極與第一節點A相連。

以上僅是舉例說明移位寄存器中復位模塊的具體結構，在具體實施時，復位模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖3所示，3節點控制模塊具體包括：第五開關電晶體M5、第六開關電晶體M6、第七開關電晶體M7、第八開關電晶體M8和第一電容C1；其中，

第五開關電晶體M5，其柵極和第一極均與第一時鐘信號端CK1相連，第二極與第二節點B相連；

第六開關電晶體M6，其柵極與第二節點B相連，第一極與第三參考電壓端Vref3相連，第二極與第一節點A相連；

第七開關電晶體M7，其柵極與第一節點A相連，第一極與第三參考電壓端Vref3相連，第二極與第二節點B相連；

第八開關電晶體M8，其柵極與移位寄存器的柵極信號輸出端Output相連，第一極與第三參考電壓端Vref3相連，第二極與第二節點B相連；

第一電容C1連接於第二節點B與第三參考電壓端Vref3之間。

在具體實施時，在本發明實施例提供的上述移位寄存器中，一般在工藝製備時第七開關電晶體的尺寸設置的比第五開關電晶體的尺寸大，這樣設置使得當第一節點的電位為高電位時，第七開關電晶體在第一節點的信號的控制下將第三參考電壓端的信號提供給第二節點的速率大於第五開關電晶體在第一時鐘信號端的控制下將第一時鐘信號端的信號提供給第二節點的速率，從而保證第二節點的電位為低電位。

以上僅是舉例說明移位寄存器中節點控制模塊的具體結構，在具體實施時，節點控制模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖3所示，第一輸出模塊4具體包括：第九開關電晶體M9和第二電容C2；其中，

第九開關電晶體M9，其柵極與第一節點A相連，第一極與第二時鐘信號端CK2相連，第二極與移位寄存器的柵極信號輸出端Output相連；

第二電容C2連接於第九開關電晶體M9的柵極與第二極之間。

以上僅是舉例說明移位寄存器中第一輸出模塊的具體結構，在具體實施時，第一輸出模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作限定。

在具體實施時，在本發明實施例提供的上述移位寄存器中，如圖3所示，第二輸出模塊5具體包括：第十開關電晶體M10；其中，

第十開關電晶體M10，其柵極與第二節點B相連，第一極與第三參考電壓端Vref3相連，第二極與移位寄存器的柵極信號輸出端Output相連。

以上僅是舉例說明移位寄存器中第二輸出模塊的具體結構，在具體實施時，第二輸出模塊的具體結構不限於本發明實施例提供的上述結構，還可以是本領域技術人員可知的其他結構，在此不作限定。

需要說明的是本發明上述實施例中提到的開關電晶體可以是薄膜電晶體(TFT，Thin Film Transistor)，也可以是金屬氧化物半導體場效應管(MOS，Metal Oxide Scmiconductor)，在此不作限定。

在具體實施時，本發明上述實施例中提到的開關電晶體的第一極可以為源極，第二極為漏極，或者第一極可以為漏極，第二極為源極，在此不作具體區分。

進一步地，由於在本發明實施例提供的上述移位寄存器中，輸入模塊與復位模塊為對稱設計，可以實現功能互換，因此本發明實施例提供的上述移位寄存器可以實現雙向掃描。在正向掃描時，輸入信號端接收輸入信號，復位信號端接收復位信號，將輸入模塊作為輸入的功能，復位模塊作為復位的功能。在反向掃描時，輸入信號端接收復位信號，復位信號端接收輸入信號，將復位模塊作為輸入的功能，輸入模塊作為復位的功能。

在具體實施時，在本發明實施例提供的上述移位寄存器中，當輸入信號端的有效脈衝信號為高電位信號時，第三開關電晶體M3至第十開關電晶體M10均為N型，第一開關電晶體M1為P型。其中，在正向掃描時，第一參考電壓端的電位為高電位，第二參考電壓端和第三參考電壓端的電位均為低電位；在反向掃描時，第二參考電壓端的電位為高電位，第一參考電壓端和第三參考電壓端的電位均為低電位。

進一步地，在具體實施時，在本發明實施例提供的上述移位寄存器中，當第三時鐘信號端與第一時鐘信號端相同時，第二開關電晶體M2為N型；當第三時鐘信號端與第二時鐘信號端相同時，第二開關電晶體M2為P型。

在具體實施時，在本發明實施例提供的上述移位寄存器中，當輸入信號端的有效脈衝信號為低電位信號時，第三開關電晶體M3至第十開關電晶體M10均為P型，第一開關電晶體M1為P型。其中，在正向掃描時，第一參考電壓端的電位為低電位，第二參考電壓端和第三參考電壓端的電位均為高電位；在反向掃描時，第二參考電壓端的電位為低電位，第一參考電壓端和第三參考電壓端的電位均為高電位。

進一步地，在具體實施時，在本發明實施例提供的上述移位寄存器中，當第三時鐘信號端與第一時鐘信號端相同時，第二開關電晶體M2為P型；當第三時鐘信號端與第二時鐘信號端相同時，第二開關電晶體M2為N型。

在具體實施時，在本發明實施例提供的上述移位寄存器中，N型電晶體在高電位作用下導通，在低電位作用下截止；P型電晶體在高電位作用下截止，在低電位作用下導通。

下面結合電路時序圖，以正向掃描為例對本發明實施例提供的上述移位寄存器的工作過程作以描述。下述描述中以1表示高電位信號，0表示低電位信號。

以圖3所示的移位寄存器為例，其中，在圖3中，第三時鐘信號端與第一時鐘信號端相同，第一開關電晶體M1為P型電晶體，第二開關電晶體M2至第十開關電晶體M10均為N型電晶體。對應的輸入輸出時序如圖4所示，包括T1-T5五個階段。其中在T1-T5階段，第一參考電壓端Vref1的信號為高電位信號，第二參考電壓端Vref2和第三參考電壓端Vref3的信號為低電位信號。

在T1階段，Input＝1，CK1＝1，CK2＝0，CK3＝1，Reset＝0。

由於Input＝1，第三開關電晶體M3導通，第一參考信號端Vref1的高電位信號通過第三開關電晶體M3傳輸至第一節點A，第一節點A的電位為高電位，第二電容C2開始充電，第一開關電晶體M1截止，第七開關電晶體M7和第九開關電晶體M9導通；由於CK1＝1，第五開關電晶體M5導通，但是由於第七開關電晶體M7導通，第三參考電壓端Vref3的低電位信號通過第七開關電晶體M7提供給第二節點B，第二節點B的電位為低電位，第六開關電晶體M6和第十開關電晶體M10截止；由於Reset＝0，第四開關電晶體M4截止；由於第九開關電晶體M9導通，且CK2＝0，第二時鐘信號端CK2的低電位信號通過第九開關電晶體T9輸出給柵極信號輸出端Output，柵極信號輸出端Output的電位為低電位，則第八開關電晶體M8截止；並且由於CK3＝1，第二開關電晶體M2導通，因此第三參考電壓端Vref3的低電位信號通過第二開關電晶體M2也輸出給柵極信號輸出端Output，進一步保證柵極信號輸出端Output的電位為低電位。

在此階段，當需要採用顯示與觸控同時驅動時，如圖5所示的T1階段，輸入移位寄存器的所有信號均需要與自電容電極上的信號同步時，此時由於柵極信號輸出端Output的信號是由第二時鐘信號端CK2和第三參考電壓端Vref3提供的，因此柵極信號輸出端Output的信號可以實現與自電容電極Touch上的信號同步，這樣可以實現柵線與自電容電極Touch之間的電壓差保持一致，從而可以確保自電容電極Touch觸控的準確性。

在T2階段，Input＝0，CK1＝0，CK2＝1，CK3＝0，Reset＝0。

由於Input＝0，第三開關電晶體M3截止；由於Reset＝0，第四開關電晶體M4截止；根據第二電容C2的自舉作用，第一節點A的電位被進一步拉高，第一開關電晶體M1截止，第七開關電晶體M7和第九開關電晶體M9導通，由於CK3＝0，第二開關電晶體M2截止；由於CK1＝0，第五開關電晶體M5截止；但是由於第七開關電晶體M7導通，第三參考電壓端Vref3的低電位信號通過第七開關電晶體M7提供給第二節點B，第二節點B的電位為低電位，第六開關電晶體M6和第十開關電晶體M10截止；由於CK2＝1，第二時鐘信號端CK2的高電位信號通過第九開關電晶體M9輸出給柵極信號輸出端Output，柵極信號輸出端Output的電位為高電位，第八開關電晶體M8導通，第三參考電壓端Vref3的低電位信號通過第八開關電晶體M8提供給第二節點B，進一步保證第二節點B的電位為低電位。

在此階段，當需要採用顯示與觸控同時驅動時，如圖5所示的T2階段，輸入移位寄存器的所有信號均需要與自電容電極上的信號同步時，此時由於柵極信號輸出端Output的信號是由第二時鐘信號端CK2提供的，因此柵極信號輸出端Output的信號可以實現與自電容電極Touch上的信號同步，這樣可以實現柵線與自電容電極Touch之間的電壓差保持一致，從而可以確保自電容電極Touch觸控的準確性。

在T3階段，Input＝0，CK1＝1，CK2＝0，CK3＝1，Reset＝1。

由於Input＝0，第三開關電晶體M3截止；由於Reset＝1，第四開關電晶體T4導通，第二參考電壓端Vref2的低電位信號通過第四開關電晶體T4傳輸給第一節點A，因此第一節點A的電位變為低電位，第七開關電晶體M7和第九開關電晶體M9截止，第一開關電晶體M1導通；由於CK3＝1，第二開關電晶體M2導通；由於CK1＝1，第五開關電晶體M5導通，第一時鐘信號端CK1的高電位信號通過第五開關電晶體M5提供給第二節點B，第二節點B的電位為高電位，第一電容C1開始充電，第六開關電晶體M6和第十開關電晶體M10導通；由於第一開關電晶體M1、第二開關電晶體M2和第十開關電晶體M10均導通，第三參考電壓端Vref3的低電位信號通過第一開關電晶體M1、第二開關電晶體M2和第十開關電晶體M10提供給柵極信號輸出端Output，柵極信號輸出端Output的電位仍為低電位，第八開關電晶體M8截止。

在此階段，當需要採用顯示與觸控同時驅動時，如圖5所示的T3階段，輸入移位寄存器的所有信號均需要與自電容電極上的信號同步時，此時由於柵極信號輸出端Output的信號是由第三參考電壓端Vref3提供的，因此柵極信號輸出端Output的信號可以實現與自電容電極Touch上的信號同步，這樣可以實現柵線與自電容電極Touch之間的電壓差保持一致，從而可以確保自電容電極Touch觸控的準確性。

在T4階段，Input＝0，CK1＝0，CK2＝1，由於CK3＝0，Reset＝0。

由於Input＝0，第三開關電晶體M3截止；由於Reset＝0，第四開關電晶體T4截止；第一節點A的電位仍為低電位，第七開關電晶體M7和第九開關電晶體M9截止，第一開關電晶體M1導通；由於CK1＝0，第五開關電晶體M5截止；第二節點B處於浮接狀態，由於第一電容C1的作用，第二節點B的電位仍為高電位，第六開關電晶體M6和第十開關電晶體M10導通；由於CK3＝0，第二開關電晶體M2截止；由於第一開關電晶體M1和第十開關電晶體M10均導通，第三參考電壓端Vref3的低電位信號通過第一開關電晶體M1和第十開關電晶體M10提供給柵極信號輸出端Output，柵極信號輸出端Output的電位仍為低電位，第八開關電晶體M8截止。

在此階段，若沒有本發明中的第一開關電晶體M1，由於第二節點B在該階段是處於浮接狀態的，第二節點B的電位不穩定，因此不能控制第十開關電晶體M10處於導通狀態，即該階段移位寄存器的柵極信號輸出端Output沒有信號輸出，為了保證該階段移位寄存器的柵極信號輸出端Output有信號輸出，本發明中通過增加第一開關電晶體M1，這樣在第一節點A的控制下，第一開關電晶體M1處於導通狀態，則第三參考電壓端Vref3的低電位信號通過第一開關電晶體M1提供給柵極信號輸出端Output。

在此階段，當需要採用顯示與觸控同時驅動時，如圖5所示的T4階段，輸入移位寄存器的所有信號均需要與自電容電極上的信號同步時，此時由於柵極信號輸出端Output的信號是由第三參考電壓端Vref3提供的，因此柵極信號輸出端Output的信號可以實現與自電容電極Touch上的信號同步，這樣可以實現柵線與自電容電極Touch之間的電壓差保持一致，從而可以確保自電容電極Touch觸控的準確性。

在T5階段，Input＝0，CK1＝1，CK2＝0，CK3＝1，Reset＝0。

由於Input＝0，第三開關電晶體M3截止；由於Reset＝0，第四開關電晶體T4截止；第一節點A的電位繼續為低電位，第七開關電晶體M7和第九開關電晶體M9截止，第一開關電晶體M1導通；由於CK1＝1，第五開關電晶體M5導通；第一時鐘信號端CK1的高電位信號通過第五開關電晶體M5提供給第二節點B，第二節點B為高電位，第一電容C1開始充電，第六開關電晶體M6和第十開關電晶體M10導通；由於CK3＝1，第二開關電晶體M2導通；由於第一開關電晶體M1、第二開關電晶體M2和第十開關電晶體M10均導通，第三參考電壓端Vref3的低電位信號通過第一開關電晶體M1、第二開關電晶體M2和第十開關電晶體M10提供給柵極信號輸出端Output，柵極信號輸出端Output的電位仍為低電位，第八開關電晶體M8截止。

在此階段，當需要採用顯示與觸控同時驅動時，如圖5所示的T5階段，輸入移位寄存器的所有信號均需要與自電容電極上的信號同步時，此時由於柵極信號輸出端Output的信號是由第三參考電壓端Vref3提供的，因此柵極信號輸出端Output的信號可以實現與自電容電極Touch上的信號同步，這樣可以實現柵線與自電容電極Touch之間的電壓差保持一致，從而可以確保自電容電極Touch觸控的準確性。

之後一直重複T4階段和T5階段，直至下一幀輸入信號端Input的信號變為高電位為止。

綜上所述，本發明實施例提供的上述移位寄存器不僅可以實現現有的移位寄存器正常輸出的功能，而且當需要採用顯示與觸控同時驅動時，輸入移位寄存器的所有信號均需要與自電容電極上的信號同步時，柵極信號輸出端Output的信號也可以實現與自電容電極上的信號同步。

基於同一發明構思，本發明實施例還提供了一種柵極驅動電路，包括級聯的多個本發明實施例提供的移位寄存器；其中，除第一級移位寄存器之外，每一級移位寄存器的輸入信號端與其相鄰的上一級移位寄存器的柵極信號輸出端相連；除最後一級移位寄存器之外，每一級移位寄存器的復位信號端與其相鄰的下一級移位寄存器的柵極信號輸出端相連。

基於同一發明構思，本發明實施例還提供了一種顯示面板，包括上述的柵極驅動電路。該顯示面板可以為：手機、平板電腦、電視機、顯示器、筆記本電腦、數碼相框、導航儀等任何具有顯示功能的產品的顯示面板。該顯示面板的實施可以參見上述柵極驅動電路的實施例，重複之處不再贅述。

在具體實施時，本發明實施例提供的上述顯示面板可以是液晶顯示面板，也可以是有機電致發光顯示面板，在此不作限定。

本發明實施例提供的一種移位寄存器、柵極驅動電路及顯示面板，移位寄存器包括：輸入模塊、復位模塊、節點控制模塊、第一輸出模塊、第二輸出模塊以及第一補償模塊。輸入模塊用於在輸入信號端的控制下將第一參考電壓端的信號提供給第一節點；復位模塊用於在復位信號端的控制下將第二參考電壓端的信號提供給第一節點；節點控制模塊用於在第一時鐘信號端的控制下將第一時鐘信號端的第一時鐘信號提供給第二節點，在第二節點的控制下將第三參考電壓端的信號提供給所述第一節點；第一輸出模塊用於在第一節點的控制下，將第二時鐘信號端的第二時鐘信號提供給移位寄存器的柵極信號輸出端；第二輸出模塊用於在第二節點的控制下，將第三參考電壓端的信號提供給移位寄存器的柵極信號輸出端；第一補償模塊用於在第一時鐘信號端的控制下，將第三參考電壓端的信號提供給移位寄存器的柵極信號輸出端。該移位寄存器通過增加第一補償模塊，當第二節點於浮接狀態時，利用第一補償模塊將第三參考電壓端的信號提供給移位寄存器的柵極信號輸出端，保證移位寄存器的柵極信號輸出端始終有信號輸出，從而當輸入移位寄存器的所有信號均與自電容電極上的信號同步時，可以實現柵極信號輸出端的信號與自電容電極上的信號同步。

顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和範圍。這樣，倘若本發明的這些修改和變型屬於本發明權利要求及其等同技術的範圍之內，則本發明也意圖包含這些改動和變型在內。