Cpu供電電路的製作方法

2023-04-25 09:49:31 1

專利名稱：Cpu供電電路的製作方法
技術領域：
本發明涉及一種供電電路，特別是一種電腦主板上的CPU (CentralProcessing Unit，中央處理器)供電電路。
背景技術：
一種如圖1所示的傳統的CPU供電電路包括一 PWM(Pulse-WidthModulation，脈寬調製)控制器晶片及一驅動晶片，所述驅動晶片連接至一對MOSFET (場效應管)，所述PWM 控制器晶片輸出PWM信號至所述驅動晶片以控制所述MOSFET的導通、斷開的次序及時間從而調整輸出至CPU的電壓。PWM信號的佔空比越大，輸出電壓越大；PWM信號的佔空比越小， 輸出電壓越小。所述驅動晶片可為一 ADP3120A晶片，其包括一 Vcc電源引腳，當該Vcc電源引腳的電壓範圍在4. 15V 13. 2V之間時，ADP3120A晶片可正常工作。ADP3120A晶片在一最佳工作電壓(如10V)下工作時，其輸出效率最佳，可降低電能消耗，提高整個供電電路效能。但是目前主板上的電源僅能提供12V、5V的電壓至所述驅動晶片，因此驅動晶片的輸出效率不能最優化，造成不必要的電能浪費。

發明內容
鑑於以上內容，有必要提供一種較為節能的CPU供電電路。一種CPU供電電路，包括一脈寬調製控制器晶片、一與所述脈寬調製控制器晶片相連的驅動晶片、與所述驅動晶片相連的一第一場效應管及一第二場效應管，所述驅動晶片接有一電源，所述脈寬調製控制器晶片輸出脈寬調製信號至所述驅動晶片以控制所述第一場效應管及第二場效應管的導通/截止狀態從而控制輸出至CPU的電壓，所述驅動晶片的電源輸入端接有一電壓調節器，所述電壓調節器將所述電源的電壓調節至一優化電壓值提供給所述驅動晶片內部的電路。相較於現有技術，本發明CPU供電電路利用所述電壓調節器將輸出至所述驅動晶片的電源調節至一優化電壓值，驅動晶片在該優化電壓值下工作時，其輸出效率最高，可節省電能。


圖1是一傳統的CPU供電電路的組成圖。圖2是本發明CPU供電電路一較佳實施方式的組成圖。圖3是本發明CPU供電電路另一較佳實施方式的組成圖。主要元件符號說明PWM控制器晶片10驅動晶片20電壓調節器21、30第一運算放大器23
3
第二運算放大器25二極體Dl電容C1-C4電阻R1-R2電感Ll
具體實施例方式請參閱圖2，本發明CPU供電電路一較佳實施方式包括一 PWM控制器晶片10、一驅動晶片20、一第一場效應管Ql及一第二場效應管Q2。所述第一場效應管Ql及第二場效應管Q2均為N溝道金屬氧化物半導體場效應管。所述驅動晶片20的一對驅動信號輸出端與所述第一場效應管Ql及第二場效應管Q2相連，所述PWM控制器晶片10輸出PWM信號至所述驅動晶片20以控制所述第一場效應管Ql及第二場效應管Q2的導通/截止次序及時間， 從而控制輸出至主板上CPU的電壓。所述第一場效應管Ql在一個周期內導通的時間越長， 輸出至CPU的電壓越高。所述驅動晶片20包括一電壓調節器21、一第一運算放大器23及一第二運算放大器25。所述電壓調節器21的輸入端與所述驅動晶片20的電源引腳Vcc相連併集成於所述驅動晶片20內，所述電壓調節器21的輸出端與所述第二運算放大器25相連。所述驅動晶片20的電源引腳Vcc與主板上的12V電源相連並接有一濾波電容Cl。所述第一運算放大器23的一第一接線端接有一二極體Dl及濾波電容C2，所述二極體Dl的陽極與所述12V電源相連，陰極與所述第一運算放大器23的第一接線端相連。所述第一運算放大器23的一第二接線端(驅動信號輸出端)通過一電阻R2與所述第一場效應管Ql的柵極相連，所述第一運算放大器23的一第三接線端通過串接的電阻Rl及電阻C3連接至第一運算放大器23 的第一接線端。所述第二運算放大器25的驅動信號輸出端與所述第二場效應管Q2的柵極相連。所述第一場效應管Ql的漏極與所述12V電源相連，源極與所述第二場效應管Q2的漏極相連，所述第二場效應管Q2的源極接地。所述第一場效應管Ql的源極及第二場效應管Q2的漏極共同連接至一電感Ll的一端，電感Ll的另一端連接至一電壓輸出端Vout ； — 電容C4的一端與該電壓輸出端Vout相連，另一端接地。所述CPU供電電路工作時，所述PWM控制器晶片10輸出一 PWM信號至所述驅動晶片20，當所述PWM信號為高電平時，所述驅動晶片20的第一運算放大器輸出驅動信號使場效應管Ql導通、Q2截止，所述電感Ll及電容C4開始儲能；當所述PWM信號為低電平時，所述驅動晶片20的第二運算放大器輸出驅動信號使場效應管Q2導通、Ql截止，所述電感Ll 對電容C4充電。由於所述電感Ll及電容C4具有阻止電流及電壓突變的作用，所述CPU供電電路可輸出穩定的低壓直流電壓(如1. 3V)至主板上的CPU。經所述電壓調節器21的調節作用，所述12V電源可降低至一穩定的優化電壓(如10V)並輸出至所述驅動晶片20內的第二運算放大器25，在該優化電壓值下，所述驅動晶片20輸出效率最優，可減少不必要的電能浪費。請參閱圖3，在本發明CPU供電電路另一較佳實施方式中，一電壓調節器30連接於所述12V電源及所述驅動晶片20的電源引腳Vcc之間，可將12V電源降壓至一優化的電壓值(如10V)輸出至所述驅動晶片20，因而使所述驅動晶片20的輸出效率最優。
在本發明較佳實施方式中，所述電壓調節器21或30可包括電阻、穩壓二極體、三極體等元件。所述PWM控制器晶片10可外接多個驅動晶片，以組成多相供電電路給主板上的CPU供電。
權利要求
1.一種CPU供電電路，包括一脈寬調製控制器晶片、一與所述脈寬調製控制器晶片相連的驅動晶片、與所述驅動晶片相連的一第一場效應管及一第二場效應管，所述驅動晶片接有一電源，所述脈寬調製控制器晶片輸出脈寬調製信號至所述驅動晶片以控制所述第一場效應管及第二場效應管的導通/截止狀態從而控制輸出至CPU的電壓，其特徵在於所述驅動晶片的電源輸入端接有一電壓調節器，所述電壓調節器將所述電源的電壓調節至一優化電壓值提供給所述驅動晶片內部的電路。
2.如權利要求1所述的CPU供電電路，其特徵在於所述電壓調節器連接於所述驅動晶片的電源引腳及所述電源之間。
3.如權利要求1所述的CPU供電電路，其特徵在於所述電壓調節器設置於所述驅動晶片內部並連接至所述電源。
4.如權利要求3所述的CPU供電電路，其特徵在於所述驅動晶片包括一第一運算放大器，所述第一運算放大器通過一二極體與所述的電源相連，所述二極體的陽極與所述電源相連，陰極與所述第一運算放大器相連。
5.如權利要求4所述的CPU供電電路，其特徵在於所述第一運算放大器的輸出端與所述第一場效應管的柵極相連。
6.如權利要求5所述的CPU供電電路，其特徵在於所述驅動晶片還包括一第二運算放大器，所述第二運算放大器與所述電壓調節器的輸出端相連。
7.如權利要求6所述的CPU供電電路，其特徵在於所述第二運算放大器的輸出端與所述第二場效應管的柵極相連。
8.如權利要求7所述的CPU供電電路，其特徵在於所述第一場效應管及第二場效應管均為N溝道金屬氧化物場效應管。
9.如權利要求8所述的CPU供電電路，其特徵在於所述第一場效應管的漏極與所述電源相連，所述第一場效應管的源極與所述第二場效應管的漏極相連，所述第二場效應管的源極接地。
10.如權利要求9所述的CPU供電電路，其特徵在於所述CPU供電電路還包括一電感及一與該電感相連的電容，所述電感的一端與所述第一場效應管的源極與所述第二場效應管的漏極相連，另一端與所述電感相連並輸出電壓至CPU。
全文摘要
一種CPU供電電路，包括一脈寬調製控制器晶片、一與所述脈寬調製控制器晶片相連的驅動晶片、與所述驅動晶片相連的一第一場效應管及一第二場效應管，所述驅動晶片接有一電源，所述脈寬調製控制器晶片輸出脈寬調製信號至所述驅動晶片以控制所述第一場效應管及第二場效應管的導通/截止狀態從而控制輸出至CPU的電壓，所述驅動晶片的電源輸入端接有一電壓調節器，所述電壓調節器將所述電源的電壓調節至一優化電壓值提供給所述驅動晶片內部的電路。本發明CPU供電電路可提高驅動晶片的輸出效率、節省電能。
文檔編號H02M3/155GK102207764SQ201010135300
公開日2011年10月5日 申請日期2010年3月30日 優先權日2010年3月30日
發明者柳志達 申請人:鴻富錦精密工業(深圳)有限公司, 鴻海精密工業股份有限公司