監測自行對準矽化物殘留的測試窗結構的製作方法

2023-04-25 16:25:16 1

專利名稱：監測自行對準矽化物殘留的測試窗結構的製作方法
技術領域：
本發明涉及半導體這些技術領域，尤其是一種監測自行對準矽化物殘留的測試窗(test key)結構，尤指一種高靈敏度的測試窗結構，能夠於一晶片可接受度測試(wafer acceptance test，WAT)過程中，偵測出單邊多晶矽線側壁子金屬殘留衍生(induced)漏電流。
然而，經過清洗製程之後的半導體晶片表面仍然無法保證完全乾淨，而無金屬殘留問題。若是清洗製程作的不夠徹底，則會在字元線兩側的側壁子上形成金屬殘留缺陷，並且導致可能影響整個集成電路運作效能的衍生漏電流(induced leakage current)。隨著製程最小線寬發展至次波長(subwavelength)世代(＜0.15微米)，以及線距(spacing)的縮小，金屬殘留衍生漏電流現象已經無法忽略，有時甚至可能導致整批晶圓報廢。因此，為了能夠有效評估(assess)金屬矽化物製程之後清洗(post-clean)效果，通常會在清洗後進行一所謂的晶片可接受度測試(wafer acceptance test，WAT)。
晶片可接受度測試(WAT)基本上是利用形成於一晶方(die)周邊區域(periphery region)的複數個測試窗(test key)進行電性測試。測試窗通常是形成於一切割道(scribe line)上，且每一測試窗用來監測晶圓的特性目的不盡相同，例如柵極電壓(threshold voltage)、飽和電流(saturatedcurrent)、柵極氧化層厚度以及漏電流等等。其中用來監測金屬矽化物製程後清洗漏電流情形的測試窗構造顯示在

圖1(a)以及圖1(b)中。
圖1(a)以及圖1(b)分別為測試擴散區域上金屬殘留的測試窗部份布局以及測試多晶矽線側壁子上金屬殘留的測試窗部份布局。習知用來監測金屬矽化物製程後金屬殘留衍生漏電流的測試窗至少有兩個第一個，如圖1(a)所示，測試擴散區域上金屬殘留的測試窗包括有複數個交錯排列的長條擴散區域12(又可稱為擴散測試指(diffusion test finger))形成於矽基底10上，長條擴散區域12之間則為一淺溝絕緣(shallow trench isolation，STI)區域14。部份的長條擴散區域12與A端電路電連接，而剩下的長條擴散區域12則是與B端電壓電連接。舉例而言，A端通常外接一讀出電路(read out circuit)並被提供一1.5伏特的偏壓，而B端接地(grounded)。當金屬殘留16在各長條擴散區域12兩側累積至一程度，使相鄰的兩擴散區域12導通時，讀出電路即可讀到一漏電流值。
如圖1(b)所示，第二個是測試多晶矽線側壁子上金屬殘留的測試窗，其包括有複數個交錯排列的長條多晶矽線區域22(又可稱為多晶矽測試指(polysilicon test finger))形成於矽基底10上，長條擴散區域22之間則為一淺溝絕緣(STI)區域24。同樣地，部份的長條多晶矽線區域22與A′端電路電連接，而剩下的長條多晶矽線區域22則是與B′端電壓電連接。舉例而言，A′端通常外接一讀出電路並被提供一1.5伏特的偏壓，而B′端接地(grounded)。當金屬殘留26在各長條擴散區域22兩側累積至一程度，使相鄰的兩多晶矽線區域22導通時，讀出電路即可讀到一漏電流值。
然而，習知測試窗布局結構的缺點是不夠靈敏。如前所述，在圖1(b)中，唯有當金屬殘留26在各長條擴散區域22兩側累積至一程度，使相鄰的兩多晶矽線區域22導通時，與A′端相連接的讀出電路才可以讀到一漏電流值。如此一來，對於只有單邊殘留有金屬物的情形，習知測試窗結構則無法偵測。
本發明的另一目的在於提供一種測試窗布局，以有效偵測單邊殘留有金屬物的情形。
依據本發明的較佳實施例，本發明一種監測自行對準矽化物(self-aligned silicide，salicide)殘留的測試窗(test key)結構包含有一矽基底，其上至少具有一第一擴散區域以及一第二擴散區域橫向設置於該第一擴散區域的一側；一第一多晶矽線以及一第二多晶矽線，橫跨於該第一擴散區域以及該第二擴散區域上，且該第一多晶矽線以及該第二多晶矽線分別於該第一擴散區域區隔出一第一接觸洞區域以及於該第二擴散區域區隔出一第二接觸洞區域，其中該第一接觸洞區域包含有一第一離子井，該第二接觸洞區域包含有一第二離子井；至少一介電層覆蓋該第一多晶矽線、該第二多晶矽線、該第一擴散區域以及該第二接觸洞區域上；以及一第一金屬測試指(testfinger)以及一第二金屬測試指，接近正交於該第一多晶矽線以及該第二多晶矽線，設置於該介電層上，且該第一金屬測試指經由一第一接觸插塞與該第一離子井電連接，該第二金屬測試指則經由一第二接觸插塞與該第二離子井電連接。
其中該第一多晶矽線以及該第二多晶矽線皆具有兩接近垂直側壁以及一側壁子(spacer)形成於各該側壁上。
另外，本發明還提出一種測試窗陣列，其包含有一矽基底；複數列擴散區域互相平行設置於該矽基底表面；複數行多晶矽線，橫跨於該複數列擴散區域上，且該複數行多晶矽線將該複數列擴散區域區隔出複數個接觸洞區域，其中各該接觸洞區域皆包含有一離子井；一介電層覆蓋該複數行多晶矽線以及該複數列擴散區域上；以及複數列金屬測試指，設置於該介電層上，且各該金屬測試指經由一接觸插塞與各該離子井電連接。
相較於習知的測試窗結構，本發明由於具有三層結構的設計，因此能夠靈敏的測出單邊金屬物殘留衍生漏電流，尤其對於金屬矽化物後清洗製程的清洗效果能有較好的評估。
圖示的符號說明10矽基底 12長條擴散區域14STI區域 16金屬殘留22多晶矽線區域24 STI區域26金屬殘留100矽基底102擴散區域 103接觸洞區域104a，b多晶矽線 106a，b金屬測試指108接觸插塞 210a，b殘留的金屬物300測試窗請參照圖2，圖2為本發明測試窗部份布局的示意圖。如圖2所示，本發明的測試窗(test key)結構300包含有一矽基底100，其上至少具有複數個擴散區域102水平形成於矽基底100上。擴散區域102之間為一STI區域108。複數條第一多晶矽線104a以及複數條第二多晶矽線104b，則橫跨於擴散區域102以及STI區域108上。第一多晶矽線104a以及第二多晶矽線104b皆為凹凸曲折的布局圖形，如此一來，使得第一多晶矽線104a以及第二多晶矽線104b能與擴散區域102區隔出複數個接觸洞區域103，其中每一接觸洞區域103的矽基底100表面皆包含有一離子井(未顯示)。第一多晶矽線104a以及第二多晶矽線104b皆具有兩接近垂直側壁以及一側壁子(spacer)(未顯示)形成於各側壁上。離子井的植入在側壁子的形成後進行。側壁子的形成與一般的MOS電晶體製程類似，其材質一般為氮化矽所構成。此外，圖2中，接觸洞區域103的矽基底100表面以及第一多晶矽線104a以及第二多晶矽線104b各另有一金屬矽化物層(silicide layer)(未顯示)。
在本發明的較佳實施例中，擴散區域102的距離w1約為0.2微米左右，而第一多晶矽線104a以及複數條第二多晶矽線104b的線寬約為0.12微米左右。由第一多晶矽線104a以及第二多晶矽線104b所構成凹凸曲折的布局圖形中，最短距離w2約為0.2微米左右。
本發明的測試窗(test key)結構300另包含有一介電層(未顯示)覆蓋第一多晶矽線104a、第二多晶矽線104b、擴散區域102以及STI區域108上。介電層的形成在完成金屬矽化物製程後清洗之後，利用傳統的化學氣相沉積(CVD)法形成。舉例而言，介電層可以為二氧化矽層、BPSG層、PSG層或低介電常數材料(FSG等等)。在完成介電層的沉積之後測試窗300中於後清洗製程中所殘留的金屬物210a以及210b，被包覆在介電層中。一第一金屬測試指(testfinger)106a以及一第二金屬測試指106b，接近正交於第一多晶矽線104a以及第二多晶矽線104b，設置於介電層上。第一金屬測試指106a以及第二金屬測試指106b經由接觸插塞108與接觸洞區域103內的離子井電連接。接觸插塞108的形成以及金屬測試指106a以及106b，皆為習知該所述技藝者所熟知，因此不再贅述。
由上述的結構描述可知，本發明測試窗300為一三層結構(擴散區域102、多晶矽線104a以及104b、金屬測試指106a以及106b)。因此，需等到完成第一層金屬導線的定義之後，才進行金屬矽化物殘留衍生漏電流測試。而當進行漏電流監測步驟時，第一多晶矽線104a以及第二多晶矽線104b分別被施以不同的電壓A點以及B點偏壓。舉例而言，第一多晶矽線104a外接一A點讀出電路，並提供一1.5伏特偏壓，而第二多晶矽線104b接地。第一金屬測試指106a以及第二金屬測試指106b分別被施以不同的電壓C點以及D點偏壓。舉例而言，第一金屬測試指106a外接一C點讀出電路，並提供一1.5伏特偏壓，而與第二金屬測試指106b相偕的D點則為接地。因此，AB點能夠測出單邊金屬殘留210a的漏電流，CD點則能夠測出單邊金屬殘留210b的漏電流。
上述實施例僅為一個測試窗的結構，本發明另一實施例還可包括由複數個上述測試窗組成的一種測試窗陣列，該測試窗陣列具體包含有一矽基底；複數列擴散區域互相平行設置於該矽基底表面；複數行多晶矽線，橫跨於該複數列擴散區域上，且該複數行多晶矽線將該複數列擴散區域區隔出複數個接觸洞區域，其中各該接觸洞區域皆包含有一離子井；一介電層覆蓋該複數行多晶矽線以及該複數列擴散區域上；以及複數列金屬測試指，設置於該介電層上，且各該金屬測試指經由一接觸插塞與各該離子井電連接。因該第二實施例是由第一實施例的每一個測試窗所組成，所以其他細節和圖示不再贅述。
以上所述僅為本發明的較佳實施例，凡依本發明申請專利範圍所做的均等變化與修飾，皆應屬本發明專利的涵蓋範圍。
權利要求
1.一種監測自行對準矽化物殘留的測試窗結構，其特徵是該測試窗結構包含有一矽基底，其上至少具有一第一擴散區域以及一第二擴散區域橫向設置於該第一擴散區域的一側；一第一多晶矽線以及一第二多晶矽線，橫跨於該第一擴散區域以及該第二擴散區域上，且該第一多晶矽線以及該第二多晶矽線分別於該第一擴散區域區隔出一第一接觸洞區域以及於該第二擴散區域區隔出一第二接觸洞區域，其中該第一接觸洞區域包含有一第一離子井，該第二接觸洞區域包含有一第二離子井；至少一介電層覆蓋該第一多晶矽線、該第二多晶矽線、該第一擴散區域以及該第二擴散區域上；以及一第一金屬測試指以及一第二金屬測試指，接近正交於該第一多晶矽線以及該第二多晶矽線，設置於該介電層上，且該第一金屬測試指經由一第一接觸插塞與該第一離子井電連接，該第二金屬測試指則經由一第二接觸插塞與該第二離子井電連接。
2.如權利要求1所述的測試窗結構，其特徵是該第一多晶矽線以及該第二多晶矽線皆具有兩接近垂直側壁以及一側壁子形成於各該側壁上。
3.如權利要求2所述的測試窗結構，其特徵是該側壁子由氮化矽所構成。
4.如權利要求1所述的測試窗結構，其特徵是該第一接觸洞區域以及該第二接觸洞區域的該矽基底表面各包含有一金屬矽化物層。
5.如權利要求1所述的測試窗結構，其特徵是該測試窗結構形成於一晶圓的切割道上。
6.如權利要求1所述的測試窗結構，其特徵是該第一擴散區域以及該第二擴散區域由一淺溝絕緣區域隔離。
7.如權利要求1所述的測試窗結構，其特徵是該第一金屬測試指以及該第二金屬測試指外接一測試電路，用來量測一金屬矽化物殘留衍生漏電流。
8.一種測試窗陣列，其特徵是該測試窗陣列包含有一矽基底；複數列擴散區域互相平行設置於該矽基底表面；複數行多晶矽線，橫跨於該複數列擴散區域上，且該複數行多晶矽線將該複數列擴散區域區隔出複數個接觸洞區域，其中各該接觸洞區域皆包含有一離子井；一介電層覆蓋該複數行多晶矽線以及該複數列擴散區域上；以及複數列金屬測試指，設置於該介電層上，且各該金屬測試指經由一接觸插塞與各該離子井電連接。
9.如權利要求8所述的測試窗陣列，其特徵是該各該多晶矽線皆具有兩接近垂直側壁以及一側壁子形成於各該側壁上。
10.如權利要求9所述的測試窗陣列，其特徵是該側壁子由氮化矽所構成。
11.如權利要求8所述的測試窗陣列，其特徵是各該接觸洞區域的該矽基底表面皆包含有一金屬矽化物層。
12.如權利要求8所述的測試窗陣列，其特徵是該測試窗陣列形成於一晶圓的切割道。
13.如權利要求8所述的測試窗陣列，其特徵是該複數列擴散區域由一淺溝絕緣區域隔離。
14.如權利要求8所述的測試窗陣列，其特徵是該複數列金屬測試指接近正交於該複數行多晶矽線。
全文摘要
一種監測自行對準矽化物殘留的測試窗結構，該測試窗結構包含有一矽基底；複數列擴散區域互相平行設置於該矽基底表面；複數行多晶矽線，橫跨於該複數列擴散區域上，且該複數行多晶矽線將該複數列擴散區域區隔出複數個接觸洞區域，其中各該接觸洞區域皆包含有一離子井；一介電層覆蓋該複數行多晶矽線以及該複數列擴散區域上；以及複數列金屬測試指，接近正交於該複數行多晶矽線，設置於該介電層上，且各該金屬測試指經由一接觸插塞與各該離子井電連接；因本發明具有三層結構的設計，因此能夠靈敏的測出單邊金屬物殘留衍生漏電流，尤其對於金屬矽化物後清洗製程的清洗效果能有較好的評估。
文檔編號H01L23/544GK1426098SQ0214622
公開日2003年6月25日 申請日期2002年10月16日 優先權日2001年11月2日
發明者林政男 申請人:聯華電子股份有限公司