具有由單觸發脈衝信號操作的放電開關元件的電源裝置的製作方法
2023-05-11 00:55:16 2
專利名稱：具有由單觸發脈衝信號操作的放電開關元件的電源裝置的製作方法
技術領域：
本發明涉及具有放電開關元件的電源裝置。
背景技術：
通常，電源裝置經由穩壓電容器連接到諸如集成電路單元的負載。因此，當電源裝置去激活時，電源裝置的輸出電壓由於穩壓電容器的存在而不能迅速下降，這將引起負載故障。
為了在電源裝置去激活時使電源裝置的輸出電壓迅速減小，引入了放電開關元件並將其連接到電源裝置的輸出和地之間(參見JP-1-303048-A)。
在包括這种放電開關元件的現有技術的電源裝置中，根據用於對電源裝置進行激活和去激活的控制信號使放電開關元件變為ON和OFF。這將在以後詳細闡釋。
發明內容
然而，當多個這種電源裝置安裝在諸如行動電話裝置、移動遊戲裝置等的電子裝置上時，如果其中一個電源裝置的輸出與另一個電源裝置的輸出短路，則過多的放電電流就會流過其中一個電源裝置的放電開關元件，從而破壞這個放電開關元件。結果，當放電開關元件被破壞時，除了修復短路狀態以外，還必須使用另一個電源裝置來取代包括了該放電開關元件的整個電源裝置。這將增加了電子裝置的製造成本。
根據本發明，在電源裝置中，電源電壓產生電路產生電源電壓並將其傳輸到輸出端，且將放電開關元件連接在輸出端和接地端之間。通過單觸發脈衝信號使放電開關元件變為ON。由此，如果根據用於對電源電壓產生電路進行激活和去激活的控制信號來產生這種單觸發脈衝信號，則放電開關元件僅在由該單觸發脈衝信號確定的某一時間段內變為ON。
對比於現有技術，通過下面參考附圖所進行的描述，本發明將更加清楚易懂，其中圖1示出了諸如行動電話裝置、移動遊戲裝置等電子裝置的電路框圖；圖2示出了現有技術電源裝置的電路圖；圖3示出了用於闡釋圖1的電子裝置測試操作的時序圖，其中將圖2的電源裝置應用於該電源單元；圖4示出了根據本發明的電源裝置第一實施例的電路圖；圖5示出了用於闡釋圖1的電子裝置測試操作的時序圖，其中將圖4的電源裝置應用於該電源單元；圖6示出了圖4的單觸發多諧振蕩器的詳細電路圖；圖7示出了用於闡釋圖6的單觸發多諧振蕩器操作的時序圖；圖8示出了根據本發明的電源裝置的第二實施例的電路圖；圖9示出了用於闡釋圖1的電子裝置測試操作的時序圖，其中將圖8的電源裝置應用於電源單元；以及圖10和11分別示出了圖4和8的電源裝置的變形的電路圖。
具體實施例方式
在描述優選實施例之前，將參考圖1和2闡釋現有技術的電源裝置。
在圖1中，示出了諸如行動電話裝置、移動遊戲裝置等的電子裝置100，三個電源單元101、102和103提供有來自電池200的例如3.7V的電池電壓VB，以產生分別提供到集成電路單元104、105和106的例如2V、2.5V和3.0V的電源電壓V1、V2和V3。並且，穩壓電容器107、108和109分別連接到電源單元101、102和103的輸出。通過由微電腦形成的、來自控制單元110的控制信號CNT1、CNT2和CNT3分別使電源單元101、102和103變為ON和OFF。
圖2示出了現有技術的電源裝置被應用到多個電源單元中的一個，例如圖1的101。
圖2的電源裝置由通過電池電壓VB供電的電源電壓產生電路1、反相器2和放電n溝道MOS電晶體3構成。通過來自圖1控制單元110的控制信號CNT1使電源電壓產生電路1變為ON和OFF，該控制信號CNT1也被提供給反相器2，以使得放電n溝道MOS電晶體3變為ON和OFF。
並且，電源電壓產生電路1由通過電池電壓VB供電的運算放大器11、由帶隙調節器等形成的用於產生參考電壓Vref的參考電壓產生電路12、由電阻器13和14形成的電壓分壓器構成。結果，當通過控制單元110的控制信號CNT1使電源電壓產生電路1變為ON時，電源電壓產生電路1在輸出端OUT處產生輸出電壓Vout1，其由下式限定Vout1＝Vref·(R1+R2)/R2其中，R1和R2分別是電阻器13和14的電阻值。注意，運算放大器11包括用於接收控制信號CNT1的開關元件，由此通過使此開關元件變為ON或OFF來激活或去激活運算放大器11。由此，很容易通過電阻器13和14的電阻值R1和R2來設置輸出電壓Vout1。
下面將參考圖3闡釋圖1的電子裝置的測試操作，其中將圖2的電源裝置應用到電壓電源單元101、102和103。這裡，假定電源單元102的輸出與電源單元101的輸出是短路的。
起初，在時刻t0，當控制信號CNT1為「1」(高電平)時，電源電壓產生電路1的電源電壓V1等於電壓Vout1。並且，放電n溝道MOS電晶體3的柵極電壓VG2為「0」(低電平)，因此使放電n溝道MOS電晶體3變為OFF。由此，沒有放電電流IDS流過放電n溝道MOS電晶體3。注意，控制信號CNT2為「0」(低電平)，不影響電源單元101的電源電壓V1。
接著，在時刻t1，控制信號CNT1從「1」(高電平)轉換為「0」(低電平)，使電源電壓產生電路1去激活，從而使電壓V1從Vref下降到地電平GND。同時，放電n溝道MOS電晶體3的柵極電壓VG2從「0」(低電平)轉換到「1」(高電平)，從而使放電n溝道MOS電晶體3變為ON。結果，放電電流IDS在某一時段流過放電n溝道MOS電晶體3，從而使儲存在電容器107處的電荷迅速放電。由此，電源單元101的電源電壓V1迅速從Vout1下降到地電平GND。
最後，在時刻t2，當控制信號CNT2從「0」(低電平)轉換到「1」(高電平)，從而使電源單元102變為ON時，由於電源單元102的輸出與電源單元101的輸出是短路的，因此電源單元101的電源電壓V1也迅速從地電平GND增大到由電源單元102的電源電壓產生電路(未示出)決定的電壓Vout2。結果，由於放電n溝道MOS電晶體3的柵極電壓VG2的高電平狀態，因此放電電流IDS流過放電n溝道MOS電晶體3。在這種情況下，電源單元102的電壓Vout2越高，放電電流IDS就越大。因此，在最壞的情況下，放電n溝道MOS電晶體3將被損壞。
當放電n溝道MOS電晶體3被損壞時，除了修復短路狀態以外，還不得不使用其他電源單元來取代整個電源單元101。這將增加圖1電子裝置的製造成本。
圖4示出了根據本發明電源裝置的第一實施例，其被應用到多個電源單元中的一個，諸如圖1的101。在圖4中，圖2的反相器2被單觸發多諧振蕩器4所取代，該單觸發多諧振蕩器接收控制信號CNT1的下降沿，從而產生具有時間周期td的單觸發脈衝信號。
下面將參考圖5闡釋圖1的電子裝置的測試操作，其中將圖4的電源裝置應用於電源單元101、102和103。這裡，仍假定電源單元102的輸出與電源單元101的輸出是短路的。
起初，在時刻t0，當控制信號CNT1為「1」(高電平)時，電源電壓產生電路1的電源電壓V1等於電壓Vout1。並且，放電n溝道MOS電晶體3的柵極電壓VG4為「0」(低電平)，因此使放電n溝道MOS電晶體3變為OFF。由此，沒有放電電流IDS流過放電n溝道MOS電晶體3。注意，控制信號CNT2為「0」(低電平)，其不影響電源單元101的電源電壓V1。
接著，在時刻t1，控制信號CNT1從「1」(高電平)轉換到「0」(低電平)，由此電源電壓產生電路1被去激活，從而使電壓V1從Vref1下降到地電平GND。同時，單觸發多諧振蕩器4產生具有時間周期td的單觸發脈衝信號，該單觸發脈衝信號被作為柵極電壓VG4提供給放電n溝道MOS電晶體3，從而使放電n溝道MOS電晶體3變為ON。結果，放電電流IDS在某一時段內流過放電n溝道MOS電晶體3，由此儲存在電容器107處的電荷迅速放電。由此，電源單元101的電源電壓V1迅速從Vout1下降到地電平GND。在這種情況下，在時刻t1』＝(t1+td)處，柵極電壓VG4回到「0」(低電平)。
最後，在時刻t1』後的時刻t2，當控制信號CNT2從「0」(低電平)轉換到「1」(高電平)從而使電源單元102變為ON時，由於電源單元102的輸出與電源單元101的輸出是短路的，因此電源單元101的電源電壓V1也迅速從地電平GND增大到電壓Vout2，該電壓是由電源單元102的電源電壓產生電路(未示出)決定的。然而，在這種情況下，由於放電n溝道MOS電晶體3的柵極電壓VG4的地電平狀態，因此沒有放電電流IDS流過放電n溝道MOS電晶體3。因此，放電n溝道MOS電晶體3不會損壞。
注意，當在從t0到t1的時間周期內放電n溝道MOS電晶體3為OFF時，儲存在電容器107的部分電荷流過電阻器13和14；然而，由於其相對較大的電阻值R1和R2，因此該部分電荷的量非常少。
由此，為了改進(alleviate)圖1的電子裝置，僅修復上述短路狀態。這不會增加圖1電子裝置的製造成本。
圖6是圖5的單觸發多諧振蕩器4的詳細電路圖，在圖6中，單觸發多諧振蕩器4由緩衝器41、延遲電路42和異或電路43構成，其中緩衝器41用於接收如圖7所示的控制信號CNT1；延遲電路42用於將緩衝器41的輸出信號延遲一個延遲時間td，從而產生如圖7所示的輸出信號CNT1d，以及異或電路43用於對緩衝器41的輸出和延遲電路42的輸出進行異或操作，從而產生如圖7所示的單觸發脈衝信號VG4。
圖8示出了根據本發明的電源裝置的第二實施例，該電源裝置應用到多個電源單元中的一個，諸如圖1的101。在圖8中，圖2的反相器2和放電n溝道MOS電晶體3』被添加到圖4的各元件中。在這種情況下，放電n溝道MOS電晶體3』的ON電阻值大於放電n溝道MOS電晶體3的ON電阻值。並且，串聯連接到放電n溝道MOS電晶體3』的電阻器5進一步顯著增大了其ON電阻值；然而，電阻器5也可以被省略。
將參考圖9闡釋圖1電子裝置的測試操作，其中將圖8的電源裝置應用到電源單元101、102和103。這裡，假定電源單元102的輸出沒有與電源單元101的輸出短路。在這種情況下，由於放電n溝道MOS電晶體3』的ON電阻值大於放電n溝道MOS電晶體3的ON電阻值，因此時刻t5後的放電電流IDS』很小，由此放電n溝道MOS電晶體3』不會被損壞。
下面將參考圖9闡釋圖1電子裝置的測試操作，其中將圖9的電源裝置應用於電源單元101、102和103。這裡，假定電源單元102的輸出沒有與電源單元101的輸出短路。
起初，在時刻t0，當控制信號CNT1為「1」(高電平)時，電源電壓產生電路1的電源電壓V1等於電壓Vout1。並且，放電n溝道MOS電晶體3的柵極電壓VG4和放電n溝道MOS電晶體3』的柵極電壓VG2為「0」(低電平)，因此使放電n溝道MOS電晶體3和放電n溝道MOS電晶體3』為OFF。由此，沒有放電電流IDS和IDS』流過放電n溝道MOS電晶體3和3』。
接著，在時刻t1，控制信號CNT1從「1」(高電平)轉換到「0」(低電平)，由此電源電壓產生電路1被去激活，從而使電壓V1從Vref1下降到地電平GND。同時，單觸發多諧振蕩器4產生具有時間周期td的單觸發脈衝信號，該單觸發脈衝信號被作為柵極電壓VG4提供給放電n溝道MOS電晶體3，從而使放電n溝道MOS電晶體3變為ON。結果，放電電流IDS在某一時段內流過放電n溝道MOS電晶體3，由此儲存在電容器107的電荷迅速放電。因此，電源單元101的電源電壓V1迅速從Vout1下降到地電平GND。在這種情況下，在時刻t1』(＝t1+td)，柵極電壓VG4回到「0」(低電平)。
並且，在時刻t1，柵極電壓VG2從「0」(低電平)轉換到「1」(高電平)，由此放電電流IDS』流過放電n溝道MOS電晶體3』，其還會促使電容器107的放電操作。然而，注意，由於放電n溝道MOS電晶體3』的ON電阻大於放電n溝道MOS電晶體3的ON電阻，因此放電電流IDS』小於放電電流IDS。即使在時刻t1』之後，柵極電壓VG2仍保持「1」(高電壓)，由此放電n溝道MOS電晶體3』保持激活。因此，即使在時刻t1』之後，電源電壓V1必然被保持在地電平GND。
圖10和11分別示出了圖4和8的電源裝置的變形例，在圖10和11中，沒有配置單觸發多諧振蕩器4。也就是說，柵極電壓VG4與控制信號CNT1的下降沿同步地在圖1的控制單元110內產生，並直接提供放電n溝道MOS電晶體3。
在上述各實施例中，放電n溝道MOS電晶體3和3』可以是其他開關元件，例如npn型雙極電晶體。
如以上所示，根據本發明，可以抑制放電開關元件的損壞。
權利要求
1.一種電源裝置，包括輸出端；電源電壓產生電路，用於產生電源電壓並將其傳輸到所述輸出端；以及連接在所述輸出端和接地端之間的第一放電開關元件，通過單觸發脈衝信號使所述第一放電開關元件變為ON。
2.如權利要求1所述的電源裝置，其中響應於控制信號而產生所述單觸發脈衝信號，該控制信號用於激活和去激活所述電源電壓產生電路。
3.如權利要求2所述的電源裝置，還包括單觸發多諧振蕩器，其用於接收所述控制信號以產生所述單觸發脈衝信號。
4.如權利要求3所述的電源裝置，其中所述單觸發多諧振蕩器包括緩衝器，用於接收所述控制信號；延遲電路，用於對所述緩衝器的輸出信號進行延遲；和邏輯電路，用於對所述緩衝器的輸出信號和所述延遲電路的輸出信號進行邏輯操作，以產生所述單觸發脈衝信號。
5.如權利要求4所述的電源裝置，其中所述邏輯操作是異或邏輯操作。
6.如權利要求1所述的電源裝置，還包括連接在所述輸出端和所述接地端之間的第二放電開關元件，所述第二放電開關元件響應於所述控制信號而操作。
7.如權利要求6所述的電源裝置，其中所述第二放電開關元件的ON電阻值大於所述第一放電開關元件的ON電阻值。
8.如權利要求6所述的電源裝置，還包括串聯連接到所述第二放電開關元件的電阻器。
全文摘要
本發明涉及一種電源裝置。在該電源裝置中，電源電壓產生電路產生電源電壓並將其傳輸到輸出端，且放電開關元件連接在輸出端和接地端之間。通過單觸發脈衝信號使放電開關元件變為ON。
文檔編號H02J1/00GK1964151SQ20061014394
公開日2007年5月16日 申請日期2006年11月7日 優先權日2005年11月7日
發明者伊藤正厚 申請人:恩益禧電子股份有限公司