使用參考字線的高速緩存MRAM的讀操作的製作方法
2023-05-10 19:03:01
公開領域
所公開的諸方面涉及加速對磁阻式隨機存取存儲器(mram)的讀操作。更具體地，示例性方面涉及在確定mram中是否存在對行的命中(hit)之前，激活虛設字線以發起和加速用於讀取行的位單位的參考電壓的穩定過程。
背景技術：
磁阻式隨機存取存儲器(mram)是一種非易失性存儲器技術，其中數據是基於位單元的磁化極性來存儲的。與將數據存儲為電荷或電流的常規ram技術形成對比，mram使用磁性元件。常規用作mram技術的存儲元件或位單元的磁隧道結(mtj)可由兩個各自能保持磁矩的、由絕緣(隧道勢壘)層分開的磁層形成。常規地，固定層被設置成特定極性。自由層的極性自由地改變以匹配可被施加的外部磁場的極性。自由層極性的改變將改變mtj位單元的電阻。例如，當磁化極性對準或者「平行」時，存在低電阻狀態，其對應於邏輯「0」。當磁化極性沒有對準或者是「反平行」時，存在高電阻狀態，其對應於邏輯「1」。
雖然mram在成本和面積方面提供了許多益處，但是mram的讀訪問速度仍顯著地低於諸如靜態隨機存取存儲器(sram)之類的常規非易失性存儲器的讀訪問速度。mram的讀取過程一般涉及確定特定位單元的電阻。基於如以上提及的mtj位單元的自由層和固定層的對準，位單元的電阻是可變的。相同或相似的電流通過mtj位單元以及已知電阻的參考單元，其中該參考單元通常被設置成對應於邏輯「1」與邏輯「0」的電阻之間的居間電阻的電阻。跨mtj位單元產生的電壓與跨參考單元產生的電壓進行比較。跨mtj位單元的較高電壓意味著存儲在mtj中的數據為「1」，且跨mtj位單元的較低電壓意味著存儲在mtj中的數據為「0」。以下參照圖1更詳細地解釋以上的一般過程。
圖1解說了包括可變電阻的mtj位單元136a和136b的常規mram系統100。mtj位單元136a-b可通過特定的行地址和列地址來定址。mtj位單元136a-b屬於在字線wl130為高時所選擇的行。mtj位單元136a-b是同一行上的若干mtj位單元(未示出)之一，並且由此，列復用器(未示出)被用於從該行內選擇mtj位單元136a-b。對於這一列選擇，使用控制信號讀取選擇rdsel128，其基於mtj位單元136a-b的列地址。在常規的設計中，wl130首先被斷言，因為行地址可以被較快地解碼。rdsel128在wl130的斷言之後的一時延之後被斷言，因為在常規設計中，解碼列地址要花費較長時間。
在圖1中所解說的示例中，mtj位單元136a被示為具有對應於平行對準的電阻以及具有存儲在其中的邏輯「0」，且mtj位單元136b保持對應於反平行對準的電阻以及具有存儲在其中的邏輯「1」。提供了參考單元rp138a和rp138b，其分別是可編程為已知電阻/邏輯「0」和邏輯「1」的mtj位單元。參考單元rp138a和rp138b在並聯耦合時生成有效電阻，比如rref。
現在參照圖1b中提供的時間線來討論mram系統100的讀操作。在y軸上示出信號電壓值且在x軸上示出時間。字線wl130在時間t101被斷言，這使n溝道金屬氧化物半導體(nmos)電晶體140a-b和142a-b導通。在一時間延遲之後，讀選擇rdsel128在時間t102被斷言，這使nmos電晶體132a-b和134a-b導通。為了確保存儲在mtj位單元136a-b中的電阻(數據值)被正確地感測到並且與參考單元的等效電阻rref進行比較，通過均衡所有節點來開始讀操作。具體而言，均衡信號118在開始讀操作之前(例如，在時間0處)被啟用，這使均衡/傳輸電晶體120a和120b導通，該均衡/傳輸電晶體120a和120b保持導通直至均衡信號118在時間t104被停用。
在信號vgclamp126(圖1b中未示出)被啟用時，nmos電晶體122a-b和124a-b被導通，這提供了通過mtj位單元136a-b以及參考單元rp138a和rap138b的相同電流。負載p溝道金屬氧化物半導體(pmos)電晶體114a-b的柵極端子被連接至它們相應的漏極端子以便形成二極體，這在節點116處創建了電壓vref。這一電壓vref116是基於有效電阻rref的。另一方面，負載pmos電晶體112a和112b分別基於mtj位單元136a和136b的電阻來在節點cout0106a和cout1106b處生成電壓。最初，vref116和cout0/1106a-b基於被斷言的均衡信號118而均衡為初始電壓值v101。一旦rdsel128被斷言，則在時間t103處，vref116和cout0/1106a-b開始變化並且移至更靠近中點電壓值v102。在時間t104處，均衡信號118被停用。此時，基於流經rref和在pmos負載電晶體114a-b處創建的二極體的電流，vref將達到其參考值v103。由於與存儲在mtj位單元136a中的邏輯「0」對應的較低電阻，cout0106a處的電壓將開始變成電壓v105，電壓v105是比v103更低的電壓。類似地，由於與存儲在mtj位單元136b中的邏輯「1」對應的較高電阻，cout1106b將增加至電壓v104，電壓v104是比v103更高的電壓。
在時間t107處，由感測放大器啟用信號saen103來啟用電壓感測放大器(vsa)104a和104b。vsa104a-b被用於放大以上的電壓差–δv1＝v103–v105和+δv2＝v104–v103。在時間t108處，經放大的電壓差導致在輸出節點gdout0102a和gdout1102b處感測到存儲在mtj位單元136a和136b中的分別為「0」和「1」的邏輯值。
參照圖1c，描繪了在對mram系統100的讀操作期間的採樣信號的示例仿真。結合參照圖1b-c，可以看出，在從時間t101斷言wl130至vref116在時間t105穩定至電壓v103花費了一時間延遲。該穩定時間是使vref116穩定以及為感測存儲在mtj位單元136a-b中的電阻值提供正確的參考所需要的。該穩定時間在圖1c中被示為高達2ns。在時間t105之後直至時間t107花費了額外的時間，其中在時間t107saen103被斷言並且最終gdout0/1102a-b分別生成穩定的讀取值「0」和「1」。在圖1c中，從時間t104處vref116的穩定到時間t107處saen103被斷言所花費的時間也被示為2ns。由此，可以看出，在vref穩定之後感測存儲在mtj位單元中的數據所花費的時間量與從wl130被斷言時使vref穩定所花費的時間量大致上相同。
相應地，vref穩定時間(例如，t104-t101)對mram系統100的讀取訪問時間作出主要貢獻。作為比較，sram系統不需要類似的用於讀取sram位單元的vref穩定時間。一般而言，mram的讀訪問速度比sram的讀訪問速度更慢。該vref穩定時間進一步惡化了mram的讀訪問速度。相應地，存在改進mram系統的讀訪問速度的需要。
概述
示例性方面涉及在確定mram中是否存在針對讀操作的命中之前，基於發起和加速獲得用於讀取mram位單元的穩定參考電壓的過程來對磁阻式隨機存取存儲器(mram)進行讀操作。
例如，一示例性方面涉及一種對磁阻式隨機存取存儲器(mram)執行讀操作的方法，該方法包括：在確定mram中是否存在針對與讀操作對應的第一地址的命中之前，至少基於該第一地址的位子集來激活虛設字線，基於該虛設字線來獲得用於讀取mram的在該第一地址處的mram位單元的穩定參考電壓，以及如果存在命中則使用該穩定參考電壓來讀取該第一地址處的mram位單元。
另一示例性方面涉及一種裝備，包括：磁阻式隨機存取存儲器(mram)，配置成在確定mram中是否存在針對第一地址的命中之前，至少基於與對該第一地址處的mram位單元的讀操作對應的該第一地址的位子集來激活虛設字線的邏輯，配置成基於虛設字線來獲得用於對mram位單元的讀操作的穩定參考電壓的邏輯，以及配置成如果存在命中則使用該穩定參考電壓來對mram位單元執行讀操作的邏輯。
又一示例性方面涉及一種系統，其包括磁阻式隨機存取存儲器(mram)，用於在確定mram中是否存在針對第一地址的命中之前，至少部分地基於與對該第一地址處的mram位單元的讀操作對應的該第一地址的位子集來激活虛設字線的裝置，用於基於虛設字線來獲得用於對mram位單元的讀操作的穩定參考電壓的裝置，以及用於如果存在命中則使用該穩定參考電壓來對mram位單元執行讀操作的裝置。
附圖簡述
給出附圖以幫助對本發明的實施例進行描述，且提供附圖僅用於解說實施例而非對其進行限定。
圖1a解說了常規mram系統的電路圖。
圖1b-c解說了對常規mram系統的讀操作的時序圖。
圖2a-b解說了對常規組關聯式高速緩存的讀操作的示意圖。
圖2c解說了與包括mram的常規組關聯式高速緩存的讀操作對應的時序圖。
圖3a-b解說了包括mram的示例性組關聯式高速緩存，其配置成用於根據本文中所公開的諸方面來改進讀訪問速度。
圖3c-d解說了與圖3a-b的示例性組關聯式高速緩存對應的時序圖。
圖4a解說了根據所公開的諸方面的示例性mram系統的電路圖。
圖4b解說了與圖4a的示例性mram系統對應的時序圖。
圖5解說了根據示例性方面的用於讀取mram的方法。
圖6解說了示出其中可有利地採用示例性方面的示例性無線設備的框圖。
詳細描述
在以下針對本發明的具體實施例的描述和有關附圖中公開了本發明的各方面。可以設計出替換實施例而不會脫離本發明的範圍。另外，本發明中眾所周知的元素將不被詳細描述或將被省去以免湮沒本發明的相關細節。
措辭「示例性」在本文中用於表示「用作示例、實例或解說」。本文中描述為「示例性」的任何實施例不必被解釋為優於或勝過其他實施例。同樣，術語「本發明的各實施例」並不要求本發明的所有實施例都包括所討論的特徵、優點、或工作模式。
本文中所使用的術語僅出於描述特定實施例的目的，而並不旨在限定本發明的實施例。如本文所使用的，單數形式的「一」、「某」和「該」旨在也包括複數形式，除非上下文另外明確指示。將進一步理解，術語「包括」、「具有」、「包含」和/或「含有」在本文中使用時指明所陳述的特徵、整數、步驟、操作、元素、和/或組件的存在，但並不排除一個或多個其他特徵、整數、步驟、操作、元素、組件和/或其群組的存在或添加。
此外，許多實施例是根據將由例如計算設備的元件執行的動作序列來描述的。將認識到，本文描述的各種動作能由專用電路(例如，專用集成電路(asic))、由正被一個或多個處理器執行的程序指令、或由這兩者的組合來執行。另外，本文中所描述的這些動作序列可被認為是完全體現在任何形式的計算機可讀存儲介質內，該計算機可讀存儲介質內存儲有一經執行就將使相關聯的處理器執行本文所描述的功能性的相應計算機指令集。由此，本發明的各個方面可以用數種不同的形式來體現，所有這些形式都已被構想落在所要求保護的主題內容的範圍內。另外，對於本文描述的每個實施例，任何此類實施例的對應形式可在本文中被描述為例如被配置成執行所描述的動作的「邏輯」。
示例性方面涉及使用虛設字線來降低mram的讀訪問速度。因為上述常規mram系統100中的vref116的穩定時間取決於字線130何時得到斷言，所以在示例性方面，虛設字線被用於發起vref穩定的過程。由此，例如，不是等待行地址解碼器在時間t101生成字線130，而是更早地斷言虛設字線。虛設字線使得觸發vref穩定過程，並且在正確的字線(例如，mram系統100中的wl130)被斷言的時間之前，vref可能已經穩定並且準備好為隨後的讀操作提供穩定的參考。由此，vref穩定時間對於mram讀訪問速度的貢獻可以被最小化或有效地消除，這在示例性方面改進了mram讀訪問速度。
為了提供虛設字線，示例性方面涉及修改一過程，通過該過程，存儲器訪問地址被用於生成用於讀取存儲器陣列中的一組一個或多個位單元的行和列地址。為了解釋該示例性過程，現在將提供對存儲器訪問的簡要描述。
常規地，諸如高速緩存之類的存儲器設備可被配置有用於高速緩存條目的不同的替換策略。在直接映射的高速緩存中，每個高速緩存條目僅可被存儲在一個位置中，並且由此，儘管定位高速緩存條目可能是容易的，但是命中率可能較低。在完全關聯式高速緩存中，高速緩存條目能到達高速緩存中的任何地方，這意味著命中率可能較高，但是可能花費更長的時間來定位高速緩存條目。組關聯式高速緩存提供了以上兩種替換策略之間的折衷。在組關聯式高速緩存中，高速緩存條目可以到達高速緩存中的「n」個地方中的一個地方，這也被稱為n個通道。為了在n通道的組關聯式高速緩存中定位高速緩存條目，使用了高速緩存條目的存儲器地址的低次序位的「索引」或子集並且為這一索引搜索n個通道中的每一個通道。經過這n個通道的搜索是並行的。如果在這n個通道中的一個通道中存在命中，則從該命中的通道訪問高速緩存條目。如果所有的n個通道均未命中，則存在高速緩存的未命中。
參照圖2a來更詳細地解釋以上過程。在圖2a中，示出了常規組關聯式高速緩存200的示意圖，其包括標籤陣列204和數據陣列201。數據陣列201可包括諸如mram系統100中的mram或mtj位單元。使用讀取地址來執行對高速緩存200的讀操作。在圖2a中，讀取地址被示為地址202。地址202被分解成多個欄位，這些欄位包括標籤欄位(標籤202a)、索引欄位(索引202b)、以及偏移欄位(塊202c)。標籤202a包括最高有效地址位的子集，且塊偏移202c包括最低有效地址位的子集。因為數據可以按字節來存儲和尋址，所以例如塊偏移202c被用於尋址每個數據字節內的個體位。例如，索引202b可排除這些最低有效塊偏移202c位以便搜索特定的數據字節。索引202b指向標籤陣列204的行，該行與標籤202a相比較以確定是否存在命中。狀態206包括關於數據陣列201的特定條目是否有效/骯髒的信息。
為了針對與地址202對應的數據來訪問高速緩存200，首先搜索標籤陣列204以確定是否存在命中，並且如果存在命中，則數據陣列201內所期望的數據的位置被確定。因為高速緩存200是組關聯式的，所以標籤陣列204包括n個通道208索引202b提供了特定的行地址，這指向n個通道208中的每個通道中的特定行。在比較塊212中將在該特定行處存儲在n個通道208中的每個通道中的數據值與標籤202a進行比較。如果在n個通道208中的一個通道中的該特定行處的數據值匹配標籤202a，則存在命中(命中210)。隨後確定n個通道208中包括生成命中210的特定行的特定通道。隨後，用地址202來訪問數據陣列201(假定對應的狀態206示出該高速緩存條目處於有效狀態)。就此而言，索引202b被用於生成數據陣列201中的行地址，且生成該命中的通道208提供列地址。
在圖2b中，針對其中高速緩存200是8通道組關聯式高速緩存的特定示例解說了包括所選擇的字和列的數據陣列201的一部分。代表性地示出從通道推導得到的列地址以驅動位線bl0-7。類似地，代表性地示出由索引202b提供的行地址(也被稱為「組地址」)以驅動字線wl0-7。在常規的組關聯式高速緩存200中，毗鄰位線bl0-7的列地址循環通過該8個通道。相同的輸入/輸出(io)埠可被用於來自該8個通道(通道0-7)的一組8個位線bl0-7。相應地，字線wl0-7循環通過該8個組(組0-7)。
現在來到圖2c，用於確定行和列地址的以上過程涉及圖1a-c中描繪的mram讀取過程，出於解釋的簡單起見，將類似的參考標號用於信號和時間實例。在圖2c中，在時間t0開始用地址202來訪問標籤陣列204。確定標籤陣列204中是否存在命中並且隨後最終生成命中210是生成所解說的常規設計中的行地址和列地址的先決條件。由此，隨著生成命中210，字線wl在時間101被斷言，該時間101是時間t0之後的若干個時鐘循環。參考回到圖1b，例如，讀取過程需要直至時間t107，以使輸出cout0/1在vref穩定時間之後穩定以及saen被啟用。在標籤陣列204在時間t0被首次訪問之後的接近九個時鐘循環，讀取最終完成以在輸出gdout0/1上獲得存儲在所選擇的位單元中的數據值。
然而，示例性方面加速從t0至t107的時間，例如在圖2c中，通過提前字線變高的時間以觸發vref穩定的過程。為此，訪問高速緩存的過程被改變了。比生成實際命中更早地啟用虛設字線，並且用於存儲器訪問的實際字線是已知的。vref穩定的過程是基於虛設字線被啟用來發起的。這一示例性過程現在在以下章節中討論。
參照圖3a，解說了組關聯式高速緩存300，其在許多方面類似於圖2a的高速緩存200。高速緩存300包括包含mram位單元的數據陣列301，或者換言之，mram陣列被集成在數據陣列301中。為了簡明起見，將避免對這兩種高速緩存之間的類似特徵的詳盡描述。簡明地，高速緩存300也是組關聯式的，並且包括欄位標籤302a、索引302b、以及塊偏移302c的地址302被用於訪問標籤陣列304以確定相關聯的數據是否在數據陣列301中存在。再一次，標籤陣列304被組織成n個通道308，且索引302b被用於確定是否命中n個通道308中的任何一個通道，例如，針對與讀操作對應的第一地址。如果命中條目的狀態306是有效的，則標籤302a與命中通道的命中條目中的對應欄位進行比較，以便生成命中310。
然而，脫離常規高速緩存200的範圍，在高速緩存300中，至少第一地址的位子集(諸如索引302b的第一部分(高次序位))與遞送命中的通道的通道號相組合以生成數據陣列301的行地址。此外，由索引302b的第二部分(低次序位)形成列地址。另外，在確定命中310之前開始數據陣列301的訪問，如現在將參照圖3b-c解釋的。
在圖3b中，針對其中高速緩存300是8通道組關聯式高速緩存的特定示例解說了包括所選擇的字和列的數據陣列301的一部分。與圖2b形成對比，行地址基於通道號(除了索引302b的第一部分或高次序位之外)，該行地址被代表性地示出以驅動字線wl0-7。另外，添加了虛設字線350，其被配置成基於索引302b的第一部分來斷言。這意味著在已知特定的通道號之前，字線可以是wl0-7中的任何一個wl。所有這些字線wl0-7共享第一地址的位子集，即，索引302b的相同的第一部分。在wl0-7中的任何一個wl可能是正確字線時，虛設字線350將由此被斷言。由索引302b的第二部分或低次序位提供列地址(也被稱為「組地址」)，該列地址被代表性地示出以驅動位線bl0-7。由此，在高速緩存300中，毗鄰位線bl0-7的列地址循環通過8個組(組0-7)，並且相同的輸入/輸出(io)埠可被用於來自該8個組「組0-7」的一組8條位線bl0-7。相應地，字線wl0-7循環通過8個通道(通道0-7)。例如，虛設字線350對於共享相同的io埠的所有位線而言可以是共有的。由此，虛設字線350可以是共有的兩個或更多個行，諸如，來自組0-7的bl0-7，並且可以驅動一組經預編程的虛設單元(例如，設置為電阻rp)。例如，對於另一組，虛設單元可被設置為rap。將進一步參照圖4a來解釋虛設單元。
現在來到圖3c，解說了具有數據陣列301的行地址和列地址的地址位的以上經修改的關聯的影響。在圖3c中，在時間t0開始用地址302來訪問標籤陣列304。然而，在此情形中假定了一命中(其中這一假定可能不正確的情形將在稍後處理)。索引302b的位在此時是已知的，並且由此，在時間t301使用索引302b的第一部分或高次序比特可激活或斷言虛設字線350。基於連接至虛設字線350的虛設單元(在以下章節中進一步解釋)來激活參考單元vref。這意味著vref穩定的過程較早地開始(僅基於虛設字線激活，而不是等待命中的確認)，隨後是正確字線地址的確定和激活(稍後發生在圖3c中的時間t101』處)。因為較早地激活了vref，所以在確定命中310並且斷言了正確的字線的時間t101』之前，已經使vref穩定至提供穩定參考電壓。由此，減少了用於使節點vref和cout0/1穩定所花費的時間。一旦在時間t101』處確定了正確的通道並且斷言了正確的字線，就可以禁用虛設字線。輸出讀取數據gdout0/1也在其後較快地可用(時間t0之後僅6.5個循環，與圖2c中示出的常規設計的情形中所需要的9個循環形成對比)。由此，基於虛設字線的使用以掩飾vref穩定過程，示例性方面可加速針對集成在數據陣列301中的mram陣列的讀取過程。
如將回想起的，以上示例性讀取過程是基於在高速緩存中將存在命中的假定的，以及由此在確定命中之前開始讀取過程，並且如果存在命中，則其中確切的是命中條目將被放置在高速緩存內。然而，有可能存在未命中的可能性。在已知將存在命中還是未命中之前，虛設字線350的斷言在時間t301處被執行。未命中的情形將參照圖3d來解釋。
在圖3d中，可以看出，就像在圖3c中那樣，虛設字線在時間301被斷言。然而，在這一情形中，在時間t101處，跟隨著命中310未被斷言(即，指示存在未命中)，沒有一個字線將被激活。相應地，此時，虛設字線被停用並且避免了字線的激活。對高速緩存300嘗試的讀操作在這一階段處完成。將領會，讀操作可行進至檢查下一級高速緩存或主存儲器，但是那些動作在本公開的範圍之外。繼續參照圖3d，還可以看出，基於虛設字線在t301被斷言，vref和cout0/1可以開始穩定。然而，在指示未命中的命中310之後，它們將被重置為它們的初始狀態。由此，在未命中的情形中，僅虛設字線在命中的錯誤預期中被斷言，但是其他的位單元未被打擾。saen信號也保持關閉，所以感測放大器未被啟用，由此防止不必要的功耗。
添加虛設字線以加速讀訪問的示例性方面可涉及要被激活的虛設單元，而不是存儲數據的數據單元。通過重新訪問圖1a的具有所包括的示例性虛設單元的修改的mram系統100來描述添加此類虛設單元。
參照圖4a，示出了mram400。mram400包括圖1的mram系統100，並且附加地包括虛設電路系統450。虛設電路系統450包括虛設數據單元402a-b以及虛設參考單元404a-b。虛設數據單元402a-b被配置成類似於mtj位單元136a-b，但是存儲在它們中的數據值不涉及存儲在mram中的實際數據。虛設參考單元404a-b類似於參考單元138a-b，並且它們配置有平行電阻rp(邏輯「0」)和反平行電阻rap(邏輯「1」)電阻元件以生成有效電阻rref。在虛設字線350被激活時，nmos電晶體406a-b和408a-b被導通，這創建了替換路徑，以用於電流流經並且用於發起vref116的穩定。
圖4b解說了mram400的對應時序圖。與圖1b相反，圖4b揭示虛設字線斷言發生在時間t301處。在時間t302處使得列地址對應於虛設數據單元402a-b。在時間t303發起vref和cout0/1的穩定。注意，時間t301、t302和t303在實際字線被激活的時間t101』之前發生。由此，在時間t305處，均衡信號被停用並且用於生成cout0/1的感測操作在時間t101』不久之後開始。輸出gdout0/1由此在時間t308可用。比較圖1b和4b，可以看出，時間t308顯著低於常規mram系統100中輸出為可用的時間t108。
將領會，示例性方面包括用於執行本文中所公開的過程、功能和/或算法的各種方法。例如，如圖5所解說的，示例性方面可包括在框500處開始的方法，其中開始對磁阻式隨機存取存儲器(mram)(例如，圖4a的400)的讀操作。該方法包括：在確定mram中是否存在針對與讀操作對應的第一地址的命中之前，至少基於該第一地址的位子集(例如，索引302b的第一部分)來激活虛設字線(例如，在圖3c的時間t301處的350)——框502；基於虛設字線來獲得用於讀取該第一地址處的mram的mram位單元(例如，圖4a的136a-b)的穩定參考電壓(例如，圖4a的vref116)——框504；以及如果存在命中，則使用該穩定參考電壓來讀取該第一地址處的mram位單元——框506。
在mram中發起針對第一地址(例如，302)的讀操作——框500；在確定mram中是否存在針對該第一地址的命中之前：基於該第一地址的位子集(例如，索引302b的第一部分)來激活虛設字線(350)；以及基於連接至虛設字線的虛設單元(例如，402a-b和404a-b)來發起參考電壓(例如，圖4a的vref116)的穩定過程——框502；獲得穩定參考電壓——框504；確定在mram中是否存在針對該第一地址的命中(例如，310)——框506；以及如果存在命中，則基於從該第一地址確定的行地址來激活第一字線(例如，圖4a的wl130)，並且基於穩定參考電壓來讀取連接至該第一字線的mram位單元(例如，136a-b)——框508。
現在參考圖6，示出了包括示例性高速緩存300的無線設備的特定解說性實施例的框圖。無線設備600包括耦合至存儲器632的處理器664。無線設備600被示出為包括圖3a的高速緩存300，如先前所描述的，高速緩存300可以利用使用虛設字線來加速vref穩定的示例性方面。
圖6還示出了耦合至處理器664和顯示器628的顯示器控制器626。編碼器/解碼器(編解碼器)634(例如，音頻和/或語音編解碼器)可被耦合至處理器664。還解說了其他的組件，諸如無線控制器640(其可包括數據機)。揚聲器636和話筒638可被耦合至編解碼器634。圖6還指示無線控制器640可被耦合至無線天線642。在一特定實施例中，處理器664、顯示器控制器626、存儲器632、編解碼器634、以及無線控制器640被包括在系統級封裝或片上系統設備622中。
在一特定實施例中，輸入設備630和電源644被耦合至片上系統設備622。另外，在一特定實施例中，如圖6中解說的，顯示器628、輸入設備630、揚聲器636、話筒638、無線天線642、以及電源644在片上系統設備622的外部。然而，顯示器628、輸入設備630、揚聲器636、話筒638、無線天線642、以及電源644中的每一者可被耦合至片上系統設備622的組件(諸如接口或控制器)。
應當注意，雖然圖6描繪了無線通信設備，但是處理器664和存儲器632也可被集成到機頂盒、音樂播放器、視頻播放器、娛樂單元、導航設備、個人數字助理(pda)、行動電話、智慧型電話、膝上型設備、固定位置數據單元、或計算機、和/或半導體管芯中。
本領域技術人員將領會，可使用各種各樣的不同技術和技藝中的任何技術和技藝來表示信息和信號。例如，以上描述通篇引述的數據、指令、命令、信息、信號、位(比特)、碼元、和碼片可由電壓、電流、電磁波、磁場或磁粒子、光場或光學粒子、或其任何組合來表示。
另外，本領域技術人員將領會，結合本文所公開的實施例的各種解說性邏輯框、模塊、電路、和算法步驟可被實現為電子硬體、計算機軟體、或兩者的組合。為清楚地解說硬體與軟體的這一可互換性，各種解說性組件、框、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬體還是軟體取決於具體應用和施加於整體系統的設計約束。技術人員對於每種特定應用可用不同的方式來實現所描述的功能性，但這樣的實現決策不應被解讀成導致脫離了本發明的範圍。
結合本文所公開的實施例的方法、序列和/或算法可直接在硬體中、在由處理器執行的軟體模塊中、或在這兩者的組合中實施。軟體模塊可駐留在ram存儲器、快閃記憶體存儲器、rom存儲器、eprom存儲器、eeprom存儲器、寄存器、硬碟、可移動盤、cd-rom或者本領域中所知的任何其他形式的存儲介質中。示例性存儲介質耦合到處理器以使得該處理器能從/向該存儲介質讀寫信息。替換地，存儲介質可以被整合到處理器。
相應地，本發明的實施例可包括計算機可讀介質，該計算機可讀介質實施一種用於操作具有分離的私有信息和共享信息高速緩存的多處理系統的方法。相應地，本發明並不限定於所解說的示例並且任何用於執行本文所描述的功能的裝置被包括在本發明的實施例中。
儘管前述公開示出了本發明的解說性實施例，但是應當注意，可在不脫離如由所附權利要求限定的本發明的範圍的情況下對本文作出各種改變和修改。根據本文中所描述的本發明實施例的方法權利要求的功能、步驟和/或動作不必按任何特定次序來執行。此外，儘管本發明的要素可能是以單數來描述或主張權利的，但是複數也是已料想了的，除非顯式地聲明了限定於單數。