一種複合外延製作中壓n型系列雙擴散型場效應管的製作工藝的製作方法
2023-05-11 02:23:51 2
專利名稱：一種複合外延製作中壓n型系列雙擴散型場效應管的製作工藝的製作方法
技術領域：
本發明是一種用於製造耐中壓N型系列(耐壓600V，導通電流在I安培到15安培)VDMOS工藝方法，屬於半導體製成技術領域。
背景技術：
VDMOS 的全稱是 Vertical conduction double-diffused metal oxidesemiconductor,即垂直雙擴散金屬氧化物半導體場效應電晶體，是在1979年由H. ff. Collins等人提出的。VDMOS電晶體經過30餘年的發展，目前已經取得了長足的進步。他以高的輸入阻抗、低的導通電阻和高的開關速度等一系列優勢，目前已在開關穩壓電源、高頻加熱、計算機接口電路以及功率放大器等方面獲得了廣泛應用。可以肯定，隨著人們對節能減排認識的進一步深化，VDMOS為主要器件的開關電源系統必將顯示更廣闊的應用前景。由於可攜式設備及無線通信對功耗要求越來越低，因而減小導通電阻、降低功耗是VDMOS研發的首要任務。對於VDMOS型功率器件，獲得足夠高的漏源擊穿電壓(SK)和儘可能低的導通電阻0 on)是設計中需要同時考慮的兩個主要方面。對於耐壓高的MOS器件，/Pon主要由外延區電阻決定。外延層愈厚，電阻率越高，擊穿電壓也愈高，同時導通電阻也越大。因此，功率MOS器件存在擊穿電壓與導通電阻的矛盾，二者都主要取決於外延區參數(厚度和摻雜濃度)。現在VDMOS晶片的加工，都是採用均勻外延技術。中壓系列VDMOS晶片，不同導通電流規格之間是差別在於導通電阻的差別，不同的規格是依靠晶片面積的變化實現導通電阻的差別化。換句話說，一個電流規格對應一種導通電阻規範值，相應的對應一個晶片面積。常規VDMOS工藝流程如圖I所示，主要工藝步驟為
1)投料；
2)均勻外延(epi)生長；
3)場氧化；
4)有源區刻蝕；
5)高濃度P+ (硼)注入，推結深；
6)磷注入，推結深；
7)柵氧化，長800-1IOOA的氧化層；
8)多晶娃棚極澱積和慘雜；
9)PffELL (P阱)硼注入，推結深；
10)源極N+的砷注入，推結深；
11)接觸孔刻蝕；
12)蒸鋁，腐蝕鋁；13)背面減薄，背面背銀。目前關於優化VDMOS外延的理論已經有不少研究，結論都是緩變摻雜為最佳。但是在實際加工中，緩變摻雜外延技術不易實現，所以到目前為止，還沒有實用性的優化外延工藝用於生產製造中。本發明根據VDMOS的理論原理，結合外延工藝的實際過程，通過外延過程的分段控制，針對中壓系列N型VDMOS (後文中全部指的是N型VDM0S)，開發出用於大量生產中壓VDMOS的複合外延的製作工藝。採用複合外延工藝做出中壓系列VDMOS的實測耐壓仍然有650V，但導通電阻比採用普通工藝製作的VDMOS下降了 10%。
發明內容
本發明的目的通過加工複合外延，然後製作出了性能更優化的中壓系列N型的垂直雙擴散型場效應管工藝，該工藝具有工藝過程簡單，光刻次數少，成本低，製成控制簡單的優點。 本發明為實現上述目的，採用如下技術方案
一種複合外延製作中壓N型系列雙擴散型場效應管的製作工藝，其工藝的具體過程如
下
(1)投料摻砷或者摻銻襯底矽片材料，電阻率在0.03ohm. cm及以下；
(2)外延第一步生長3-5um厚度，電阻率0.5-1. 5 ohm. cm的N型外延；
(3)外延第二步生長3-5um厚度，電阻率8-12ohm. cm的N型外延；
(4)外延第三步生長38-46um厚度，電阻率14-22ohm. cm的N型外延；
(5)外延第四步，生長5-8um厚度，電阻率10-16ohm. cm的N型外延；
(6)場氧化生長0.8-1. 2um厚度的氧化層；
(7)有源區刻蝕將做器件的位置的氧化層腐蝕乾淨；
(8)高濃度硼P+注入，推結深注入能量40-80kev，劑量8el4-l.5el5/cm2，推結深採用 IlOO0C -1200。。，80-150 分鐘 N2 加小 O2 (體積比 0%-5. 5%)；
(9)磷注入，推結深注入能量80-130kev，劑量Iel2-2el2/cm2。推結深採用IlOO0C -1200。。，80-150 分鐘 N2 加小 O2 (體積比 0%-5. 5%)；
(10)柵氧化氧化層厚度大約850-1200A；
(11)多晶矽柵極澱積和摻雜多晶澱積4000-7500A，採用磷擴散摻雜；
(12)P阱硼注入，推結深注入能量40-80kev,劑量2. 9el3_3. 9el3/cm2，推結深採用IlOO0C -1200。。80-150 分鐘 N2 加小 O2 (體積比 0%-5. 5%)；
(13)源極N+的砷注入，推結深注入能量80-130kev，劑量5el5-l.5el6/cm2。推結深採用 9500C -IOOO0C, 150-250 分鐘 N2 加小 O2 (體積比 0%-5. 5%)；
(14)接觸孔刻蝕採用幹法刻蝕乾淨孔內的二氧化矽，形成後面鋁接觸的孔；
(15)蒸鋁，腐蝕鋁蒸發厚度為3-5um的金屬層，形成表面電極柵極和源極；
(16)減薄背蒸背面減薄到200-280um厚度，背面蒸發0.8-1. 2um厚度銀。在這個工藝平臺下，最終形成的VDMOS的縱向結構如圖3所示。這裡的外延過程分為4部分，在實際加工過程中，只是簡單的調整原來通用工藝的外延程序來完成。將原來的外延過程分為4部分，完全是程序上的設定，不增加任何的加工工序和步驟。
利用這個工藝平臺，我們能夠不增加任何額外的工序和操作，在保證耐壓的基礎上，將導通電阻降低10%。並且採用這種工藝製作的VDMOS管能有效抑制大電流大電場效應、在一定程度上擴寬了器件的安全工作區。導通電阻的減小，使得功耗大大降低，節省了能源，同時也極大的提高了電路的可靠性。
圖I是常規VDMOS工藝流程示意圖。圖2是本發明工藝流程不意圖。圖3是本發明最終形成的器件的縱向結構示意圖。
具體實施方式
如圖2所示一種複合外延製作中壓系列垂直雙擴散型場效應管的工藝，具體的實現方式如下
I)投料摻砷或者摻銻襯底矽片材料，電阻率在0. 03ohm. cm及以下。2)外延第一步生長4um厚度，電阻率I ohm. cm的N型外延。用來與高濃度襯底形成高濃度過渡區。可以降低導通電阻。3)外延第二步生長4um厚度，電阻率10 ohm. cm的N型外延。用來與高濃度第一部分外延形成中濃度過渡區。也可以降低導通電阻。4)外延第三步生長42um厚度，電阻率18 ohm. cm的N型外延。為VDMOS提供耐壓層，保證VDMOS的630V以上的耐壓。5)外延第四步，生長6um厚度，電阻率14 ohm. cm的N型外延。表面略高濃度層，在除去表面Pwell的結深後，有效的厚度大約在2-3um。為VDMOS導通時提供略高濃度的導電通路，十分有效的降低VDMOS導通電阻中的擠壓電阻部分。6)場氧化在1000°C溼氧化350分鐘，生長Ium厚度的氧化層，保護不做器件的部分。7)有源區刻蝕將做器件的位置的窗口打開。8)高濃度P + (硼)注入，推結深注入能量60kev，劑量1.0el5/Cm2。推結深採用11500C 100分鐘N2加小02(2. 5%)。形成VDMOS的表面分壓環，保證耐壓，具體結深可以根據耐壓適當調整。9)磷注入，推結深注入能量120kev (千電子伏)，劑量lel2/cm2。推結深採用1150。。120分鐘N2加小O2 (2. 5%)。。提高表面濃度，目的和外延的第四部分一樣是為了降低VDMOS導通電阻中的擠壓電阻部分。10)柵氧化850°C 200分鐘溼氧加TCA。氧化層厚度大約1100A。11)多晶矽柵極澱積和摻雜柵氧後應立刻進爐管進行多晶澱積，以免表面粘汙。多晶澱積6000A，採用磷擴散摻雜。形成VDMOS的柵極。12) PffELL (P講)硼注入，推結深P阱形成的是VDMOS的溝道區，調整它的濃度可以調整VDMOS的開啟電壓。注入能量80kev，劑量3. 5el3/cm2。推結深採用1150°C 120分鐘N2加小O2 (I. 5%)。。13)源極N+的砷注入，推結深注入能量120kev，劑量lel6/cm2。推結深採用975°C，200 分鐘 N2 加小 O2 (I. 5%)。。14)接觸孔刻蝕採用幹法刻蝕乾淨孔內的二氧化矽，形成後面鋁接觸的孔。15)蒸鋁，腐蝕鋁蒸發厚度為4um的鋁矽銅層，形成表面電極柵極和源極。16)減薄背蒸背面減薄到250um厚度，背面蒸發0. 9um厚度銀，形成器件。以中壓系列VDMOS中的2安培規格同樣的一套版圖設計為例採用普通工藝加工，耐壓典型值650V，導通電阻典型值為3. 8ohm ;採用我們新工藝加工的晶片，耐壓典型值仍然650V，導通電阻典型值為3.4ohm。導通電阻下降很明顯，大約是原始的90%。導通電阻的 下降，客戶使用時的功耗就下降，能夠有效節能，降低系統溫度，大大提高使用的壽命和可靠性。
權利要求
1.一種複合外延製作中壓N型系列雙擴散型場效應管的製作工藝，其工藝的具體過程如下 (1)投料摻砷或者摻銻襯底矽片材料，電阻率在0.03ohm. cm及以下； (2)外延第一步生長3-5um厚度，電阻率0.5-1. 5 ohm. cm的N型外延； (3)外延第二步生長3-5um厚度，電阻率8-12ohm. cm的N型外延； (4)外延第三步生長38-46um厚度，電阻率14-22ohm. cm的N型外延； (5)外延第四步，生長5-8um厚度，電阻率10-16ohm. cm的N型外延； (6)場氧化生長0.8-1. 2um厚度的氧化層； (7)有源區刻蝕將做器件的位置的氧化層腐蝕乾淨； (8)高濃度硼P+注入，推結深注入能量40-80kev，劑量8el4-l. 5el5/cm2，推結深採用 IlOO0C -1200。。，80-150 分鐘 N2 加小 O2,體積比 0%-5. 5% ； (9)磷注入，推結深注入能量80-130kev，劑量Iel2-2el2/cm2;推結深採用IlOO0C -1200。。，80-150 分鐘，N2 加小 O2,體積比 0%-5. 5% ； (10)柵氧化氧化層厚度大約850-1200A； (11)多晶矽柵極澱積和摻雜多晶澱積4000-7500A，採用磷擴散摻雜； (12)P阱硼注入，推結深注入能量40-80kev,劑量2. 9el3_3. 9el3/cm2，推結深採用IlOO0C -1200。。80-150 分鐘，N2 加小 O2,體積比 0%-5. 5%)； (13)源極N+的砷注入，推結深注入能量80-130kev，劑量5el5_l.5e 16/cm2 ； 推結深採用950°C -IOOO0C，150-250分鐘，N2加小O2,體積比0%-5. 5% ； (14)接觸孔刻蝕採用幹法刻蝕乾淨孔內的二氧化矽，形成後面鋁接觸的孔； (15)蒸鋁，腐蝕鋁蒸發厚度為3-5um的金屬層，形成表面電極柵極和源極； (16)減薄背蒸背面減薄到200-280um厚度，背面蒸發0.8-1. 2um厚度銀。
全文摘要
本發明公布了一種複合外延製作中壓N型系列雙擴散型場效應管的製作工藝，其工藝包括投料、第一步外延、第二步外延、第三步外延、第四步外延、場氧化、有源區刻蝕、高濃度硼注入，推結深、磷注入，推結深、柵氧化、多晶矽柵極澱積和摻雜、PWELL(P阱)硼注入，推結深、源極N+的砷注入，推結深、接觸孔刻蝕、蒸鋁，腐蝕鋁、減薄背蒸等步驟。利用這個工藝平臺，能夠不增加任何額外的工序和操作，在保證耐壓的基礎上，將導通電阻降低10%。並且採用這種工藝製作的VDMOS管能有效抑制大電流大電場效應、在一定程度上擴寬了器件的安全工作區。導通電阻的減小，使得功耗大大降低，節省了能源，同時也極大的提高了電路的可靠性。
文檔編號H01L21/336GK102709191SQ20121018660
公開日2012年10月3日 申請日期2012年6月7日 優先權日2012年6月7日
發明者易法友, 沈克強, 聶衛東 申請人:無錫市晶源微電子有限公司