具有高頻開關電路的高頻裝置的製作方法
2023-05-02 23:15:31 2
專利名稱：具有高頻開關電路的高頻裝置的製作方法
技術區域本發明涉及具有適用於例如蜂窩式電話的高頻開關電路的高頻裝置。
背景技術：
例如在蜂窩式電話中，利用800MHz～2.3GHz的帶域的高頻信號進行通信。在這樣使用的頻率比較高的情況下，增大送信電力的功率放大器(PA)或增大接收信號的所謂的低噪音放大器、切換信號的開關電路重視高頻特性，目前多利用電子移動度高的GaAs等的化合物半導體以取代一般的IV族半導體的例如Si半導體。利用這樣的GaAs等的化合物半導體的高頻集成電路裝置，一般地在低電壓驅動中具有良好的高頻特性，但是在所謂的第3代行動電話(3G)對應的同時接收發送信息的開關電路越來越要求低電壓化、高性能化的目前的情況下，高頻特性的提高、特別地低失真化變得更加嚴格。
作為例如蜂窩式電話中的天線切換等的開關電路，因為上述的理由，多利用開關MMIC(Monolithic Microwave Integrated Circrit)，該開關MMIC利用了GaAs化合物半導體的場效應電晶體FET。在該天線開關電路中，對低電壓驅動、例如2.6V驅動的低損失、低失真等的特性上的要求很嚴格。作為開關IC提出有各種各樣的方案(參照例如非專利文獻1)。
圖12是利用例如GaAs化合物半導體的結合柵型場效應電晶體(J-FET)的最基本的開關電路的構成圖。該情況下，在共通的GaAs基板上分別具有J-FET的第一FET1以及第二FET2，這些第一FET1以及第二FET2的源極以及漏極間電流通路從屬地連接，第一FET1的電流通路的兩端經由電容C1以及C2與第一輸出輸入端子I/O1以及第二輸出輸入端子I/O2連接，第二FET2的電流通路的另一端經由電容C3與接地端子GND連接，由此與外部直流地被遮斷。第一FET1以及第二FET2的柵極經由各電阻R1以及R2與控制信號導入端子CTL1以及CTL2連接，第一FET1以及第二FET2的源極-漏極間電流通路的連接中點經由電阻R3與直流偏致端子Bias連接。
在該開關電路11中，例如2V的偏致電壓經由電阻R3從邏輯電路施加到開關電路。在將該開關電路接通時，例如從端子CTL1施加高電壓例如3V時，第一FET1的柵極偏致(對漏極、源極)成為1V，FET1變為接通。例如從端子CTL2施加低電壓例如0V時，第二FET2的柵極偏致(對漏極、源極)成為-2V，FET2變為截止，端子I/O1以及I/O2間變為接通、即開關電路變為接通。
相反地，例如端子CTL1為例如低電壓0V時，第一FET1的柵極偏致(對漏極、源極)成為-2V，FET1變為截止。例如在向端子CTL2上施加高電壓例如3V時，第二FET2的柵極偏致(對漏極、源極)成為1V，FET2變為接通，其結果，端子I/O1以及I/O2間開放，通過高頻地短路信號路徑來進一步地確保隔離。
圖13是具有上述開關電路的一般的開關MMIC的高頻裝置的安裝狀態的概略剖面圖。該情況下，導電性管芯墊101上安裝有開關MMIC102，該開關MMIC102的所要電極通過例如引線104與進行高頻輸入或輸出的第一高頻輸入輸出端子I/O1以及第二高頻輸入輸出端子I/O2連接，構成通過樹脂模105覆蓋該開關MMIC102、導電性管芯墊101、高頻輸入輸出端子I/O1以及I/O2的封裝IC。另外，該封裝IC設置在配線基板100上，導電性管芯墊101、以及輸入輸出端子I/O1以及I/O2電連接在配線基板100上。管芯墊101是金屬層構成的導電體，並且接地(GND)。
圖14是構成開關MMIC102的例如GaAs的結合柵型場效應電晶體J-FET的主要部分的概略剖面圖。在該情況GaAs體構成的GaAs基板上形成有構成溝道形成區域107的低雜質濃度的半導體層，夾著該半導體層的溝道形成區域形成例如N型的高雜質濃度的源極區域108D以及漏極區域10S。D、S以及G分別是在漏極、源極以及柵極區域上的覆蓋有電阻而形成的漏極、源極、以及柵極電極。
這樣，溝道形成區域107的正下方，即與柵極區域109相反的一側上，通過半絕緣性的GaAs基板106的存在而盡力防止信號的洩漏。
非專利文獻1IEEE GaAs IC Symposium 1995 pp132-135H Uda，」A VeryHigh Isolation GaAs SPDT Switch IC Seald in an Ultra-compact PlasticPackage」
發明內容
如上所述，以行動電話為代表的消費者(コンシュ一マ)用途等中，大量地使用有GaAs系化合物半導體的高頻MMIC，期待生產性好，具有優良的高頻性能的GaAs高頻IC。但是，在該化合物半導體的高頻開關電路中，不能充分穩定地達到上述目前要求的嚴格的失真化。本發明提供一種具有避免這樣的不良情況的高頻開關電路的高頻裝置。本發明提供一種具有避免這樣的不良情況的開關電路的高頻裝置。
本發明的具有開關電路的高頻裝置包括化合物半導體基板、第一高頻輸入輸出端子、第二高頻輸入輸出端子、控制信號導入端子、電源端子以及接地端子，其特徵在於在上述化合物半導體基板的有源區域的上述化合物半導體基板的一主面側上形成有場效應電晶體，構成有含有該場效應電晶體的開關電路，在上述化合物半導體基板的另一主面側上設置有絕緣部，在上述化合物半導體基板上，設置有從上述電源端子施加需要的正電位的電壓的基板電壓施加電極。本發明是具有上述開關電路的高頻路電路，其特徵在於施加在上述半導體基板上的上述正電位的電壓為正的固定電位。
通過上述本發明裝置，在構成開關電路的化合物半導體基板的背面設置絕緣部，在與其它部件電分離的狀態下，由於施加了正電位的電壓，所以可以穩定地進行場效應電晶體的下部的耗盡區域的抑制和控制。
本發明是具有上述開關電路的高頻電路，其特徵在於在上述電源端子和上述基板電壓施加電極之間，與電阻連接且對上述半導體基板施加需要的正電位。
另外，本發明是具有上述開關電路的高頻電路，其特徵在於在上述化合物半導體基板和上述絕緣部之間設置有金屬板，該金屬板上安裝有上述化合物半導體基板，上述金屬板作為上述基板電壓施加電極。
另外，本發明的具有開關電路的高頻裝置，其特徵在於形成CMOS邏輯電路，具有的矽(Si)半導體基板、向上述邏輯電路輸入控制信號的控制信號輸入端子、從上述邏輯電路向上述開關電路輸出控制信號的控制信號輸出端子。本發明的具有開關電路的高頻裝置，其特徵在於各上述化合物半導體基板為GaAs系基板。
在上述的本發明構成中，在化合物半導體基板的背面設置絕緣部，通過對基板施加正的電位的電壓，與現有技術中不施加正的電壓的不穩定的開關電路相比，可以補償製造工序中的控制性的不勻，極大地降低失真。這是由於下面的原因。即，化合物半導體的開關電路中的失真化的阻害，在現有的化合物半導體的製造技術中，由於例如低水平的雜質濃度的控制或材料組成輪廓控制不充分，所以該場效應電晶體的製造在各生產批次上產生微小的變化，所以化合物半導體基板的電位，在沒有供給實際上的GND電位等的偏致電位的不穩定的狀態下，很難進行對溝道下的不需要的陷阱的殘存或耗盡化區域進行控制，這些成為失真產生的原因。另外，該陷阱的電荷的捕獲或放出的時間常數大的情況下，會妨礙高頻電路的高速的控制。另外，耗盡化區域成為不需要的容量部分，成為使高頻特性惡化的原因。本發明中，通過將基板通過絕緣部電分離，積極地施加電壓，通過陷阱的影響、耗盡區域的抑制，可以實現失真的降低化、高頻特性的提高。
圖1是本發明裝置的一例的構成圖；圖2是本發明裝置的一例的主要部分的模式的剖面圖；圖3是本發明裝置的其它的例子的主要部分的模式的剖面圖；圖4是本發明裝置的又一其它例子的主要部分的模式的剖面圖；圖5是本發明裝置的其它例子的主要部分的模式的剖面圖；圖6是本發明裝置的其它例子的主要部分的模式的剖面圖；圖7是本發明裝置的其它例子的主要部分的模式的剖面圖；圖8是本發明裝置的又一其它例子的主要部分的模式的平面圖；圖9是表示本發明的場效應電晶體的截止容量的基板施加電壓的依存性的圖；圖10是本發明裝置以及現有技術裝置的失真測定的說明圖；圖11是本發明裝置以及現有技術裝置的失真測定結果的表圖；圖12是高頻開關電路的電路圖；圖13是現有技術的開關MMIC的概略剖面圖；圖14是構成現有技術的開關電路的場效應電晶體部的概略剖面圖。
標號說明1化合物半導體基板1S基片2絕緣部3源極至漏極區域4溝道區域5柵極區域11開關電路12邏輯電路20封裝基板30基板電壓施加電極31第一電極32第二電極33連接電極端子34絕緣層40樹脂模製封裝50通孔60金屬板(導線框)61管芯墊71緩衝層72第一雜質摻雜層73溝道層74第二雜質摻雜層75低雜質濃度層76柵極區域77雜質導入區域78接觸層79電極100配線基板101導電性管芯墊102開關MMIC
103端於104引線105樹脂封裝106GaAs化合物半導體基板108源極區域108D漏極區域109柵極區域具體實施方式
圖示了具有實施本發明的開關電路的高頻裝置的實施方式，但本發明並不局限於該實施方式。圖1是本發明裝置的一實施例的構成圖，圖2是其主要部分的模式的剖面圖。本發明在例如GaAs的化合物半導體基板1上形成例如HEMT(High Electron Mobility Transistor)或含有接合型場效應電晶體等的FET1的開關電路11。在該實施例中，形成開關電路11和對其控制的邏輯電路12。
在與GaAs化合物半導體1的背面即形成場效應電晶體的一主面相反側的另一主面上，設置有絕緣部2。該實施方式中，絕緣部2由例如玻璃·環氧樹脂的FRT4(Flame Retardant Type4)組成的絕緣性封裝基板20構成。
在封裝基板20上，形成有例如開關電路11的第一輸入輸出端子I/O1以及第二輸入輸出端子I/O2、接地端子GND，設置有相對於邏輯電路12的控制信號導入端子CTL1以及CTL2和電源端子Vdd。在GaAs半導體基板1上，形成有高頻裝置，該高頻裝置由例如圖12所示的開關電路和同樣的電路構成的開關電路11以及對其驅動的邏輯電路12形成。
本發明中，在化合物基板1上，與進行需要的正電位的電壓施加的基板施加電極30接觸，從電源端子Vdd施加需要的正的電位的電壓。該情況下，優選通過介由電源端子Vdd和基板電壓施加電極30之間的電阻R遮斷交流成分對基板施加電極30施加電壓。該電阻R可以是如下的結構在形成有化合物半導體基板1上的表面絕緣層34上，設置電源連接端子33，通過引線等將電源端子Vdd與其連接，在該電源連接端子33和基板電壓施加電極30之間設置作為電路元件的形成在化合物半導體基板1上的電阻元件R。
開關電路11與上述相同地，在共同的化合物基板1例如GaAs基板上分別具有例如HEMT或J-FET等的第一FET1以及第二FET2。這些第一FET1以及第二FET2在這些源極以及漏極間與電流通路連接，第一FET1的電流通路的兩端經由電容C1以及C2與第一輸入輸出端子I/O1以及第二輸入輸出端子I/O2連接，第二FET2的電流通路的另一端經由電容C3與接地端子GND連接，由此與外部進行直流地遮斷。第一FET1以及第二FET2的柵極分別經由電阻R1以及R2，與被供給來自邏輯電路12的控制信號的控制信號導入端子CTL1以及CTL2連接，第一FET1以及第二FET2的源極·漏極間電流通路的連接中點經由電阻R3與直流偏致端子連接。
邏輯電路12從被施加電源電壓的電源端子Vdd提供電壓，從控制信號端子CTLa以及CTLb被施加控制信號，對開關電路11的控制信號端子CTLa以及CTLb分別供給需要的控制信號，對偏致端子Bias供給需要的偏致電壓。
上述的開關電路11以及邏輯電路12的各個電路元件形成在化合物半導體基板1的有源區域1a的化合物半導體基板的一主面側。該有源區域1a通過需要的離子注入區域而形成。場效應電晶體如圖2中的第一場效應電晶體FET1為代表所示，在例如低雜質濃度的溝道形成區域4上例如注入離子形成例如p型柵極區域5，隔著溝道區域4在其兩側同樣地例如注入離子形成n型的源極至漏極3。在絕緣封裝基板20上覆蓋有化合物半導體基板1等，形成樹脂膜制封裝40。
該構成的開關電路11通過來自邏輯電路12的信號控制，進行與圖12說明的動作相同的動作。即例如2V的偏致電壓經由電阻R3從邏輯電路12施加在開關電路11上。接通該開關電路11時，若從例如端子CTL1施加高電壓例如3V，則第一FET1的柵極偏致(對漏極、源極)變為1V，FET1接通。若從例如端子CTL2施加低電壓例如0V時，則第二FET2的柵極偏致(對漏極、源極)變為-2V，FET2截止，端子I/O1以及I/O2間接通，即，開關電路接通。
相反地，例如若使端子CTL1為低壓的例如0V，則第一FET1的柵極偏致(對漏極、源極)變為-2V，FET1截止。例如在端子CTL2上施加高電壓例如3V時，第二FET2的柵極偏致(對漏極、源極)變為1V，FET2接通，其結果，端子I/O1以及I/O2間開放，信號路徑被高頻地短路，由此，進一步確保了絕緣。
在本發明中，如上所述，在化合物半導體基板1上設置有基板電壓施加電極30，對該化合物半導體基板1施加例如固定的正電位的偏致電壓，由此構成具有改善失真的開關電路的高頻裝置。這被認為是由於場效應電晶體中的耗盡區域的降低化而導致的電容降低，並且由例如陷阱而導致的的不穩定的電荷捕獲、釋放的改善。
在圖2所示的實施例中，將基板電壓施加電極30設置在形成有化合物半導體基板1的FET等電路元件的主面側的情況下，如例如圖3表示的本發明的具有開關電路高頻裝置的主要部分的模式的剖面圖，通過相互電連接的第一電極31以及第二電極32構成基板電壓施加電極30。該情況下，可以在第一電極31以及第二電極32之間設置電阻R，使第一電極31和電源連接端子33之間連接上述電阻R。
第一電極31如圖3所示，設置在形成有化合物半導體基板1的FET等電路元件的一主面側上，在與其相反的另一主面側上設置有第二電極32，通過第二電極32，可以對化合物半導體基板1施加正的電位電壓。這些第一電極31以及第二電極32的電連接，如圖3所示，可以通過貫通化合物半導體基板1的通孔50電連接。或可以通過引線相互連接。
在圖3的構成中，第二電極32形成為含有相當於化合物半導體基板1的至少場效應電晶體FET例如FET1以及FET2的形成部下的位置。但是，該第二電極32的面積過度地增大時寄生電容將變大，有可能對高頻特性產生影響，所以第二電極32的面積希望在化合物半導體基板1的面積的50％以下。
另外，圖4是本發明裝置的另一實施例的模式的剖面圖，在該實施例中，在介於化合物半導體基板和絕緣部2之間設有金屬板。在該例中，設置有引框形成的金屬板60，在該管芯墊部61上，將例如圖2所示的化合物半導體基板1的背面通過銀糊劑等的導電材料62直接地進行電結合，將樹脂膜制封裝40作為絕緣部2。該情況下，可以經由上述電阻R將管芯墊61與Vdd連接。另外，在圖3以及圖4中，對圖1以及圖2對應的部分付與相同的標號並省略其說明。
圖5、圖6、圖7是例示場效應電晶體(FET)和基板電壓施加電壓30的配置關係的模式的剖面圖。在它們中，例示了FET為接合柵型的pHEMT的情況。即，該情況下，在例如半絕緣(SI)GaAs基片1S上構成化合物半導體基板1，該化合物半導體基板1是通過構成pHEMT的半導體層外延成長而得到的。即，該情況下，如圖5、圖6、圖7所示，例如在基片1S上，不摻雜AlGaAs的緩衝層71、N型第一雜質摻雜層72、溝道層73、n型第二雜質摻雜層74低雜質濃度層75順次外延成長構成。構成接合柵極的p型柵極區域76通過例如將Zn離子注入而形成。隔著該柵極區域76在其兩側形成n型高濃度的例如GaAs層的源極至漏極的接觸層78，其上形成有與電極79接觸並由HEMT形成的FET。
在形成該FET等的電路元件的有源區域1a以外，在包圍有源區域1a或分離多個的有源區域間而在它們之間的位置上形成有例如進行硼B的離子注入而高電阻化的無源區域1b。
如圖5或圖7所示，在該無源區域1b上，或者如圖6的模式的剖面圖所示，在通過例如無源區域1b與形成有FET的有源區域1a分離的其它有源區域1a上，可以接觸基板電壓施加電極30。在該基板電壓施加電極30的接觸部上，使基板電壓施加電極30與和溝道(溝道形成區域)同導電型的雜質導入區域或和柵極同導電型的雜質導入區域77接觸。
該構成時，確保失真特性和絕緣性更加穩定和良好。這是由於正的電位的電壓良好地施加在FET的背面側上。這些雜質導入區域77可以在例如HEMT等的FET的柵極區域76或源極至漏極的接觸層78形成的同時形成。
在上述例子中，通過離子注入形成無源區域1b，但例如根據通過FET結構的不同，也可以通過離子注入在高電阻半導體層上形成有源區域1a。
在上述各例子中，將開關電路11和邏輯電路12形成為共通的化合物半導體1，但例如圖8模式的平面圖所示，也可以如下地形成高頻裝置例如在GaAs化合物半導體基板1上只形成開關電路11，設置與化合物半導體基板1不同的例如IV族元素半導體的Si基板71，在其上形成邏輯電路，通過引線等以需要的關係將它們連接。在圖8中，對與圖1對應的部分付與相同的標號且省略重複說明。
圖9，在圖1的構成中，對場效應電晶體FET1截止時的截止電容的化合物半導體基板1的基板施加電壓即基板的偏致施加電壓依存性的測定結果構思的圖。該情況下，通過3V的電壓施加可以降低10％的截止電容。這作為開關特性實現了絕緣的改善。
另外，圖3所示的構成是DPDT(Dual Pole Dual Throw)開關的高頻裝置，該情況下，很大地實現了相互調製失真IMD2、IMD3的改善。現在，如圖10所示，在輸入輸出端子I/O1以及I/O2間的DP3T(Dual Pole 3 Throw)開關電路上導入高頻RF2、RF1的輸入信號的情況下，對比施加基板施加電壓的本發明例和不施加的現有技術例的基板，而表示了相對於圖11的頻率的2階以及3階混合調製失真。由此通過本發明，實現了相互調製失真的改善。如上所述，通過本發明，在例如3D對應的高頻裝置中，可以滿足非常嚴格地要求的高頻特性，特別地可以降低失真。另外，本發明不僅局限於上述例子。
權利要求
1.一種具有開關電路的高頻裝置，其具有化合物半導體基板、第一高頻輸入輸出端子、第二高頻輸入輸出端子、控制信號導入端子、電源端子以及接地端子，其特徵在於在上述化合物半導體基板的有源區域的上述化合物半導體基板的一主面側上形成有場效應電晶體，構成有含有該場效應電晶體的開關電路，在上述化合物半導體基板的另一主面側上設置有絕緣部，並且設置有從上述電源端子向上述化合物半導體基板施加需要的正電位的電壓的基板電壓施加電極。
2.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於向上述半導體基板施加的上述正電位的電壓為正的固定電位。
3.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於在上述電源端子和上述基板電壓施加電極之間連接有電阻，向上述半導體基板上施加需要的正電位。
4.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於上述化合物半導體基板的半導體電路元件的非形成部的無源區域通過離子注入而構成。
5.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於上述化合物半導體基板的半導體電路元件的非形成部的非活性區域通過蝕刻的區域而形成。
6.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於上述基板電壓施加電極形成在通過無源區域與形成有上述場效應電晶體的有源區域分離的有源區域上。
7.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於施加上述正電位的電壓的基板電壓施加電極形成在上述化合物半導體基板的半導體電路元件的非形成部的無源區域上。
8.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於施加上述正電位的電壓的基板電壓施加電極與和上述場效應電晶體的溝道的導電型相同導電型的雜質導入區域接觸，上述場效應電晶體形成在上述化合物半導體基板的半導體電路元件的非形成部的無源區域上。
9.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於上述基板電壓施加電極與和上述場效應電晶體的柵極的導電型相同導電型的雜質導入區域接觸，上述場效應電晶體形成在上述化合物半導體基板的半導體電路元件的非形成部的無源區域上。
10.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於上述基板電壓施加電極具有彼此電連接的第一電極和第二電極，第一電極與上述電源端子連接而構成。
11.如權利要求10所述的具有開關電路的高頻裝置，其特徵在於上述第一電極和上述第二電極之間設置有電阻。
12.如權利要求10所述的具有開關電路的高頻裝置，其特徵在於上述第二電極設置在上述化合物半導體基板的上述另一主面側，該第二電極的面積選定為上述化合物半導體的面積的50％以下而構成。
13.如權利要求10所述的具有開關電路的高頻裝置，其特徵在於上述第一電極和第二電極形成在上述化合物半導體基板的上述一主面和另一主面上，這些第一電極和第二電極通過貫通上述半導體基板的通孔電連接。
14.如權利要求10所述的具有開關電路的高頻裝置，其特徵在於上述第一電極和第二電極形成在上述化合物半導體基板的上述一主面和另一主面上，這些第一電極和第二電極通過引線電連接。
15.如權利要求10所述的具有開關電路的高頻裝置，其特徵在於上述電源端子以及第二電極間連接有電阻。
16.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於在上述化合物半導體基板和上述絕緣部之間夾著金屬板而將上述化合物半導體基板安裝在該金屬板上，上述金屬板作為上述基板電壓施加電極。
17.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於形成有CMOS邏輯電路，具有矽(Si)半導體基板；向上述邏輯電路輸入控制信號的控制信號輸入端子；從上述邏輯電路向上述開關電路輸出控制信號的控制信號輸入端子。
18.如權利要求1所述的具有開關電路的高頻裝置，其特徵在於上述化合物半導體基板為GaAs系基板。
全文摘要
一種具有高頻開關電路的高頻裝置，在化合物半導體的高頻開關電路中，實現了具有高頻開關電路的高頻裝置的低失真化。形成有構成開關電路(11)的場效應電晶體FET的化合物半導體基板(1)經由絕緣部(2)設置，通過對基板(11)施加需要的正電位的電壓，可以實現失真的降低。
文檔編號H01L27/06GK1901196SQ20061010618
公開日2007年1月24日 申請日期2006年7月20日 優先權日2005年7月20日
發明者小浜一正 申請人:索尼株式會社