單片式共享高電壓漏極的高電流電晶體和低電流電晶體的製作方法

2023-05-03 01:16:11 3

專利名稱：單片式共享高電壓漏極的高電流電晶體和低電流電晶體的製作方法
技術領域：
本發明涉及集成電路，更具體而言，本申請涉及一種具有功率場效應電晶體和/或雙極功率電晶體的平面單片式高電壓集成電路，所述功率場效應電晶體和/或雙極功率電晶體具有高電壓擴散連接。
背景技術：
在一些應用中，高電壓集成電路在單一整片的集成模塊上，典型地既包含高電壓 電晶體也包含低電壓電晶體。高電壓電晶體為承受所施加的大電壓而具有比低電壓電晶體大的尺寸，這適用於所有高電壓電晶體，無論其傳輸高電流還是傳輸低電流，否則，高電壓電晶體可能會有問題，例如結擊穿或材料擊穿，其導致集成電路中產生不可控電流。該不可控電流可能導致較差的可靠性、甚至致命故障。由於包含多個、大型(large)高電壓電晶體而導致的較大晶片面積會產生較高的晶片成本和較低的良率。高電壓-低電流電晶體，儘管寬度比高電壓-高電流電晶體(有時稱為功率電晶體)小，但如果像傳統的獨立電晶體一樣設計，仍然會因為高電壓擴散需要的尺寸而佔用相對大的晶片面積。因此，在集成電路中，高電壓電晶體通常會比低電壓電晶體少，甚至有時只有一個高電壓電晶體。在這些應用的一些子類(sub-group)中，高電壓會分別利用開集或開漏的結構、通過高電壓-高電流雙極電晶體或高電壓-高電流場效應電晶體施加於晶片中。這樣，高電壓便可以被隔離於高電壓-高電流電晶體中的、特別大面積的擴散結構。低電壓可以通過附加的外部電源供給晶片。更期望地，為降低整個系統的成本和複雜性，供給晶片所需的低電壓可以通過在片上、可調的低電壓電源電路，從單一的外部高電壓電源，經過功率電晶體，提供整個集成電路的功率。該片上、可調的低電壓電源的功能(capabilities)取決於除具有聞電壓_聞電流的功率電晶體之外，還具有聞電壓_低電流的電晶體的電路。在諸如傳統的高電壓集成電路中，提供片上、可調的低電壓電源，其既需要高電壓-高電流的電晶體，也需要高電壓-低電流的電晶體，其代價是導致相對大的晶片面積、相對大的成本，和低良率。因此，需要新的高電壓集成電路，其佔用較小的晶片面積但能使電路具有多個聞電壓電晶體。

發明內容
本發明的目的在於提供一種具有功率場效應電晶體和/或雙極功率電晶體的平面單片式高電壓集成電路，所述功率場效應電晶體和/或雙極功率電晶體具有高電壓擴散連接，以在減小晶片面積的同時也增強設計的通用性。根據本發明的一實施例，提供一平面的、單片的、包含形成在一第二導電類型的半導體襯底上的一第一導電類型的半導體區的高電壓集成電路。該半導體區與所述半導體襯底形成一 p-n結。該集成電路在該半導體區上進一步包含所述第一導電類型的一第一擴散區。該半導體區在該第一擴散區和半導體襯底間垂直延伸。所述平面的、單片的高電壓集成電路進一步包含一第一場效應電晶體，其包含第一柵極和位於所述半導體區上方並且位於所述第一柵極和所述半導體區之間的第一柵極介電層。該第一柵極介電層具有一第一邊界和一第二邊界。第一場效應電晶體在該半導體區上還包含所述第二導電類型的一第一體區。該第一體區(i)與部分該第一柵極介電層在第一柵極介電層的第一邊界上重疊，(ii)與所述半導體區形成一 P-n結，以及(iii)在該第一柵極介電層下方具有邊界。所述第一場效應電晶體在第一體區中還包含所述第一導電類型的一第二擴散區，該第二擴散區(i)在所述第一柵極介電層的第一邊界與部分所述第一柵極介電層重疊，(ii)與所述第一體區形成一 P-n結，以及(iii)在該第一柵極介電層下具有邊界。所述第一柵極與第二擴散區重疊的部分要少於該第一柵極與所述第一體區重疊的部分。一第一溝道形成於第一柵極介電層下方的第一體區中，並且形成與第二擴散區的邊界與第一體區的邊界之間。第一柵極介電層在第一柵極介電層的第二邊界與所述半導體區重合。所述第一溝道區和所述第一擴散區之間的所述半導體區的一部分是一漂移區。第一擴散區與所述第一溝道區保持橫向間距並被設置為接受高電壓。所述平面的、單片的高電壓集成電路還包含一第二場效應電晶體，其包含一第二柵極和一第二柵極介電層，該第二場效應電晶體設置於所述第二柵極和所述半導體區之間 並且在所述半導體區上方。該第二柵極介電層具有一第一邊界和一第二邊界。所述第二場效應電晶體在所述半導體區上方還包含所述第一導電類型的一第三擴散區。該第三擴散區靠近所述第二柵極介電層的第一邊界。所述第二柵極介電層(i)側置於第一擴散區和第三擴散區之間，(ii)在所述第二場效應電晶體的一第二溝道上方，以及(iii)在第二柵極介電層的第二邊界與所述半導體區重疊。所述半導體區位於第二溝道區和第一擴散區之間的部分是一漂移區。該第一擴散區與第二溝道區保持橫向間距並被設置為接受高電壓。根據一個具體的實施例，所述第二場效應電晶體在所述半導體區上中包含所述第二導電類型的一第四擴散區。該第四擴散區(i)與所述半導體區形成一 P-n結，(ii)在第二柵極介電層的第一邊界與部分第二柵極介電層重疊，以及(iii)側置於第二柵極介電層和第三擴散區之間。位於所述第四擴散區和襯底之間的部分半導體區是一第三溝道區。所述第四擴散區與所述第三擴散區保持橫向間距並被構置為接受一比高電壓小的工作電壓。如果施加工作電壓，該第二場效應電晶體的該第三溝道區會適於耗盡。根據另一具體的實施例，所述第二場效應電晶體在所述半導體區上還包含所述第二導電類型的一第二體區。該第二體區(i)在第二柵極介電層的第一邊界與部分第二柵極介電層重疊，(ii)與所述半導體區形成一 p-n結，以及(iii)在第二柵極介電層下方具有一邊界。該第三擴散區(i )是在所述第二體區中，(ii )在第二柵極介電層的第一邊界與部分第二柵極介電層重疊，(iii)與第二體區形成一 P-n結，以及(iv)在第二柵極介電層下方具有一邊界。所述第二柵極介電層與第三擴散區重疊的部分要少於該第二柵極介電層與第二體區重疊的部分。所述第二場效應電晶體的所述第二溝道區是在第二柵極介電層下方、並且位於第三擴散區的邊界和第二體區的邊界之間。根據又一具體實施例，所述平面的、單片的高電壓集成電路在所述半導體襯底上還包含一第一導電類型的一延伸擴散區。該延伸擴散區與所述半導體襯底形成一 P-n結，並具有比第一擴散區的橫向延伸更寬的一橫向延伸。根據又一具體實施例，所述平面的、單片的高電壓集成電路在半導體襯底上還包含所述第二導電類型的一掩埋擴散區。該掩埋擴散區與所述半導體區形成一 P-n結。該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度。該集成電路在所述半導體區中還包含所述第二導電類型的一隔離擴散區，並且該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區。該隔離擴散區與所述半導體區形成一 P-n結。該掩埋擴散區和該隔離擴散區形成一橫向環形帶，該橫向環形帶將第一場效應電晶體、第二場效應電晶體和第一擴散區同在該集成電路上的其它裝置隔離開來。根據再一實施例，第四擴散區電耦合至所述第二柵極。根據又一實施例，所述平面的、單片的高電壓集成電路在第二場效應電晶體下方的半導體襯底中還包含所述第一導電類型的一掩埋擴散區。該掩埋擴散區與所述半導體襯底形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體區的摻雜濃度。根據再一實施例，所述隔離區與所述第一場效應電晶體的所述第一體區重疊。根據又一實施例，所述第一場效應電晶體的所述第一體區與所述擴散區保持橫向間距並被構置為接受比所述高電壓低的一工作電壓。根據再一實施例， 所述掩埋擴散區在第二場效應電晶體下方形成一橫向環形帶。根據又一實施例，第二場效應電晶體的第二體區與所述隔離擴散區保持橫向間距並被構置為接受比高電壓小的一工作電壓。根據本發明再一實施例，一種用於為在集成電路塊上節省面積而形成一平面單片式高電壓集成電路的方法，該方法包含以下步驟。在一第二導電類型的一半導體區襯底上形成一第一導電類型的一半導體區，該半導體區與所述半導體區襯底形成一 P-n結。在該半導體區中形成所述第一導電類型的一第一擴散區。該半導體區在該第一擴散區和該半導體區襯底間垂直延伸。所述形成平面單片式高電壓集成電路的方法還包含以下步驟。形成第一柵極。在所述半導體區上方的所述第一柵電極和所述半導體區間形成一第一柵極介電層。該第一柵極介電層具有一第一邊界和一第二邊界。在該半導體區區中形成所述第二導電類型的一第一體區。該第一體區(i)與部分所述第一柵極介電層在該第一柵極介電層的第一邊界上重疊；(ii)與所述半導體區形成P-n結，以及(iii)在所述第一柵極介電層下具有一邊界。在所述第一體區中形成所述第一導電類型的一第二擴散區。該第二擴散區(i)在所述第一柵極介電層的第一邊界與部分所述第一柵極介電層重疊，(ii)與第一體區形成一 P-n結，以及(iii)在該第一柵極介電層下方具有一邊界。所述第一柵極與所述第二擴散區重疊的要比所述第一柵極與所述第一體區重疊的少。第一柵極介電層下方並且第二擴散區的邊界與第一體區的邊界之間的第一體區是第一溝道區。第一柵極介電層在第一柵極介電層的邊界與第二半導體區重疊。第一溝道區和第一擴散區之間的部分半導體區是一漂移區。第一擴散區與所述第一溝道區保持橫向間距，並且被構置為接受一高電壓。所述形成平面單片式高電壓集成電路的方法還包含形成一第二場效應電晶體，其包含以下步驟。形成第二柵極。在第二半導體區上方的所述第二柵極和所述半導體區之間形成第二柵極介電層。該第二柵極介電層具有一第一邊界和一第二邊界。在所述半導體區中形成所述第一導電類型的一第三擴散區。該第三擴散區靠近所述第二柵極介電層的第一邊界。該第二柵極介電層(i)側置於第一擴散區和第三擴散區之間，(ii)在第二場效應電晶體的一第二溝道區上方，以及(iii)在所述第二柵極介電層的第二邊界與所述半導體區重疊。所述第二溝道區和所述第一擴散區之間的部分半導體區是一漂移區。所述第一擴散區與所述第二溝道區保持橫向間距並被構置為接受所述高電壓。
根據一具體實施例，形成第二場效應電晶體的步驟還包含在半導體區中形成所述第二導電類型的一第四擴散區。該第四擴散區(i )與所述半導體區形成一 P-n結，(ii )在所述第二柵極介電層的第一邊界與部分第二柵極介電層重疊，以及(iii)側置於所述第二柵極介電層和所述第三擴散區之間。所述第四擴散區和所述襯底之間的部分半導體區是一第三溝道區。所述第四擴散區與所述第三擴散區保持橫向間距並被構置為接受比所述高電壓低的一工作電壓。如果施加工作電壓，第二場效應電晶體的第三溝道區會適於耗盡。根據另一具體實施例，形成第二場效應電晶體的步驟還包含在所述半導體區中形成所述第二導電類型的一第二體區。該第二體區(i)在所述第二柵極介電層的第一邊界與部分第二柵極介電層重疊，(ii)與所述半導體區形成一 p-n結，以及(iii)在第二柵極介電層下方具有一邊界。所述第三擴散區(i)在第二體區中，(ii)在所述第二柵極介電層的第一邊界與部分第二柵極介電層重疊，(iii)與第二體區形成一 P-n結，以及(iv)在第二柵極介電層下方具有一邊界。所述第二柵極介電層與所述第三擴散區重疊的部分少於所述第二柵極介電層與所述第二體區重疊的部分。所述第二柵極介電層下方且所述第三擴散區 邊界和所述第二體區邊界之間的第二體區是所述第二場效應電晶體的第二溝道區。根據另一具體實施例，所述方法還包含在半導體襯底中形成所述第一導電類型的一延伸擴散區的步驟。該延伸擴散區與所述半導體襯底形成一 P-n結，並且具有比第一擴散區的橫向延伸更寬的一橫向延伸。根據又一具體實施例，所述方法還包含在所述半導體襯底中形成所述第二導電類型的一掩埋擴散區，該掩埋擴散區與所述半導體區形成一 P-n結，並且掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度；在所述半導體區中形成所述第二導電類型的一隔離擴散區，隔離擴散區從所述半導體區的上表面延伸入掩埋擴散區，並與所述半導體區形成一 p-n結。所述掩埋擴散區和所述隔離擴散區形成一橫向環形帶，該橫向環形帶將所述第一場效應電晶體、所述第二場效應電晶體，和所述第一擴散區同集成電路上的其它裝置隔離。根據又一具體實施例，該方法還包含將第四擴散區電耦合至第二柵極。根據另一具體實施例，該方法還包含在第二場效應電晶體下方的半導體襯底中形成所述第一導電類型的一掩埋擴散區。該掩埋擴散區與所述半導體襯底形成一 P-n結，並且掩埋擴散區的摻雜濃度要高於所述半導體區的摻雜濃度。根據另一具體實施例，該方法還包含形成隔離擴散區以與第一場效應電晶體的第一體區重疊。根據又一具體實施例，該方法還包含形成第一場效應電晶體的第一體區，該第一體區與所述隔離擴散區保持橫向間距並被構置為接受比所述高電壓低的一工作電壓。根據又一具體實施例，該方法還包含在第二場效應電晶體下方形成一橫向環形帶狀的掩埋擴散區。根據又一具體實施例，該方法還包含將所述隔離擴散區與所述第二場效應電晶體的第二體區重疊。根據又一具體實施例，該方法還包含形成所述第二場效應電晶體的所述第二體區，該第二體區與所述隔離擴散區保持橫向間距並被構置為接受比所述高電壓低的一工作電壓。根據本發明一實施例，一平面單片式高電壓集成電路在一第二導電類型的半導體襯底上包含一第一導電類型的一半導體區。該半導體區與所述半導體襯底形成一 P-n結。該集成電路在所述半導體區中還包含所述第一導電類型的一第一擴散區。所述半導體區在所述第一擴散區和所述半導體襯底之間垂直延伸。
所述平面單片式高電壓集成電路還包含一雙極電晶體，其在半導體區中包含所述第二導電類型的一基區。該基區與所述半導體區形成一 P-n結。該雙極電晶體在所述基區中還包含所述第一導電類型的一第二擴散區。該第二擴散區與所述基區形成一 P-n結。所述基區與所述第一擴散區之間的部分半導體區是一漂移區。所述第一擴散區與所述基區保持橫向間距並被構置為接受一高電壓。所述平面單片式高電壓集成電路還包含一場效應電晶體，其包含一柵極和一柵極介電層，該柵極介電層位於所述柵極和所述半導體區之間並且位於所述半導體區上方。所述柵極介電層具有一第一邊界和一第二邊界。所述場效應電晶體在所述半導體區中還包含所述第一導電類型的一第三擴散區。該第三擴散區靠近所述柵極介電層的第一邊界。該柵極介電層(i)側置於所述第一擴散區和所述第三擴散區之間，(ii)在所述場效應電晶體的第一溝道區上方，以及(iii)在所述柵極介電層的第二邊界與所述半導體區重疊。所述第一溝道區和所述第一擴散區之間的部分半導體區是一漂移區。所述第一擴散區與所述第一溝道區保持橫向間距並被構置為接受所述高電壓。
根據一具體實施例，所述場效應電晶體在所述半導體區中還包含所述第二導電類型的一第四擴散區。該第四擴散區(i)與所述半導體區形成一 P-n結，(ii)在所述柵極介電層的第一邊界與部分柵極介電層重疊，以及(iii)側置於所述柵極介電層和所述第三擴散區之間。所述第四擴散區和所述襯底之間的部分半導體區是一第二溝道區。所述第四擴散區側置與所述第三擴散區隔離，並被構置為接受比所述高電壓低的一工作電壓。如果施加工作電壓，所述場效應電晶體的第二溝道區會適於耗盡。根據又一具體實施例，所述場效應電晶體在所述半導體區中還包含所述第二導電類型的一第二體區。該第二體區(i)在所述柵極介電層的第一邊界與部分所述柵極介電層重疊，(ii)與所述半導體區形成一 P-n結，(iii)在所述柵極介電層下方具有一邊界。所述第三擴散區(i )在第二體區中，(ii )在所述柵極介電層的第一邊界與部分柵極介電層重疊，(iii)與所述第二體區形成一 P-n結，以及(iv)在所述柵極介電層下具有一邊界。所述柵極介電層與所述第三擴散區重疊的部分要少於所述柵極介電層與所述第二體區重疊的部分。所述柵極介電層下方、第三擴散區邊界和第二體區邊界之間的所述第二體區是所述場效應電晶體的第一溝道區。根據另一具體實施例，所述平面單片式高電壓集成電路在所述半導體襯底中還包含一第一導電類型的一延伸擴散區。該延伸擴散區與所述半導體襯底形成一 P-n結，並且具有比所述第一擴散區的橫向延伸更寬的一橫向延伸。根據又一具體實施例，所述平面單片式高電壓集成電路在所述半導體襯底中還包含所述第二導電類型的一掩埋擴散區。該掩埋擴散區與所述半導體區形成一 P-n結。該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度。所述集成電路在所述半導體區中還包含所述第二導電類型的一隔離擴散區，該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區，並與所述半導體區形成一 P-n結。所述掩埋擴散區和所述隔離擴散區形成一橫向環形帶，該環形帶將所述雙極電晶體、所述場效應電晶體、以及所述第一擴散區與該集成電路上的其他裝置隔離。根據另一具體實施例，所述第四擴散區電學耦接至所述柵極。根據又一具體實施例，所述平面單片式高電壓集成電路在場效應電晶體下方的所述半導體襯底中還包含所述第一導電類型的一掩埋擴散區。該掩埋擴散區與所述半導體襯底形成一 P-n結，並且該掩埋擴散區的摻雜濃度要高於所述半導體區的摻雜濃度。根據另一具體實施例，所述隔離擴散區與所述雙極電晶體的基區重疊。根據又一具體實施例，雙極電晶體的基區與所述隔離擴散區保持橫向間距，並被構置為接受比所述高電壓低的一工作電壓。根據另一具體實施例，所述掩埋擴散區在所述場效應電晶體下方形成一環形帶。根據又一具體實施例，所述隔離擴散區與所述場效應電晶體的第二體區重疊。根據另一具體實施例，所述場效應電晶體的第二體區側置隔離所述隔離擴散區，並被構置為接受比所述高電壓低的一工作電壓。根據另一具體實施例，為在晶片上節省面積而形成一平面單片式高電壓集成電路的一方法包含以下步驟。在一第二導電類型的一半導體襯底的上方形成一第一導電類型的一半導體區。所述半導體區與所述半導體襯底形成一 P-n結。在半導體區中形成所述第一導電類型的一第一擴散區。所述半導體區在所述第一擴散區和所述半導體襯底之間垂直延伸。
所述形成一平面單片式高電壓集成電路的方法還包含形成一雙極電晶體，其包含以下步驟。在所述半導體區中形成所述第二導電類型的一基區。該基區與所述半導體區形成一 p-n結。在所述基區中形成所述第一導電類型的一第二擴散區。該第二擴散區與所述基區形成一 P-n結。所述基區與所述第一擴散區之間的部分半導體區是一漂移區。所述第一擴散區與所述基區保持橫向間距，並被構置為接受一高電壓。所述形成一平面單片式高電壓集成電路的方法還包含形成一場效應電晶體，其包含以下步驟。形成一柵極。在所述半導體區上方的所述柵極和所述半導體區之間形成一柵極介電層，該柵極介電層具有一第一邊界和一第二邊界。在所述半導體區中形成所述第一導電類型的一第三擴散區，該第三擴散區靠近所述柵極介電層的第一邊界。該柵極介電層
(i)側置於所述第一擴散區和第三擴散區之間，(ii)在所述場效應電晶體的第一溝道區的上方，以及(iii)在所述柵極介電層的第二邊界與所述半導體區重疊。所述第一溝道區和所述第一擴散區之間的部分半導體區是一漂移區。所述第一擴散區與所述第一溝道區保持橫向間距，並被構置為接受所述高電壓。根據另一具體實施例，形成所述場效應電晶體的步驟還包含在所述半導體區中形成所述第二導電類型的一第四擴散區。該第四擴散區(i)與所述半導體區形成一 P-n結，
(ii)在所述柵極介電層的第一邊界與部分所述柵極介電層重疊，以及(iii)側置於所述柵極介電層和所述第三擴散區之間。所述第四擴散區和所述襯底之間的部分半導體區是一第二溝道區。所述第四擴散區側置隔離所述第三擴散區，並被構置為接受比所述高電壓低的一工作電壓。所述場效應電晶體的所述第二溝道區在施加工作電壓時會適於耗盡。根據另一具體實施例，形成所述場效應電晶體的步驟還包含在半導體區中形成所述第二導電類型的一第二體區。該第二體區(i)在所述柵極介電層的第一邊界與部分柵極介電層重疊，(ii)與所述半導體區形成一 P-n結，(iii)在所述柵極介電層下方具有一邊界。所述第三擴散區是(i )在第二體區中，(ii )在所述柵極介電層的所述第一邊界與部分所述柵極介電層重疊，(iii)與所述第二體區形成一 P-n結，以及(iv)在所述柵極介電層下方具有一邊界。該柵極介電層與所述第三擴散區重疊的部分少於該柵極介電層與所述第二體區重疊的部分。位於所述柵極介電層下方並且位於所述第三擴散區的邊界和所述第二體區的邊界之間的第二體區是所述場效應電晶體的所述第一溝道區。根據另一具體實施例，所述方法還包含在半導體襯底中形成所述第一導電類型的一延伸擴散區。該延伸擴散區與所述半導體襯底形成一 P-n結並且具有比所述第一擴散區的橫向延伸更寬的一橫向延伸。根據另一具體實施例，該方法還包含在所述半導體襯底中形成所述第二導電類型的一掩埋擴散區，該掩埋擴散區與所述半導體區形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度；在所述半導體區中形成所述第二導電類型的一隔離擴散區，該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區，並與所述半導體區形成一 P-n結。所述掩埋擴散區與所述隔離擴散區形成將所述雙極電晶體、所述場效應電晶體、以及所述第一擴散區同所述集成電路上的其他裝置隔離開的一橫向環形帶。根據又一具體實施例，所述方法還包含將所述第四擴散區電耦合至所述柵極。根據另一具體實施例，所述方法還包含在所述場效應電晶體下方的半導體襯底中形成所述第 一導電類型的一掩埋擴散區。該掩埋擴散區與所述半導體襯底形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體區的摻雜濃度。根據另一具體實施例，所述方法還包含形成雙極電晶體的所述基區，其與所述隔離擴散區保持橫向間距，並被構置為接受比所述高電壓低的一工作電壓。根據另一具體實施例，所述方法還包含在場效應電晶體下方將所述掩埋擴散區形成一橫向環形帶狀。根據另一具體實施例，所述方法還包含將所述隔離擴散區與所述場效應電晶體的第二體區重疊。根據另一具體實施例，所述方法還包含形成所述場效應電晶體的一第二基區，其與述隔離擴散區保持橫向間距，並被構置為接受比所述高電壓低的一工作電壓。參考以下的詳細描述和附圖可以更好的理解本發明的實施例的特徵和優點。


圖1是一簡化的俯視圖，顯示根據本發明一實施例的具有一高電壓-低電流耗盡型場效應電晶體、一高電壓-低電流增強型絕緣柵場效應電晶體(IGFET ；Insulated gatefield-effect transistors)和一功率絕緣柵場效應電晶體的一高電壓集成電路的一範例性部分；
圖2A是簡化的俯視圖，顯示根據本發明一實施例的一高電壓-低電流耗盡型場效應電晶體的一範例性部分；
圖2B是沿圖2A中A-A方向的簡化的剖面 圖3A是簡化的俯視圖，顯示根據本發明第一實施例的一高電壓-低電流增強型絕緣柵場效應電晶體的一範例性部分；
圖3B是沿圖3A中B-B方向的簡化的剖面 圖4A是簡化的俯視圖，顯示根據本發明一實施例的一功率絕緣柵場效應電晶體的一範例性部分；
圖4B是沿圖4A中C-C方向的簡化的剖面 圖5A是簡化的俯視圖，顯示根據本發明第二實施例的一高電壓-低電流增強型絕緣柵場效應電晶體的一範例性部分；
圖5B是沿圖5A中D-D方向的簡化的剖面圖；圖6A是簡化的俯視圖，顯示根據本發明第三實施例的一高電壓-低電流增強型絕緣柵場效應電晶體的一範例性部分；
圖6B是沿圖6A中E-E方向的簡化的剖面 圖7是簡化的俯視圖，顯示根據本發明一實施例的具有一高電壓-低電流耗盡型場效應電晶體、一高電壓-低電流增強型絕緣柵場效應電晶體和一雙極功率電晶體的一範例性部分；
圖8A是簡化的俯視圖，顯示根據本發明一實施例的一雙極功率電晶體的一範例性部
分； 圖8B是沿圖8A中F-F方向的簡化的剖面圖；以及
圖9是簡化的流程圖，顯示根據本發明一實施例的一高電壓集成電路的一範例性方 法。
具體實施例方式根據本發明的實施例，描述了幾種類型的高電壓-低電流的場效應電晶體和/或高電壓-低電流的雙極電晶體，與傳統的高電壓集成電路相比，該些高電壓-低電流的場效應電晶體和/或高電壓-低電流的雙極電晶體通過在平面的、單片的高電壓集成電路上消耗相對少的晶片面積從而減小系統成本的同時，也提高設計的通用性。更具體來說，該些高電壓-低電流的場效應電晶體和/或高電壓-低電流的雙極電晶體被集成在一高電壓-高電流的電晶體上(此處也可以指功率電晶體)。該集成是通過將功率電晶體的高電壓擴散區與高電壓-低電流場效應電晶體和/或高電壓-低電流雙極電晶體的高電壓擴散區共享所提供。將功率電晶體的高電壓擴散區與高電壓-低電流場效應電晶體和/或高電壓-低電流雙極電晶體的高電壓擴散區共享相對於獨立的高電壓-低電流電晶體使用更少的晶片面積。這樣，根據下述實施例設計的一高電壓-低電流電晶體，從一功率電晶體中提取電流，與傳統設計相比，可以使用更少的晶片面積。該高電壓-低電流場效應電晶體包含耗盡型電晶體和/或增強型電晶體。與以往可能的相比，更多的高電壓-低電流電晶體可以以更低的成本被集成於該高電壓集成電路中，同時具有更好的良率，和/或提供更多的設計通用性。圖1是根據本發明一實施例的一高電壓集成電路100的一範例性部分的簡化俯視圖，該高電壓集成電路100具有一高電壓-低電流耗盡型場效應電晶體110，一高電壓-低電流增強型絕緣柵場效應電晶體130，以及一功率絕緣柵場效應電晶體150。圖1左側的一高電壓擴散區170被並聯連接的功率絕緣柵場效應電晶體150、高電壓-低電流增強性絕緣柵場效應電晶體130，和高電壓-低電流耗盡場效應電晶體110所共享。每個高電壓-低電流場效應電晶體具有獨立的柵極180，該柵極180設置於高電壓擴散區170和獨立的低電壓擴散區190之間。所述高電壓場效應電晶體的實施方式將在下文給予詳細描述。所述高電壓擴散區遠離所述柵極、柵極下相應的溝道區，以及低電壓擴散區。下文將要描述的空間分布和其它組件能在半導體材料中避免過高的電場。過高的電場可能導致半導體結雪崩，這可能會產生不可控或破壞性的高電流。所述空間分布是高電壓擴散區被構置為接受高電壓的一種方式。圖中僅示出所述高電壓擴散區的一底部和一右部，本領域技術人員可以理解，大面積的分布可以如同圖示的這樣環繞在所述高電壓擴散區各側。該分布能夠部分地解釋，為什麼在一低電壓電晶體上增加高電壓擴散的部分會帶來晶片面積重大的惡化，這也是本發明技術方案所要解決的問題。圖1顯示功率電晶體的一較低部分，本領域技術人員可以理解，該功率電晶體可以從圖1延伸出，以上述的分布方式環繞所述高電壓擴散區，和/或以分段或叉指(interdigitated)方式重複以實現布圖或改善裝置性能。功率電晶體的寬度(Z維特點)可以是所述高電壓-低電流電晶體的寬度的多倍。因此，利用此處描述的實施例，高電壓-低電流電晶體的增加只會對一已有的功率電晶體的面積增加一微不足道的量。通過例示的方式，圖1顯示一同時結合一高電壓-低電流增強型絕緣柵場效應電晶體和一高電壓-低電流耗盡型場效應電晶體的功率絕緣柵場效應電晶體，但能夠確認該實施方式具有較寬的應用範圍。例如，任何高電壓-低電流的場效應電晶體的組合都可以與所述功率電晶體結合。在另一實施例中，任何實施類型的高電壓-低電流的場效應電晶體可以與所述功率電晶體結合。在一不同實施例中，根據本發明的不同技術方案，多個高電壓-低電流的場效應電晶體的任意組合可與所述功率電晶體結合。相似地，所述柵極和所述低電壓擴散區之間的連結也通過例示的方式顯示，並且根據本發明的不同技術方案，可 以被任意組合。例如，基於本發明的不同技術方案，一些單獨的低電壓擴散區可能根據它們的導電類型而被結合或被分開，或用金屬連接。金屬線以長、細的實線顯示。金屬和半導體擴散區之間的連接通過用黑色實體方式填充的小方塊顯示。這些特別的、具體的實施例除非需要，否則不會被論述。為更好地表達該些實施例，圖中的橫截面圖中省略了金屬和接觸點。儘管只有一個金屬層通過例示的方式顯示，但可以理解，可以包含不同連接方式的多個金屬層。圖2A-2B是分別是根據本發明一實施例的一高電壓-低電流耗盡型場效應電晶體110的一範例部分的簡化的俯視圖和橫截面圖。圖2A再現圖1中所示的高電壓-低電流耗盡型場效應電晶體的俯視圖，其包含用以形成該場效應電晶體一些掩模層。在圖2A-2B中，一第一導電類型的一半導體區111形成於一第二導電類型的一半導體襯底112上，其中該半導體區111和該半導體襯底112形成一 p-n結。半導體襯底112例如可以是一娃襯底、一II1- V複合襯底、一娃/鍺(SiGe)襯底、一外延-襯底(ep1-substrate)、一絕緣體娃片(silicon-on-1nsulator; SOI)襯底、一顯示器襯底例如一液晶顯示器(IXD)、一等離子顯示器、一場致發光(electro luminescence; EL)燈顯示器、一發光二極體襯底、或用於形成一高電壓集成電路的其他襯底。圖2A-2B顯示的實施例是一 n溝道型耗盡場效應電晶體，半導體襯底112可以包含具有如硼或鍺或/及其他第III族的元素的p型摻雜劑的半導體襯底。半導體區111可以包含具有如磷、砷、和/或其他第V族的元素的n型摻雜劑的矽。可以包含一有源光罩114以形成耗盡型場效應電晶體的一包含在所述半導體區111和半導體區111中的表面擴散區上的柵極介電層115的有源區。表面隔離結構可以形成於主動光罩區的外部，為簡化闡述，該表面隔離結構未圖不。可以包含一柵極光罩116A以形成一柵極116B。這樣，所述耗盡型場效應電晶體的柵極介電層是位於所述柵極和所述半導體區之間，並且相當多地(substantially)在所述半導體區的上方。可以包含所述第一導電類型的一擴散區罩117在柵極罩116A的一邊界116LV附近，並且在高電壓擴散區170的對立側，以在半導體區111的表面形成第一導電類型的一低電壓擴散區117B。低電壓擴散區117B可以用作所述耗盡型場效應電晶體的源極。擴散區光罩117A也可以被包含在柵極光罩116A的對立側，以在半導體區111的表面形成第一導電類型的一高電壓擴散區170B。這樣,耗盡型場效應電晶體的柵極介電層115側置(laterally disposed)於高電壓擴散區170B和低電壓擴散區117B之間。一溝道區118位於柵極介電層115下方並位於半導體區111中。擴散區117B和170B例如可以在對應一 CMOS工藝中形成n溝道場效應電晶體的源極/漏極擴散的製造步驟中形成。或者，擴散區117B和170B可以在獨立的製造步驟中形成，以優化它們的特性。耗盡型場效應電晶體的溝道區118和高電壓擴散區170B之間的部分半導體區可以被稱為一漂移區119。漂移區119將擴散區170B和耗盡型場效應電晶體的溝道區118橫向隔離(laterally spaces apart)。高電壓擴散區170B被構置為接受一高電壓因為半導體區111被輕度摻雜並且所述漂移區119實際上有足夠寬度從而能夠避免所述高電壓擴散區和所述溝道區之間的過高電場。高電壓擴散區170B可以用作所述高電壓-低電流耗盡型場效應電晶體的一漏極。 也可以延伸高電壓擴散區170B和半導體區111與半導體襯底112形成的p-n結之間的垂直間隔以避免過高電場。可以包含一延伸擴散區光罩120A， 以在半導體襯底112中形成第一導電類型的一延伸擴散區120B。延伸擴散區120B與所述半導體襯底112形成一 p-n結，並且該延伸擴散區120B具有比高電壓擴散區170B的橫向廣度(lateral extent)更寬的橫向廣度。在該實施例中，延伸擴散區120B是n型。既然漏極高電壓擴散區170B、漂移區119、溝道區118，以及源極低電壓擴散區117B是相同的導電類型，在該實施例中是n型，高電壓-低電流場效應電晶體110可以以耗盡模式運行。如果將一高電壓(HV)應用於高電壓擴散區170B並將一低電壓(LV)應用於低電壓擴散區117B，電流就會響應施加於柵極上的工作電壓而在半導體區中流動。在場效應電晶體110中，電流不像在增強型絕緣柵場效應電晶體的情況下，通過調節一表面反型溝道的電導率來控制。相反，電流在作為耗盡型場效應電晶體溝道的大塊半導體區中流動。所述耗盡型場效應電晶體被構置為在柵極接受一比高電壓小的工作電壓，如果施加工作電壓，耗盡型場效應電晶體中的溝道區能適於耗盡。流過該溝道的電流的控制是通過在柵極介電層下形成一耗盡區從而關斷該溝道。例如，如果柵極上的工作電壓比LV高同時比HV低，半導體區111中的柵極116B和溝道118之間可能會產生小的電壓，其導致，如有，柵極介電層115下方一小的耗盡區。溝道118上方的一小的耗盡區允許在溝道中有相對大的電流流動。然而，當柵極116B上的工作電壓被降低時，柵極116B和溝道118之間的電壓差會增高，形成或增加柵極介電層下的耗盡區的廣度。增加耗盡區從表面到耗盡型場效應電晶體溝道的的深度會夾斷所述溝道，電流因而變小。
在一些實施例中，可以增加所述用以夾斷高電壓-低電流耗盡型場效應電晶體溝道的耗盡區的深度和/或橫向廣度，方法是利用一擴散區光罩121A在半導體區111的表面形成所述第二導電類型的一擴散區121B，以與所述半導體區111形成一 p-n結。擴散區121B可以在所述柵極介電層115的一第一邊界115LV與部分柵極介電層115重疊，其與低電壓擴散區117B在柵極介電層115的同側。擴散區121B可以橫向形成於柵極介電層115和LV擴散區117B之間。擴散區121B可以像圖2A中所示的金屬連接和接觸點以及圖2B中所示的示意性連接122 —樣，電耦合到耗盡型場效應電晶體的柵極116B。在替代實施例中，柵極116B和擴散區121B可以不被電耦合至相同的電壓，而是可以有獨立的控制連接。如果上述的工作電壓被施加於擴散區121B，其與半導體區形成的p-n結會被反向偏置而在擴散區121B下方形成一耗盡區。該擴散區121B下方的該耗盡區可以延伸進入所述半導體區111。因此，擴散區121B會以與耗盡型場效應電晶體的柵極類似的方式起作用(act)，並延伸在擴散區121B和襯底之間的半導體區111中溝道的長度，或增加另外一個同區的溝道。擴散區121B因與擴散區117B保持橫向間距(laterally spaced apart from),可被構置為接受所述工作電壓，而不產生過高的電場或電流。在該實施例中，擴散區121B是P+型，可以對應一 CMOS工藝中的p溝道型場效應電晶體的源極/漏極擴散。所述高電壓-低電流耗盡型場效應電晶體中的溝道夾斷可以通過半導體襯底-半導體區P-n結在場效應電晶體的溝道下方形成的耗盡區協助。如果高電壓被施加於高電壓擴散區170B並且襯底被接地，該結會被反向偏置。產生的耗盡區傾向於從下方夾斷所述高電壓-低電流耗盡型場效應電晶體的溝道。夾斷效果可以利用另一實施例提升，其是第二導電類型的一掩埋擴散區光罩123A，被包含以在半導體襯底112上形成一掩埋擴散區123B。掩埋擴散區123B與半導體區111形成一 p-n結，並且該掩埋擴散區123B的摻雜濃度高於相似導電類型的半導體襯底的摻雜濃度。因此，該反向偏置耗盡區被進一步向上推而傾向於進一步夾斷所述耗盡型場效應電晶體的溝道。該實施例中，掩埋擴散區123B是p 型。在一些實施例中，一掩埋擴散區123B可以被形成為在所述高電壓-低電流電晶體下方的一橫向環形帶123AA和123BB。這能使更高的工作電壓被施加於柵極116B和/或擴散區121B，但仍能為所述的耗盡型場效應電晶體提供加強的溝道夾斷。環形帶123BB中心的輕度摻雜可以在施加更高的工作電壓下避免過高的電場。更高的工作電壓增強了溝道夾斷並使耗盡型場效應電晶體關斷的更好。在一些實施例中，可以包含一隔離擴散區光罩124A以在半導體區111的表面形成第二導電類型的隔離擴散區124B，該隔離擴散區124B從半導體區的上表面向下延伸入掩埋擴散區123B。所述隔離擴散區124B與半導體區111形成一 p-n結。掩埋擴散區123B和隔離擴散區124B可以被形成為一橫向環形帶，其將功率電晶體、高電壓-低電流場效應電晶體、和高電壓擴散區170B圍繞並將它們與集成電路上的其他裝置隔離。較深的隔離擴散區可以比較淺的表面隔離技術，如包含於有源光罩114區之間的淺溝道隔離，更有效地降低高電壓集成電路的高電壓部分和低電壓部分之間的漏電流。在該實施例中，隔離擴散區124B也是p型。所述高電壓-低電流耗盡型場效應電晶體的應用可以包含，例如，包含調節一片上、低電壓電源的電流。另一實施例可以為高電壓集成電路提供啟動電流，其在待機運行中可以被關斷。這比一般通用外部電阻更為優勝，外部電阻持續地消耗電流，為了降低待機功耗而需要限制啟動電流。相對而言，利用了耗盡型場效應電晶體的啟動電流可以被增加以提供更快的系統啟動，而在待機運行過程中被關閉，以優化性能。圖3A-3B分別是簡化的俯視圖和剖面圖，顯示根據本發明第一實施例的一高電壓-低電流增強型絕緣柵場效應電晶體130的一範例性部分。圖3A再現如圖1所示的高電壓-低電流增強型絕緣柵場效應電晶體130的俯視圖，其包含用以形成所述場效應電晶體的一些光罩層。圖3A-3B所示的許多元件與圖2A-2B中所示的元件相同，不再詳細描述，因為它們的結構和工作原理相似，除了下文指出的之外。圖3A-3B包含一體區光罩133A，其被包含以在半導體區111表面形成第二導電類型的體區133B。體區133B與部分柵極介電層115在高電壓擴散區170B對立側的柵極介電層115的第一邊界115LV處重疊。體區133B與半導體區111形成一 p-n結，並且在柵極介電層115下方具有一邊界。源低電壓擴散區117B :(i)在體區133B的表面，(ii)在柵極介電層的第一邊界115LV處與部分柵極介電層115重疊，(iii)與體區133B形成一 p-n結，以及(iv)在第二柵極介電層下方具有一邊界。柵極介電層115與源低電壓擴散區117B重疊的區域比與體區133B重疊的區域小。體區133B在柵極介電層下方的低電壓擴散區117B的邊界和體區133B的邊界之間的部分可以是高電壓-低電流增強型絕緣柵場效應電晶體130的溝道區。在該實施例中，體區133B是p型，高電壓-低電流增強型絕緣柵場效應電晶體130是一分別將低電壓擴散區117B和高電壓擴散區170B作為n型源極和漏極的n_溝道電晶體。在一些實施例中，低電壓擴散區117B可以通過一擴散製造步驟形成，或者可以從相同的若干個第一導電類型的擴散區形成以獲得期望的特性，例如較高的擊穿電壓或較低的漏極導致勢壘下降。例如，低電壓擴散區117B可以通過將輕度摻雜的漏極(LDD)與重度摻雜的漏極(HDD)結合獲得。LDD可以與柵極介電層115的第一邊界115LV重疊，HDD可以靠近柵極介電層115的第一邊界115LV形成但與柵極介電層115的第一邊界115LV保持一細微橫向間距。這樣，HDD可以通過LDD電耦合至高電壓增強型絕緣柵場效應電晶體的溝 道區。一種替換方式可以是，HDD也與柵極介電層115的第一邊界115LV重疊，並且LDD與第一邊界115LV重疊的部分比HDD稍微靠近絕緣柵場效應電晶體的溝道。低電壓擴散區117B的HDD部分的摻雜濃度可以足夠高，以形成一歐姆接觸。在一些實施例中，掩埋擴散區123B可以在高電壓-低電流電晶體下方大幅地延伸以幫助隔離漏電流。例如，掩埋擴散區123B可以在高電壓-低電流增強型絕緣柵場效應電晶體電晶體下方大幅地延伸。可以包含一低電壓擴散區光罩121A以在體區133B的表面形成第二導電類型的一低電壓擴散區121B。低電壓擴散區121B的摻雜濃度要高於體區133B的摻雜濃度以與體區形成一歐姆接觸，它們是相同的導電類型。在一實施例中，高電壓-低電流增強型絕緣柵場效應電晶體130的體區133B與所述隔離擴散區保持橫向間距並被構置為接受比高電壓小的一工作電壓。該實施例可以應用於高電壓-低電流增強型絕緣柵場效應電晶體的體未通過隔離擴散區124B與地電壓耦接的電路。圖4A-4B分別是簡化的俯視圖和橫截面圖，其顯示根據本發明一實施例的一功率絕緣柵場效應電晶體150的一範例性部分。圖4A再現如圖1所示的功率絕緣柵場效應電晶體150的俯視圖，其包含用以形成該功率絕緣柵場效應電晶體150的一些光罩層。本領域技術人員可以理解該功率絕緣柵場效應電晶體，其等價於一高電壓-高電流增強型絕緣柵場效應電晶體，可以通過減小光罩布圖上(電晶體z緯)上的溝道寬度以獲得要求的低電流電晶體性質而形成一高電壓-低電流增強型絕緣柵場效應電晶體。因此，圖4A-4B中所示的元件既可以應用於功率絕緣柵場效應電晶體，也可以應用於高電壓-低電流增強型絕緣柵場效應電晶體。圖4A-4B所示的許多元件與圖3A-3B中所示的元件相同，不再詳細描述，因為它們的結構和工作原理相似，除了下文指出的之外。圖4A-4B顯示一實施例，其中的隔離擴散區124B在高電壓-高電流和/或高電壓-低電流版本的增強型絕緣柵場效應電晶體中均與體區133B重疊。與體區133B重疊的該隔離擴散區124B將體區133B耦合於襯底電位，該襯底電位可以是地電壓。該實施例的應用包含那些需要高電壓-低電流增強型絕緣柵場效應電晶體的一些器件性質與功率絕緣柵場效應電晶體的器件性質相匹配的電路，例如柵閾值電壓(vt)。因此，利用一電路，例如一電流鏡，高電壓-低電流增強型絕緣柵場效應電晶體可以作為感測器來測量與它的Vt相匹配的功率絕緣柵場效應電晶體所引入的電流比。圖5A-5B分別是簡化的俯視圖和剖面圖，顯示根據本發明第二實施例的一高電壓-低電流增強型絕緣柵場效應電晶體530的一範例性部分。圖3A-3B中許多上述的元件在圖5A-5B中又被顯示出來，除了下文描述的之外，不再詳細論述。在該實施例中，掩埋擴散區123B通常在位於高電壓-低電流增強型絕緣柵場效應電晶體下方形成一的橫向環形帶123AA和123BB。如果較高的工作電壓被應用於體區133B，環形帶123BB中間區域的輕度摻雜可以幫助避免過高的電場。較高的體工作電壓增加了該實施例的電路的通用性。如果高電壓擴散區170B上的電壓低 於高電壓(HV)，從半導體襯底到半導體區lllp-n結的耗盡區會稍微延伸出襯底並進入半導體區111，如短劃線542所示。相似地，從體區到半導體區111 P-n結之間的耗盡區向下稍微延伸進入半導體區111，如短劃線544所示。然而，如果高電壓擴散區170B上的電壓被上調向高電壓HV，上述兩個耗盡區會分別如短劃線552和短劃線554所示的向一起靠近。如果來自襯底和體的耗盡區在半導體區111內接觸，從體到襯底會產生被稱為穿通電流的不可控漏電流。所述耗盡區接觸後，當高電壓擴散區170B上的電壓進一步升高時，該不可控漏電流會不可控制地增大。圖6A-6B分別是簡化的俯視圖和剖面圖，顯示根據本發明第三實施例的一高電壓-低電流增強型絕緣柵場效應電晶體630的一範例性部分。上述圖3A-3B中許多元件又在圖6A-6B中顯示，除了下文描述的之外，不再給與詳細論述。在該實施例中，一掩埋擴散區光罩640A在半導體襯底112中形成第一導電類型的一掩埋擴散區640A，該半導體襯底112 一般位於高電壓-低電流增強型絕緣柵場效應電晶體630的體的下方，並在掩埋擴散區123B中的環形帶123BB內部。掩埋擴散區640B的摻雜濃度要高於相同導電類型的半導體區111的摻雜濃度。在該實施例中，掩埋擴散區640B是n型。掩埋擴散區640B的較高摻雜濃度可以被用於抑制上述的穿通電流，並將可以應用於高電壓擴散區170B的高電壓的範圍延伸。通過例示的方式，就功率絕緣柵場效應電晶體描述了上述實施例，但是可以確定，該些實施例具有一更寬的應用範圍。例如，可以用一雙極電晶體或結型場效應電晶體來替代，或者將該雙極電晶體或結型場效應電晶體與圖1、圖4A和圖4B描述的功率絕緣柵場效應電晶體150同時應用。圖7是一簡化的俯視圖，顯示根據本發明一實施例的具有高電壓-低電流耗盡型場效應電晶體110、高電壓-低電流增強型絕緣柵場效應電晶體130、以及一雙極功率電晶體750的一高電壓集成電路700的一範例性部分。圖7所示的實施例與圖1相似，除了功率電晶體可以是一雙極電晶體外。高電壓擴散區170是以共享並聯方式作為雙極功率電晶體750的集電極連接並同時作為所述高電壓-低電流增強型絕緣柵場效應電晶體和所述高電壓-低電流耗盡型場效應電晶體的漏極連接，這在上文中已經描述過。圖8A-8B分別是簡化的俯視圖和剖面圖，顯示根據本發明一實施例的一雙極功率電晶體750的一範例性部分。圖8A再現如圖7所示的功率電晶體的俯視圖，其包含用以形成功率雙極電晶體的一些光罩層。本領域技術人員可以理解，雙極功率電晶體可以通過在光罩布局(電晶體Z維)上降低電晶體的寬度來獲得期望的低電流電晶體性質而形成一高電壓-低電流雙極電晶體。因此，圖8A-8B中顯示的元件既可以應用於所述雙極功率電晶體，也可以應用於一高電壓-低電流雙極電晶體。一應用範例可以包含利用具有匹配的@性質的聞電流雙極電晶體和低電流雙極電晶體的聞電壓電路。圖8A-8B所示的許多元件與圖3A-3B中所示的元件相同，不再詳細描述，因為它們的結構和工作原理相似，除了下文指出的。圖8A-8B包含一用以在半導體區111的表面形成第二導電類型的基區833B的基區光罩833A。基區833B可以與上述的增強型絕緣柵場效應電晶體的體區133B相似，或者可以具有不同的擴散濃度。基區833B與半導體區111形成一 p-n結。可以包含一低電壓擴散區光罩817A以在基區833B表面形成第一導電類型的一低電壓擴散區817B。低電壓擴散區817B與基區833B形成一 p-n結，其用作一發射極連接，並且可以與絕緣柵場效應電晶體的低電壓擴散區117B相似或者可以具有不同的擴散濃度。基區833B和高電壓擴散區170B之間的部分半導體區111是一漂移區。高電壓擴散區170B與所述基區保持橫向間距並被構置為接受一高電壓。在該實施例中，基區833B是P型並且低電壓擴散區817B是n型。因此，該雙極電晶體是一 npn型。 可以包含一低電壓擴散區光罩821A以在基區833B的表面形成第二導電類型的一低電壓擴散區821B。低電壓擴散區821B的摻雜濃度要高於基區833B的摻雜濃度，以與相同導電類型的基區形成一歐姆接觸。通過例示的方式，上述實施例就圖1和圖7所示的裝置的連接關係進行了描述，但是可以確定，該些實施例具有一更寬的應用範圍。例如，可以包含所述高電壓-低電流耗盡型場效應電晶體、高電壓-低電流增強型絕緣柵場效應電晶體、功率絕緣柵場效應電晶體、雙極功率電晶體和高電壓-低電流雙極電晶體的任何組合，以共享一些它們的高電壓擴散連接。上文參考圖2A-6B描述的掩埋層123B、隔離擴散區124B、以及掩埋擴散區640B的實施方式也可以任何組合應用於上文提及的電晶體的任何組合中。圖9是一簡化的流程圖，顯示根據本發明一實施例製造一高電壓集成電路的一範例性方法900。該方法包含以下步驟。步驟905，提供第二導電類型(該實施例中為p型)的襯底112。步驟910，在襯底112中形成第一導電類型(n型)的延伸擴散區120B。步驟915，在襯底112中形成第二導電類型的掩埋擴散區123B。步驟920，在襯底112中形成第一導電類型的掩埋擴散區640B。步驟925，在襯底112上方形成第一導電類型的半導體區111。步驟930，在半導體區111中形成隔離擴散區124B。步驟935，在半導體區111上方形成表面隔離擴散區和有源區114。步驟940，在半導體區111中分別形成第二導電類型的體擴散133B和/或基擴散833B。步驟945，在半導體區111上方形成柵極介電層115。步驟950，在柵極介電層115上方形成柵極116B。步驟955，在半導體區111中分別形成第一導電類型的高電壓表面擴散區170B和低電壓擴散區117B，和/或低電壓擴散區817B。步驟960，在半導體區111中形成第二導電類型的表面擴散區121B和/或表面擴散區821B。步驟965，在已有的高電壓集成電路表面的上方，形成介電材料。步驟970，穿過介電材料形成接觸孔。步驟975，在接觸孔中形成導電材料或第一金屬，以與表面擴散區170B、117B、121B和/或817B與821B形成歐姆接觸。工藝流程步驟900可以變換並且可以，部分上，適應於工藝代工流程，例如CMOS或BiCMOS工藝流程，並且可以不限於此處描述的其他實施例。本發明的實施例提供用於在一平面的、單片的、集成電路上製造高電壓-高電流和高電壓-低電流電晶體的一種裝置和一種方法。很顯然，對本領域技術人員來說，在不脫離本發明的範圍內，可以對上述方法和裝置作改進。相應地，此處的揭露和描述是用於示例，而不是限制本發明的範圍，本發明的範圍以及它們的等價範圍在後述的權利要求中提 出。
權利要求
1.一種平面單片式高電壓集成電路包含在一第二導電類型的一半導體襯底上的一第一導電類型的一半導體區，該半導體區與所述半導體襯底形成一 p-n結；在所述半導體區中的所述第一導電類型的一第一擴散區，所述半導體區在所述第一擴散區和所述半導體襯底之間垂直延伸；一第一場效應電晶體包含一第一柵極；位於所述半導體區上方並且位於所述第一柵極和所述半導體區之間的一第一柵極介電層，該第一柵極介電層具有一第一邊界和一第二邊界；在所述半導體區中的所述第二導電類型的一第一體區，其中第一體區在第一柵極介電層的第一邊界與部分第一柵極介電層重疊；與所述半導體區形成一 P-n結；以及在所述第一柵極介電層下方具有一邊界；以及在所述第一體區中的所述第一導電類型的一第二擴散區，其中該第二擴散區在第一柵極介電層的第一邊界與部分第一柵極介電層重疊；與所述第一體區形成一 P-n結；以及在所述第一柵極介電層下方具有一邊界；其中所述第一柵極與所述第二擴散區重疊的部分要少於該第一柵極與所述第一體區重疊的部分；位於所述第一柵極介電層下方並且位於所述第二擴散區的邊界和所述第一體區的邊界之間的第一體區是一第一溝道區；第一柵極介電層在第一柵極介電層的第二邊界與所述半導體區重疊；所述第一溝道區和所述第一擴散區之間的部分所述半導體區是一漂移區；以及第一擴散區與所述第一溝道區保持橫向間距，並被構置為接受一高電壓；一第二場效應電晶體包含一第二柵極；位於所述半導體區上方且位於所述第二柵極和所述半導體區之間的一第二柵極介電層，該第二柵極介電層具有一第一邊界和一第二邊界；以及在所述半導體區中的所述第一導電類型的一第三擴散區，其中，該第三擴散區靠近所述第二柵極介電層的所述第一邊界，其中所述第二柵極介電層側置於所述第一擴散區和第三擴散區之間；位於所述第二場效應電晶體的一第二溝道區上方；以及在所述第二柵極介電層的第二邊界與所述半導體區重疊；其中所述第二溝道區和所述第一擴散區之間的部分半導體區是一漂移區，以及所述第一擴散區與所述第二溝道區保持橫向間距，並且被構置為接受所述高電壓。
2.根據權利要求1所述的平面單片式高電壓集成電路，其特徵在於，所述第二場效應電晶體在所述半導體區中還包含所述第二導電類型的一第四擴散區，該第四擴散區與所述半導體區形成一 p-n結；在第二柵極介電層的第一邊界與部分第二柵極介電層重疊；以及側置於所述第二柵極介電層和所述第三擴散區之間，所述第四擴散區和所述襯底之間的部分半導體區是一第三溝道區，所述第四擴散區與所述第三擴散區保持橫向間距並被構置為接受比所述高電壓低的一工作電壓；如果施加工作電壓，所述第二場效應電晶體的所述第三溝道區會適於耗盡。
3.根據權利要求1所述的平面單片式高電壓集成電路，其特徵在於，所述第二場效應電晶體在所述半導體區中還包含所述第二導電類型的一第二體區，該第二體區 在第二柵極介電層的第一邊界與部分第二柵極介電層重疊； 與所述半導體區形成一 p-n結； 在第二柵極介電層下方具有一邊界；以及 所述第三擴散區 在第二體區中； 在第二柵極介電層的第一邊界與部分第二柵極介電層重疊； 與所述第二體區形成一 P-n結；以及 在第二柵極介電層下方具有一邊界，以及 所述第二柵極介電層與所述第三擴散區重疊的部分要少於所述第二柵極介電層與所述第二體區重疊的部分，並且位於所述第二柵極介電層下方且位於所述第三擴散區的邊界和所述第二體區的邊界之間的第二體區是所述第二場效應電晶體的所述第二溝道區。
4.根據權利要求1所述的平面單片式高電壓集成電路，其特徵在於，該集成電路還包含在半導體襯底中的一第一導電類型的一延伸擴散區，該延伸擴散區與所述半導體襯底形成一 p-n結並且具有比第一擴散區的橫向延伸更寬的一橫向延伸。
5.根據權利要求1所述的平面單片式高電壓集成電路，其特徵在於，該集成電路還包含 在半導體襯底中的所述第二導電類型的一掩埋擴散區，其中該掩埋擴散區與所述半導體區形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度； 在半導體區中的所述第二導電類型的一隔離擴散區，該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區，其中該隔離擴散區與所述半導體區形成一 P-n結，並且該隔離擴散區與所述掩埋擴散區形成一橫向的環形帶將所述第一場效應電晶體、所述第二場效應電晶體以及所述第一擴散區與集成電路上的其他裝置隔離。
6.根據權利要求2所述的平面單片式高電壓集成電路，其特徵在於，所述第四擴散區電耦合至所述第二柵極。
7.根據權利要求3所述的平面單片式高電壓集成電路，其特徵在於，所述集成電路還包含 在所述半導體襯底中的所述第二導電類型的一掩埋擴散區，其中該掩埋擴散區與所述半導體區形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度；以及 在所述半導體區中的所述第二導電類型的一隔離擴散區，該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區並與所述半導體區形成一 P-n結，並且該隔離擴散區與所述掩埋擴散區形成一環形帶將所述第一場效應電晶體、所述第二場效應電晶體以及第一擴散區與集成電路上的其他裝置隔離。
8.根據權利要求3所述的平面單片式高電壓集成電路，其特徵在於，所述集成電路還包含在所述第二場效應電晶體下方的所述半導體襯底中的所述第一導電類型的一掩埋擴散區，其中該掩埋擴散區與所述半導體襯底形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體區的摻雜濃度。
9.根據權利要求5所述的平面單片式高電壓集成電路，其特徵在於，所述隔離擴散區與所述第一場效應電晶體的第一體區重疊。
10.根據權利要求5所述的平面單片式高電壓集成電路，其特徵在於，所述第一場效應電晶體的第一體區與所述隔離擴散區保持橫向間距，並被構置為接受比所述高電壓低的一工作電壓。
11.根據權利要求5所述的平面單片式高電壓集成電路，其特徵在於，所述掩埋擴散區在所述第二場效應電晶體下方形成一環形帶。
12.根據權利要求7所述的平面單片式高電壓集成電路，其特徵在於，所述隔離擴散區與所述第二場效應電晶體的第二體區重疊。
13.根據權利要求7所述的平面單片式高電壓集成電路，其特徵在於，所述第二場效應電晶體的第二體區與所述隔離擴散區保持橫向間距，並被構置為接受比高電壓小的一工作電壓。
14.一種形成一平面單片式高電壓集成電路以節省晶片面積的方法包含以下步驟在一第二導電類型的一半導體襯底上形成一第一導電類型的一半導體區，該半導體區與所述半導體襯底形成一 p-n結；在所述半導體區中形成所述第一導電類型的一第一擴散區，所述半導體區在所述第一擴散區和所述半導體襯底中垂直延伸；形成一第一場效應電晶體，包含形成一第一柵極，在所述半導體區上方並且在所述第一柵極和所述半導體區之間形成一第一柵極介電層，該第一柵極介電層具有一第一邊界和一第二邊界，在所述半導體區中形成第二導電類型的一第一體區，其中該第一體區在所述第一柵極介電層的所述第一邊界與部分第一柵極介電層重疊，與所述半導體區形成一 P-n結，以及在第一柵極介電層下方具有一邊界；以及在第一體區中形成所述第一導電類型的一第二擴散區，其中該第二擴散區在所述第一柵極介電層的所述第一邊界與部分所述第一柵極介電層重疊，與所述第一體區形成一 P-n結，以及在第一柵極介電層下方具有一邊界，其中所述第一柵極與所述第二擴散區重疊的部分少於所述第一柵極與所述第一體區重疊的部分，位於所述第一柵極介電層下方且位於所述第二擴散區的邊界與所述第一體區的邊界之間的所述第一體區是一第一溝道區，所述第一柵極介電層與所述半導體區在所述第一柵極介電層的所述第二邊界重疊， 所述第一溝道區和所述第一擴散區之間的部分半導體區是一漂移區，以及所述第一擴散區與所述第一溝道區保持橫向間距，並被構置為接受一高電壓； 形成一第二場效應電晶體，包含 形成一第二柵極； 在所述半導體區上方且在所述第二柵極和所述半導體區之間，形成一第二柵極介電層，該第二柵極介電層具有一第一邊界和一第二邊界；以及 在所述半導體區中，形成所述第一導電類型的一第三擴散區，其中，該第三擴散區靠近所述第二柵極介電層的第一邊界，並且該第二柵極介電層 側置於所屬第一擴散區和第三擴散區之間； 位於所述第二場效應電晶體的一第二溝道區上方；以及在所述第二柵極介電層的所述第二邊界與所述半導體區重疊；其中所述第二溝道區和所述第一擴散區之間的部分半導體區是一漂移區，以及所述第一擴散區與所述第二溝道區保持橫向間距並且被構置為接受所述高電壓。
15.根據權利要求14所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含在所述半導體區中形成所述第二導電類型的一第四擴散區，該第四擴散區 與所述半導體區形成一 p-n結； 在第二柵極介電層的第一邊界與部分第二柵極介電層重疊；以及 側置於所述第二柵極介電層和所述第三擴散區之間，其中 所述第四擴散區和所述襯底之間的部分半導體區是一第三溝道區； 所述第四擴散區與所述第三擴散區保持橫向間距並被構置為接受比所述高電壓低的一工作電壓； 如果施加工作電壓，所述第二場效應電晶體的所述第三溝道區適於耗盡。
16.根據權利要求14所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，形成所述第二場效應電晶體的步驟還包含在所述半導體區中形成所述第二導電類型的一第二體區，該第二體區 在第二柵極介電層的第一邊界與部分第二柵極介電層重疊； 與所述半導體區形成一 p-n結； 在第二柵極介電層下方具有一邊界；以及 其中所述第三擴散區 在第二體區中； 在第二柵極介電層的第一邊界與部分第二柵極介電層重疊； 與所述第二體區形成一 P-n結；以及 在第二柵極介電層下方具有一邊界，其中 所述第二柵極介電層與所述第三擴散區重疊的部分要少於所述第二柵極介電層與所述第二體區重疊的部分，以及 位於所述第二柵極介電層下方且位於所述第三擴散區的邊界和所述第二體區的邊界之間的第二體區是所述第二場效應電晶體的所述第二溝道區。
17.根據權利要求14所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，該方法還包含在半導體襯底中形成第一導電類型的一延伸擴散區，該延伸擴散區與所述半導體襯底形成一 p-n結並且具有比第一擴散區的橫向延伸更寬的一橫向延伸。
18.根據權利要求14所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，該方法還包含在半導體襯底中形成所述第二導電類型的一掩埋擴散區，其中該掩埋擴散區與所述半導體區形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度；在半導體區中形成所述第二導電類型的一隔離擴散區，該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區並與所述半導體區形成一 p-n結，並且該掩埋擴散區與所述隔離擴散區形成一橫向環形帶將所述第一場效應電晶體、所述第二場效應電晶體以及所述第一擴散區與集成電路上的其他裝置隔離。
19.根據權利要求15所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，該方法還包含步驟將所述第四擴散區電耦合至所述第二柵極。
20.根據權利要求16所述的形成一平面單片式高電壓集成電路以以節省晶片面積的方法，其特徵在於，該方法還包含在所述半導體襯底中形成所述第二導電類型的一掩埋擴散區，其中該掩埋擴散區與所述半導體區形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度；以及在所述半導體區中形成所述第二導電類型的一隔離擴散區，該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區並與所述半導體區形成一 P-n結，並且該隔離擴散區與所述掩埋擴散區形成一橫向環形帶將所述第一場效應電晶體、所述第二場效應電晶體以及第一擴散區與集成電路上的其他裝置隔離。
21.根據權利要求16所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，該方法還包含在所述第二場效應電晶體下方的所述半導體襯底中形成所述第一導電類型的一掩埋擴散區，該掩埋擴散區與所述半導體襯底形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體區的摻雜濃度。
22.根據權利要求18所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，該方法還包含形成所述掩埋擴散區與所述第一場效應電晶體的第一體區重疊。
23.根據權利要求18所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，該方法還包含形成所述第一場效應電晶體的第一體區，其與所述隔離擴散區保持橫向間距，並被構置為接受比所述高電壓低的一工作電壓。
24.根據權利要求18所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，該方法還包含在所述第二場效應電晶體下方形成一橫向環形帶狀的所述掩埋擴散區。
25.根據權利要求20所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，該方法還包含將所述隔離擴散區與所述第二場效應電晶體的第二體區重疊。
26.根據權利要求20所述的形成一平面單片式高電壓集成電路節省晶片面積的方法， 其特徵在於，該方法還包含形成所述第二場效應電晶體的第二體區，其與所述隔離擴散區保持橫向間距，並被構置為接受比高電壓小的一工作電壓。
27.一種平面單片式高電壓集成電路包含在一第二導電類型的一半導體襯底上方的一第一導電類型的一半導體區，該半導體區與所述半導體襯底形成一 p-n結；在所述半導體區中的所述第一導電類型的一第一擴散區，該半導體區在所述第一擴散區和所述半導體襯底間垂直延伸；一雙極電晶體，包含在所述半導體區中的所述第二導電類型的一基區，該基區與所述半導體區形成一 P-n結，以及在所述基區中的所述第一導電類型的一第二擴散區，其中該第二擴散區與所述基區形成一 P-n結，以及位於所述基區與所述第一擴散區的部分半導體區是一漂移區，且所述第一擴散區與所述基區保持橫向間距，並被構置為接受一高電壓；一場效應電晶體包含一柵極；在半導體區上方的所述第一柵極和所述半導體區之間的一柵極介電層，該柵極介電層具有一第一邊界和一第二邊界；以及在半導體區中的所述第一導電類型的一第三擴散區，該第三擴散區靠近所述柵極介電層的所述第一邊界，其中該柵極介電層側置於所述第一擴散區和所述第三擴散區之間；在所述場效應電晶體的第一溝道區的上方；以及在所述柵極介電層的第二邊界與所述半導體區重疊；以及其中位於所述第一溝道區和所述第一擴散區之間的部分所述半導體區是一漂移區，所述第一擴散區與所述第一溝道區保持橫向間距並且被構置為接受所述高電壓。
28.根據權利要求27所述的平面單片式高電壓集成電路，其特徵在於，所述場效應電晶體還包含在所述半導體區中的第二導電類型的一第四擴散區，其中該第四擴散區與所述半導體區形成一 p-n結；在所述柵極介電層的所述第一邊界與部分柵極介電層重疊，以及側置於所述柵極介電層和所述第三擴散區之間，其中所述第四擴散區和所述襯底之間的部分半導體區是一第二溝道區；所述第四擴散區側置隔離所述第三擴散區並被構置為接受比所述高電壓低的一工作電壓，以及所述場效應電晶體的第二溝道區，如果施加工作電壓，會適於耗盡。
29.根據權利要求27所述的平面單片式高電壓集成電路，其特徵在於，所述場效應電晶體還包含在所述半導體區中形成第二導電類型的一第二體區，其中該第二體區在所述柵極介電層的第一邊界與部分柵極介電層重疊；與所述半導體區形成一 P-n結，以及在所述柵極介電層下方具有一邊界，以及其中所述第三擴散區是在所述第二體區中； 在所述柵極介電層的所述第一邊界與部分所述柵極介電層重疊； 與所述第二體區形成一 P-n結，以及 在所述柵極介電層下方具有一邊界，以及 其中所述柵極介電層與所述第三擴散區重疊的部分少於所述柵極介電層與所述第二體區重疊的部分，位於所述柵極介電層下方且位於所述第三擴散區的邊界和所述第二體區的邊界之間的第二體區是所述場效應電晶體的所述第一溝道區。
30.根據權利要求27所述的平面單片式高電壓集成電路，其特徵在於，該集成電路還包含在所述半導體襯底中的所述第一導電類型的一延伸擴散區，該延伸擴散區與所述半導體襯底形成一 P-n結，並且該延伸擴散區具有比所述第一擴散區的橫向延伸更寬的橫向延伸。
31.根據權利要求27所述的平面單片式高電壓集成電路，其特徵在於，該集成電路還包含 在所述半導體襯底中的所述第二導電類型的一掩埋擴散區，其中該掩埋擴散區與所述半導體區形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度； 在所述半導體區中的所述第二導電類型的一隔離擴散區，該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區並與所述半導體區形成一 P-n結，並且該隔離擴散區和所述掩埋擴散區形成一橫向環形帶將所述雙極電晶體、所述場效應電晶體、以及第一擴散區同集成電路上的其他裝置隔離。
32.根據權利要求28所述的平面單片式高電壓集成電路，其特徵在於，所述第四擴散區電耦合至所述柵極。
33.根據權利要求29所述的平面單片式高電壓集成電路，其特徵在於，該集成電路還包含 在所述半導體襯底中的所述第二導電類型的一掩埋擴散區，該掩埋擴散區與所述半導體區形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度； 在所述半導體區中的所述第二導電類型的一隔離擴散區，該隔離擴散區從半導體區的上表面延伸進入所述掩埋擴散區並與所述半導體區形成一 P-n結，並且該隔離擴散區與所述掩埋擴散區形成一橫向環形帶將所述雙極電晶體、所述場效應電晶體、以及所述第一擴散區同集成電路上的其他裝置隔離。
34.根據權利要求29所述的平面單片式高電壓集成電路，其特徵在於，該集成電路還包含在所述場效應電晶體下方的所述半導體襯底中的所述第一導電類型的一掩埋擴散區，其中該掩埋擴散區與所述半導體襯底形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體區的摻雜濃度。
35.根據權利要求31所述的平面單片式高電壓集成電路，其特徵在於，所述隔離擴散區與所述雙極電晶體的基區重疊。
36.根據權利要求31所述的平面單片式高電壓集成電路，其特徵在於，所述雙極電晶體的所述基區與所述隔離擴散區保持橫向間距並被構置為接受比所述高電壓低的一工作電壓。
37.根據權利要求31所述的平面單片式高電壓集成電路，其特徵在於，所述掩埋擴散區在所述場效應電晶體下方形成一橫向環形帶。
38.根據權利要求33所述的平面單片式高電壓集成電路，其特徵在於，所述隔離擴散區與所述場效應電晶體的第二體區重疊。
39.根據權利要求33所述的平面單片式高電壓集成電路，其特徵在於，所述場效應電晶體的第二體區與所述隔離擴散區保持橫向間距，並被構置為接受比所述高電壓低的一工作電壓。
40.一種形成一平面單片式高電壓集成電路以節省晶片面積的方法包含步驟在一第二導電類型的一半導體襯底上方形成一第一導電類型的一半導體區，該半導體區與所述半導體襯底形成一 p-n結；在所述半導體區中形成所述第一導電類型的一第一擴散區，該半導體區在所述第一擴散區和所述半導體襯底間垂直延伸；形成一雙極電晶體，包含在所述半導體區中形成所述第二導電類型的一基區，該基區與所述半導體區形成一 P-n結，以及在所述基區中形成所述第一導電類型的一第二擴散區，其中該第二擴散區與所述基區形成一 P-n結，以及位於所述基區與所述第一擴散區的部分半導體區是一漂移區，且所述第一擴散區與所述基區保持橫向間距，並被構置為接受一高電壓；形成一場效應電晶體包含形成一柵極；在半導體區上方的所述柵極和所述半導體區之間形成一柵極介電層，該柵極介電層具有一第一邊界和一第二邊界；以及在半導體區中形成所述第一導電類型的一第三擴散區，該第三擴散區靠近所述柵極介電層的所述第一邊界，其中該柵極介電層側置於所述第一擴散區和所述第三擴散區之間；在所述場效應電晶體的第一溝道區的上方；以及在所述柵極介電層的第二邊界與所述半導體區重疊；以及其中位於所述第一溝道區和所述第一擴散區之間的部分所述半導體區是一漂移區，所述第一擴散區與所述第一溝道區保持橫向間距並且被構置為接受所述高電壓。
41.根據權利要求40所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，形成所述場效應電晶體的步驟還包含在所述半導體區中形成所述第二導電類型的一第四擴散區，該第四擴散區與所述半導體區形成一 p-n結；在所述柵極介電層的所述第一邊界與部分柵極介電層重疊，以及側置於所述柵極介電層和所述第三擴散區之間，其中所述第四擴散區和所述襯底之間的部分半導體區是一第二溝道區；所述第四擴散區與所述第三擴散區保持橫向間距並被構置為接受比所述高電壓低的一工作電壓，以及所述場效應電晶體的第二溝道區，如果施加工作電壓，會適於耗盡。
42.根據權利要求40所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，形成所述場效應電晶體的步驟還包含在所述半導體區中形成第二導電類型的一第二體區，其中該第二體區 在所述柵極介電層的第一邊界與部分柵極介電層重疊； 與所述半導體區形成一 P-n結，以及 在所述柵極介電層下方具有一邊界，以及 其中所述第三擴散區是 在所述第二體區中； 在所述柵極介電層的所述第一邊界與部分所述柵極介電層重疊； 與所述第二體區形成一 P-n結，以及 在所述柵極介電層下方具有一邊界，以及 其中所述柵極介電層與所述第三擴散區重疊的部分少於所述柵極介電層與所述第二體區重疊的部分，位於所述柵極介電層下方且位於所述第三擴散區的邊界和所述第二體區的邊界之間的第二體區是所述場效應電晶體的第一溝道區。
43.根據權利要求40所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含在所述半導體襯底中形成所述第一導電類型的一延伸擴散區，該延伸擴散區與所述半導體襯底形成一 P-n結，並且該延伸擴散區具有比所述第一擴散區的橫向延伸更寬的橫向延伸。
44.根據權利要求40所述的方法，其特徵在於，所述方法還包含 在所述半導體襯底中形成所述第二導電類型的一掩埋擴散區，其中該掩埋擴散區與所述半導體區形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度； 在所述半導體區中形成所述第二導電類型的一隔離擴散區，該隔離擴散區從所述半導體區的上表面延伸進入所述掩埋擴散區並與所述半導體區形成一 P-n結，並且該隔離擴散區和所述掩埋擴散區形成一橫向環形帶將所述雙極電晶體、所述場效應電晶體、以及第一擴散區同集成電路上的其他裝置隔離。
45.根據權利要求41所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含將所述第四擴散區電學耦接至所述柵極。
46.根據權利要求42所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含 在所述半導體襯底中形成所述第二導電類型的一掩埋擴散區，該掩埋擴散區與所述半導體區形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體襯底的摻雜濃度； 在所述半導體區中形成所述第二導電類型的一隔離擴散區，該隔離擴散區從半導體區的上表面延伸進入所述掩埋擴散區並與所述半導體區形成一 p-n結，並且該隔離擴散區與所述掩埋擴散區形成一橫向環形帶將所述雙極電晶體、所述場效應電晶體、以及所述第一擴散區同集成電路上的其他裝置隔離。
47.根據權利要求42所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含在所述場效應電晶體下方的所述半導體襯底中形成所述第一導電類型的一掩埋擴散區，其中該掩埋擴散區與所述半導體襯底形成一 P-n結，並且該掩埋擴散區的摻雜濃度高於所述半導體區的摻雜濃度。
48.根據權利要求44所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含形成所述隔離擴散區以與所述雙極電晶體的基區重疊。
49.根據權利要求44所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含形成所述雙極電晶體的基區，其與所述隔離擴散區保持橫向間距並被構置為接受比所述高電壓低的一工作電壓。
50.根據權利要求44所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含在所述場效應電晶體下方形成橫向環形帶狀的掩埋擴散區。
51.根據權利要求46所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含將所述隔離擴散區與所述場效應電晶體的第二體區重疊。
52.根據權利要求46所述的形成一平面單片式高電壓集成電路以節省晶片面積的方法，其特徵在於，所述方法還包含形成所述場效應電晶體的第二體區，其與所述隔離擴散區保持橫向間距，並被構置為接受比所述高電壓低的一工作電壓。
全文摘要
本發明提供一種平面單片式高電壓集成電路，包含具有一高電壓擴散連接的功率場效應電晶體和/或雙極功率電晶體。該高電壓集成電路還包含幾種類型的高電壓、低電流場效應電晶體，例如耗盡型電晶體和/或增強型電晶體，和/或高電壓-低電流雙極電晶體。所述高電壓-低電流電晶體以不同的結合方式通過共享他們的高電壓擴散連接集成於所述高電壓-高電流電晶體或功率電晶體結構中，其在減小晶片面積的同時也增強了設計的通用性。隔離擴散結構和掩埋擴散結構提供較高的工作電壓和/或增強的耗盡型場效應電晶體關斷。高電壓-低電流絕緣柵場效應電晶體的體區和/或雙極電晶體的基區與接地隔離擴散區或者隔離、或者連接，進一步改善了設計通用性。
文檔編號H01L21/8234GK103000629SQ20121009126
公開日2013年3月27日 申請日期2012年3月31日 優先權日2011年4月5日
發明者龐納斯·喬 申請人:普緣芯半導體科技(上海)有限公司, 普緣芯半導體科技有限公司