一種磁性材料邏輯電路及製作方法

2023-05-03 03:25:21

專利名稱：一種磁性材料邏輯電路及製作方法
技術領域：
本發明涉及一種磁性金屬納米結構的邏輯電路及其製作方法，特別涉及一種 將點接觸結構應用於全磁性金屬納米結構的邏輯電路及製作方法。
背景技術：
製作高集成度的邏輯電路一直是人們研究的焦點，特別是採用磁性金屬製作 的邏輯電路，它利用磁性金屬中的磁矩方向的改變實現邏輯操作，而且由於金屬 材料的高電導、低電阻的特點，可以實現小尺度高密度的電路集成，還能有效地 降低系統的熱損耗。其中，電路結構的設計與製作是磁性金屬邏輯電路的基礎和 關鍵。現有利用磁性金屬製作邏輯電路的方法主要有兩種。 一種是直接運用薄膜 生長技術沉積磁性金屬的納米薄膜，利用磁性金屬的磁電阻效應設計並製作電
路，如對比文獻l "製作磁記錄閱讀器的沉積技術(Deposition technology for thin film magnetic recording heads reader fabrication),載於-《Thin Solid Films》"2000， Vol.377， 705-711所公開"，該方法運用分子束外延系統沉積多層金屬納米薄膜， 當通過的電流方向垂直於薄膜平面時，利用巨磁電阻效應引起的電阻變化實現邏 輯功能。這種方法的優點是直接、工藝簡單。但缺點也很明顯首先是工序很 長，因為這種技術需要沉積多層不同的金屬納米薄膜，利用不同磁性金屬磁電阻 效應來實現邏輯或存儲功能，如附圖1所示，薄膜一般超過5層，從而需要很長的 製作時間和許多道加工工序；其次這種方法對於薄膜質量的依賴度高，相鄰薄膜 要求達到外延生長， 一旦薄膜中出現缺陷，會嚴重影響器件功能的實現；另外， 由於不同金屬的熱膨脹係數不同，多層薄膜會因為溫度的變化而產生內應力，內 應力會引起薄膜的形變，從而影響到電路的穩定性。另一種方法是利用微納米加 工工藝、結合磁控濺射或蒸鍍等金屬鍍膜技術，製作出金屬納米緊縮結抅，並形 成相應的邏輯電路。在這種方法中，磁性金屬的緊縮結構能夠釘扎磁疇的疇壁， 由於疇壁兩側的自旋磁矩方向相反，可以對應邏輯信號中的"1"和"0"狀態，如對比文獻2"磁疇壁的邏輯電路(Magnetic Domain-Wall Logic),載於《Sdence》 2005， Vol.309， 1688 — 1692所公開"。這種製作磁性金屬邏輯電路方法的優點是， 避免了沉積多層薄膜。但缺點也很明顯，由於這種邏輯電路是用磁矩方向來定義 邏輯信號的，所以這個電路需要外加磁場驅動，並且需要利用磁力顯微鏡或磁光 克爾(MOKE)效應等光學方法來探測。 一方面應用起來成本很高；另一方面不 能同現有的CMOS電路製作技術兼容。因此，應用以上兩種方法製作磁性金屬納 米結構的邏輯電路都存在很大的缺陷。

發明內容
本發明的目的在於提供一種利用點接觸納米緊縮結構，它能夠釘扎住磁 疇壁，而當磁疇壁被注入的電流推離點接觸位置時，能夠引起點接觸電阻變化， 不同的電阻狀態可以對應邏輯信號的"1"和"0"，從而實現磁性金屬納米結 構的邏輯電路；還包括提供一種製作磁性金屬納米結構的邏輯電路的方法，該方 法製作的高集成度、高速的納米邏輯電路能夠以電信號來驅動和檢測，實現了與 現有CMOS電路工藝的兼容，可以廣泛應用於微納電子器件領域。
本發明的目的是這樣實現的
本發明提供的磁性材料納米結構邏輯電路，包括一帶有絕緣層的襯底，在襯底上沉積磁性金屬層，利用磁性金屬層製作電路布線、輸入輸出信號的電極及引入工作電壓的電極；其特徵在於，還包括在電路布線中設置磁性金屬納米點接觸結構和與之配合的參考電阻，所述的參考電阻用金屬納米線表述，並且磁性金 屬納米點接觸結構與金屬納米線串聯之後，聯入恆壓電源兩端，由電源、磁性金屬納米點接觸結構和金屬納米線形成一個環路；金屬納米線，即參考電阻的大小 與磁性金屬納米點接觸結構的低電阻態的電阻大小相同，金屬納米線的長度l和線寬d符合以下的公式R=pl/td，其中ρ是所用磁性金屬的電阻率，t是沉積金屬薄膜的厚度，R是金屬點接觸結構在低電阻態時的電阻值。
在上述的技術方案中，所述的磁性金屬膜材料可以是鐵磁金屬或合金，如鎳(Ni)、鐵(Fe)、鈷(Co)、坡墨合金(Permalloy)、因瓦合金(Invaralloy) 等，也可以是反鐵磁金屬或合金，如錳(Mn)、鐵錳合金(Fe100-xMnx:3 < X < 100)、鉻錳合金(Cr100－xMnx:30<x<100)、銅錳合金(CUl11-xMnx: 30<x<100)或過渡金屬釔(Y)、鑭(La)等，或他們的合金等，所述的磁性金屬膜層厚度為幾十到 幾百納米。
在磁性材料納米結構邏輯電路中設計磁性金屬納米點接觸結構能夠在接觸 位置釘扎住一個磁疇壁，自旋極化電流驅動疇壁運動，可以使點接觸電阻在高電 阻態與低電阻態間來迴轉換，配合一個具有固定電阻的金屬納米線作為參考電阻 與之相比較，將點接觸結構和金屬納米線串聯之後，並聯入電源兩端，點接觸和 納米線之間的連接點的電勢會因為點接觸電阻的改變而發生高低變化，這樣的結 構可以實現類似CMOS電路中倒相器的功能，這樣就可以使高低電阻態轉化成 可以攜帶二進位信息的"O"和"1"態。
本發明提供的磁性金屬納米結構的邏輯電路的製作方法，包括以下歩驟:
1)選擇襯底和清洗襯底可選用二氧化矽(Si02)、氮化矽(Si3N4:、金剛 石、雲母、玻璃、石英或SOI基片，襯底層要求有足夠的平整度，至少平整度 可達到2 p m，粗糙度在納米量級；其中襯底的厚度約為0.5mm 2mm，面積一般應大於5X5mm;
2) 襯底的清洗採用丙酮、酒精和二次去離子水，按順序進行三歩超聲清 洗，每步各約3 5分鐘，然後用乾燥氮氣吹乾；
3) 磁性金屬納米結構的邏輯電路圖形設計圖形設計採用圖形編輯軟體， 如GDSII或L-edit等圖形設計軟體完成，根據磁性金屬的種類和納米電路的邏 輯功能設計電路圖形，先設計寬度範圍在500納米以下的點接觸結構，再根據點 接觸的寬度和所選取的磁性金屬的種類確定作為參考電阻的磁性金屬納米線的 寬度和長度，並根據需要設計納米線和點接觸結構在電路中的位置，再設計引入 工作電壓、輸入信號以及可以讀取輸出信號的電極圖形，以此為基礎可以設計出 所有邏輯功能對應的電路。設計好的電路圖形存入電子束曝光機內或聚焦離子束 直寫系統；
4) 採用常規半導體微加工工藝，在步驟l)製作的襯底上旋塗一層電子束 抗蝕劑，經前烘，利用存入電子束曝光機或聚焦離子束直寫系統的電路圖形對襯 底進行曝光、顯影、定影、清洗和後烘，製得帶有電路圖形的樣品；
5) 然後在步驟4)製得的帶有電路圖形的樣品上，進行製備磁性金屬電路
用的磁性金屬膜，所製備的磁性金屬膜厚度為10-50nm;
6)將鍍膜後的樣品放入有機溶劑中，將未曝光區域的金屬層隨電子束抗蝕 劑層一起去除，獲得磁性金屬納米結構的邏輯門電路。
在上述的技術方案中，所用的有機溶劑為丙酮，在丙酮溶液中浸泡o分鐘 左右，或者再輔以超聲清洗，將未曝光區域的金屬層隨電子束抗蝕劑層一起去除。
在上述的技術方案中，所述的製備磁性金屬電路用的磁性金屬膜方祛:，包括 磁控濺射、電子束蒸發或熱蒸發等普通金屬鍍膜工藝。
在上述的技術方案中，所述的磁性金屬膜材料可以是鐵磁金屬或合金，如 鎳(Ni)、鐵(Fe)、鈷(Co)、坡墨合金(Pe腿Uoy)、因瓦合金(I畫alloy) 等，也可以是反鐵磁金屬或合金，如錳(Mn)、鐵錳合金(Fe跳xMnx:3(Kx〈100)、 鉻錳合金(CriQQ.xMnx:30<x<100)、銅錳合金(Cu1Q-xMnx: 30<x<100)或過渡金 屬(釔(Y)、鑭(La)等)或合金等，所述的磁性金屬膜層厚度為幾十到幾百 納米。
本發明的優點在於
本發明提供的製備磁性金屬納米結構的邏輯電路，利用磁性金屬納米緊縮結 構對磁疇壁的控制實現了對於電信號的邏輯處理，能夠很容易的與現今CMOS 電路相兼容。
本發明提供的製備磁性金屬納米結構的邏輯電路的方法，將磁性金屬納米 結構、電路布線、輸入輸出信號的電極及引入工作電壓的電極，只需要一次沉積 過程就可以同時完成，從而實現納米電路的高效製作；同時該方法具有較廣闊的 應用前景，具有集成度高、成本低、兼容性好的特點，能夠在600攝氏度以下正 常工作，並且適合多種磁性金屬材料納米結構的邏輯電路的製作；並且該方法制 作的電路以全金屬結構實現，由於金屬材料優異的電導特性使得這種電路能夠實 現比現今的半導體電路更細的線寬，實現更高的集成度；還有如果在本方法中用 反鐵磁金屬製作這種電路，由於反鐵磁金屬磁疇間的釘扎作用可以使磁疇壁的運 動速度非常快，那麼製作的電路可以具有優異的運算速度，達到每秒十億次，比 現今的處理器的運算速度快兩個數量級以上。


圖l、納米電路中多層金屬膜製作的磁記錄閱讀器示意圖 共有9層不同的金屬層用來實現磁記錄和閱讀功能
圖2a本發明的一種磁性金屬納米結構的邏輯非門等效電路圖
圖2b本發明的一種磁性金屬納米結構的邏輯與非門等效電路圖
圖2c本發明的一種磁性金屬納米結構的邏輯與門等效電路圖
圖2d本發明的一種磁性金屬納米結構的邏輯或非門等效電路圖
圖面說明:
R
磁性金屬納米點接觸結構；UJ:參考電阻
具體實施例方式
下面結合附圖和具體製作方法對本發明的金屬納米結構邏輯電路進行詳細 的說明
實施例1.
參考圖2.&，製作因瓦合金(Invaralloy)納米結構的邏輯非門電路。
本實施例製作的因瓦合金納米結構的邏輯非門電路，包括一塊帶有Si02絕 緣層的Si襯底，在襯底上沉積30納米厚的因瓦合金。電路布線中設置有2個磁 性金屬納米點接觸結構和分別與之串連的參考電阻l該參考電阻i 為磁性金屬 納米線，兩條支路用相反的順序並聯入電源兩端。金屬納米線的電阻大小與磁性 金屬納米點接觸結構中的低電阻態的電阻大小相同，為421.2歐姆，磁性金屬納 米線的長度/為26.4微米和線寬d為400納米，符合以下的公式i =P//W，其 中p是所用因瓦合金的電阻率，f是沉積金屬薄膜的厚度30納米，及是金屬點接 觸結構在低電阻態時的電阻值。
以下是製作上述的因瓦合金納米結構的邏輯非門電路的具體工藝
1) 基片選取表面具有氧化層的Si片，氧化層為Si02作為絕緣層，其厚度為 500nm。平整度大約2pm,粗糙度在10納米；其中襯底的厚度約為 0.5mm 2mm,面積一般應大於5 X 5mm;
2) 基片的清洗採用丙酮、酒精、二次去離子水三步超聲清洗，每步各約3 5 分鐘，然後用乾燥氮氣吹乾；
3) 採用495PMMA電子束抗蝕劑，旋塗轉速為4000rpm,此時電子束抗蝕劑厚 約為200nm，前烘採用180°C熱板烘1分鐘；
4) 磁性金屬納米結構的非門電路圖形設計圖形設計採用圖形編輯軟體，如 GDSII或L-edit等圖形設計軟體完成，根據等效電路圖2.a設計電路圖形；
5) 採用德國RAITH公司出產的RAITH150型電子束曝光機，曝光圖形為圖3， 曝光參數寫場尺寸100nm，加速電壓IOKV，光闌30pm，工作高度5mm， 曝光劑量200nC/cm2。
6) 曝光完畢，顯影採用MIBK:IPA (1: 3)顯影液顯影40秒，定影採用1PA清 洗30秒，再用乾燥氮氣吹乾。後烘採用100。C熱板烘l分鐘。
7) 金屬鍍膜採用高真空磁控濺射設備濺射因瓦合金(Invaralloy)膜(薄膜厚度 30nm)，濺射參數背景真空為5E—5Pa，靶材為因瓦合金靶，工作氣體Ar， 工作氣壓lPa，入射功率50W，反射功率2W，濺射時間5分鐘，襯底溫度 為室溫；
8) 將鍍膜後的樣品在丙酮溶液中浸泡10分鐘左右，輔以超聲清洗，將未曝光 區域的金屬層隨電子束抗蝕劑層一起去除，獲得因瓦合金納米結構的邏輯非 門電路。
實施例2.
參考圖2.b，製作金屬鎳納米點接觸結構的邏輯與非門電路的製作.
金屬鎳納米點接觸結構的邏輯與非門電路，包括石英襯底，在襯底上沉積 50納米厚的金屬鐵。根據附圖2.b設計金屬鎳納米點接觸結構的邏輯與非門電路 圖形，與非門電路是兩個非門電路並聯組合得到的，單個非門電路的圖形設計參 考實施例1的介紹。電路布線中設置有四組磁性金屬納米點接觸結構和分別與之 串連的參考電阻及，即磁性金屬納米線，四條支路用兩兩相反的順序並聯入電源 兩端。其中金屬鎳納米線的長度/為41.4微米和線寬d為400納米，符合以下的 公式i =P//W，其中/9是所用金屬鎳的電阻率，f是沉積金屬薄膜的厚度50納 米，及是金屬鎳點接觸結構在低電阻態時的電阻值，為387.5歐姆。
以下是製作上述的金屬鎳納米結構的邏輯與非門電路的具體工藝 1)基片選取切割好的石英片，其厚度為3mm。平整度大約lMm，粗糙度在30納米，面積一般應大於9X9mm;
2) 基片的清洗採用丙酮、酒精、二次去離子水三步超聲清洗，每步各約3 5 分鐘，然後用乾燥氮氣吹千；
3) 磁性金屬的沉積在清洗好的基片上利用高真空熱蒸發鍍膜設備沉積磁性金 屬鎳，用高純金屬鎳顆粒做為源，背底真空lE-5Pa，加熱電流1A，金屬層 厚度為50納米。
4) 電子束抗蝕劑的塗覆將沉積完金屬的基片放入塗膠臺進行電子束抗蝕劑的 塗覆，電子束抗蝕劑可採用HSQ負性電子束抗蝕劑，轉速3000rpm，電子束 抗蝕劑的厚度250nm。塗覆後選擇前烘的溫度180度及吋間1分鐘使電子束 抗蝕劑的曝光特性固定。
5) 電路圖形的曝光將基片放入電子束直寫系統中，曝光電壓10KV之間進行 調節，光闌選值為30微米，選擇寫場100微米。根據圖2.2的電路圖設計曝 光圖形,選擇合適曝光劑量300pC/cm2。將曝光後樣品從電子束曝光系統中取 出，經顯影、定影后，最後用氮氣將樣品吹乾。
6) 金屬電路的獲得將曝光經過顯影定影后的樣品放入離子刻蝕系統中在氬氣 氛下用氬離子垂直於基片表面進行刻蝕，工作功率100W和刻蝕時間30分鐘， 刻蝕掉沒有被電子束抗蝕劑掩膜覆蓋的金屬層。
7) 去除電子束抗蝕劑掩膜刻蝕完成的樣品浸入配有濃度5e/。的HF溶劑中，浸 泡約10分鐘左右，使電子束抗蝕劑掩膜溶解，得到具有納米結構的電路。
實施例3.
參考附圖2.c，製作反鐵磁金屬金屬錳納米點接觸結構的邏輯與門電路。
金屬錳納米點接觸結構的邏輯與門電路，包括一塊帶有金剛石絕緣層的Si 襯底，在襯底上沉積IO納米厚的金屬錳。附圖2x為磁性金屬納米結構的邏輯 與門電路設計圖，與門電路是由一個與非門電路串連一個非門電路組合得到的， 與非門電路和非門電路的圖形設計參考實施例1和實施例2的介紹。電路布線中 設置有六組納米點接觸結構和分別與之串連的金屬納米線，六條支路用兩兩相反 的順序並聯入電源兩端。其中金屬錳納米線的長度/為17.4微米和線寬d為200 納米，符合以下的公式R=pl/td，其中p是所用金屬錳的電阻率，,是沉積金屬薄膜的厚度10納米，7 是金屬錳點接觸結構在低電阻態時的電阻值，為247.4 歐姆。
以下是製作上述的反鐵磁金屬錳納米結構的邏輯與門電路的具體工藝
1) 基片選取表面表面沉積有金剛石的Si片，金剛石厚度為l微米，平整度大約 2 u m，粗糙度在50納米。整個基片厚度大約2mm面積一般應大於5 X 5mm;
2) 基片的清洗採用丙酮、酒精、二次去離子水三步超聲清洗，每歩各約3 5 分鐘，然後用乾燥氮氣吹乾；
3) 磁性金屬的沉積在清洗好的基片上利用電子束蒸發真空鍍膜設備沉積金屬 鐵，金屬源為純度為99.9999%錳顆粒，背底真空為lE-5Pa，得到的金屬膜厚
度約為IO納米；
4) 製作具有納米結構的磁性金屬邏輯電路將沉積好磁性金屬的基片放入美國 FEI公司出品的DB235型聚焦離子束系統中，根據圖2.3的電路圖，應用聚 焦離子束直寫工藝刻蝕掉電路設計圖形中多餘部分的金屬層，直接得到電路 的金屬圖形。聚焦離子束的束流採用100pA，電壓10kV,離子源為Ga源。
實施例4.
參考圖2.d，製作銅錳合金(CU5QMn5Q)納米結構的邏輯或非門電路。
本實施例製作的銅錳合金納米結構的邏輯或非門電路，包括一塊帶有氮化矽 (Si3N4)絕緣層的Si襯底，在襯底上沉積15納米厚的銅錳合金。電路布線中設 置有2個磁性金屬納米點接觸結構和分別與之串連磁性金屬納米線，銅錳納米線 的電阻大小與磁性金屬納米點接觸結構中的低電阻態的電阻大小相同，兩條支路 用相反的順序與另外一根納米線同時並聯入電源兩端。磁性金屬納米線的長度/ 為17.4微米，線寬"為200納米，符合以下的公式i =p/ZW，其中p是所用銅 錳合金的電阻率，/是沉積銅錳合金薄膜的厚度15納米，i 是銅錳合金點接觸結 構在低電阻態時的電阻值，為371.5歐姆。
以下是製作上述的銅錳合金納米結構的邏輯或非門電路的具體工藝
1)基片選取表面具有氮化矽(Si3N4)的Si片，氮化矽(Si3N4)作為絕緣層，
其厚度為300nm。平整度大約lpm，粗糙度在20納米；其中襯底的厚度約為
0.5mm 2mm，面積一般應大於9X9mm;
2) 基片的清洗採用丙酮、酒精、二次去離子水三步超聲清洗，每步各約3 5 分鐘，然後用乾燥氮氣吹乾；
3) 採用495PMMA電子束抗蝕劑，旋塗轉速為4000rpm，此時電子束抗濁劑厚 約為200nm，前烘採用180°C熱板烘1分鐘；
4) 磁性金屬納米結構的或非門電路圖形設計圖形設計採用圖形編輯軟體，如 GDSII或L-edit等圖形設計軟體完成，根據等效電路圖2.d設計電路圖形；
5) 採用德國RAITH公司出產的RAITH150型電子束曝光機，曝光圖形為圖3， 曝光參數寫場尺寸lOOum.,加速電壓IOKV，光闌30um，工作高度5mm， 曝光劑量200nC/cm2。
6) 曝光完畢，顯影採用MIBK:IPA (1: 3)顯影液顯影40秒，定影採用IPA清 洗30秒，再用乾燥氮氣吹乾。後烘採用100°<:熱板烘1分鐘。
7) 金屬鍍膜採用高真空雷射脈衝濺射設備濺射銅錳合金(CU5QMn5G)膜(薄膜 厚度15nm)，濺射參數背景真空為5E—5Pa，靶材為銅錳合金靶，濺射時 間3分鐘，襯底溫度為室溫；
8) 將鍍膜後的樣品在丙酮溶液中浸泡10分鐘左右，輔以超聲清洗，將未曝光 區域的金屬層隨電子束抗蝕劑層一起去除，獲得銅錳合金納米結構的邏輯或 非門電路。
權利要求
1.一種磁性材料邏輯電路，包括一帶有絕緣層的襯底，在襯底上沉積磁性金屬層，在磁性金屬層上刻蝕出電路布線、輸入輸出信號的電極及引入工作電壓的電極；其特徵在於，還包括在電路布線中設置磁性金屬納米點接觸結構和與之串聯的參考電阻，所述的參考電阻為金屬納米線，並且磁性金屬納米點與金屬納米線串聯之後，聯入恆壓電源兩端，由電源、磁性金屬納米點接觸結構和金屬納米線形成一個環路；參考電阻的大小與磁性金屬納米點接觸結構的低電阻態的電阻大小相同，金屬納米線的長度l和線寬d符合以下的公式R＝ρl/td；其中ρ是所用磁性金屬的電阻率，t是沉積金屬薄膜的厚度，R是磁性金屬納米點接觸結構在低電阻態時的電阻值。
2. 按權利要求1所述的磁性材料邏輯電路，其特徵在於，所述的磁性金屬 膜層為鐵磁金屬或合金，或者是反鐵磁金屬或合金，所述的磁性金屬膜層厚度為 幾十到幾百納米。
3. 按權利要求2所述的磁性材料邏輯電路，其特徵在於，所述的鐵磁金屬 或合金包括鎳、鐵、鈷、坡墨合金或因瓦合金。
4. 按權利要求2所述的磁性材料邏輯電路，其特徵在於，所述的反鐵磁金 屬為錳；所述的反鐵磁金屬為鐵錳合金Fe,oo.xMnx: 30<x<100、鉻錳合金Cr100.xMnx: 30<x<100或銅錳合金Cu1W).xMnx: 30<x<100;所述的反鐵磁金屬為過渡金屬釔、鑭或合金。
5. —種磁性金屬納米結構的邏輯電路的製作方法，包括以下步驟1)選擇襯底和清洗襯底可選用二氧化矽、氮化矽、金剛石、雲母、玻璃、 石英或SOI基片，或者表面有絕緣材料層，襯底的平整度至少達到2微米，粗糙 度在納米量級；其中襯底的厚度約為0.5毫米~2毫米；採用超聲清洗乾淨；2)磁性金屬納米結構的邏輯電路圖形設計圖形設計採用圖形編輯軟體， 如GDSII或L-edit等圖形設計軟體完成，根據磁性金屬的種類和納米電路的邏 輯功能設計電路圖形，設計好的電路圖形存入電子束曝光機內或聚焦離子束直寫 系統內；3) 採用常規半導體微加工工藝，在步驟l)的襯底旋塗一層電子束抗蝕劑，經前烘，利用存入電子束曝光機或聚焦離子束直寫系統的電路圖形對襯底進行曝 光、顯影、定影、清洗和後烘，得到帶有電路圖形的樣品；4) 然後在步驟3)製得的帶有電路圖形的樣品上，進行製備磁性金屬電路用的磁性金屬膜，所製備磁性金屬膜厚度為10-50納米；5) 將鍍膜後的樣品在丙酮溶液中浸泡10分鐘左右，輔以超聲清洗，將未曝光區域的金屬層隨電子束抗蝕劑層一起去除，獲得磁性金屬納米結構的邏輯門電 路。
6. 按權利要求5所述的磁性金屬納米結構的邏輯電路的製作方法，其特徵在於，所述的襯底的清洗採用丙酮、酒精和二次去離子水三步超聲清洗，每步各 3 5分鐘，然後用乾燥氮氣吹乾。
7. 按權利要求5所述的磁性金屬納米結構的邏輯電路的製作方法，其特徵在於，所述的製備磁性金屬電路用的磁性金屬膜方法，包括磁控濺射、電子束蒸 發或熱蒸發等普通金屬鍍膜工藝。
8. 按權利要求5所述的磁性金屬納米結構的邏輯電路的製作方法，其特徵在於，所述的磁性金屬膜層為鐵磁金屬或合金，或者是反鐵磁金屬或合金，所述 的磁性金屬膜層厚度為幾十到幾百納米。
9. 按權利要求5所述的磁性金屬納米結構的邏輯電路的製作方法，其特徵在於，所述的鐵磁金屬或合金包括鎳、鐵、鈷、坡墨合金或因瓦合金。
10. 按權利要求5所述的磁性金屬納米結構的邏輯電路的製作方法，其特徵在於，所述的反鐵磁金屬為錳；所述的反鐵磁金屬為鐵錳合金Fe100-xMnx: 30<x<100、鉻錳合金Cr100-xMnx: 30<x<100或銅錳合金Cu100-xMnx: 30<x<100;所述的反鐵磁金屬為過渡金屬釔、鑭或合金。
全文摘要
本發明涉及一種磁性材料納米結構邏輯電路，包括在在襯底上沉積磁性金屬層，並刻蝕出電路布線、輸入輸出信號的電極及引入工作電壓的電極；在電路布線中設置磁性金屬納米點接觸結構和與之配合的參考電阻，其參考電阻用金屬納米線表述，並且磁性金屬納米點與金屬納米線串聯之後，聯入恆壓電源兩端，由電源、磁性金屬納米點接觸結構和金屬納米線形成一個環路；金屬納米線，即參考電阻的大小與磁性金屬納米點接觸結構的低電阻態的電阻大小相同，金屬納米線的長度l和線寬d符合以下的公式R＝ρl/td。該製備方法簡單，只需一次沉積過程就可以完成整個電路，從而實現了納米邏輯電路的高效製作。
文檔編號H03K19/00GK101202543SQ20061016503
公開日2008年6月18日 申請日期2006年12月12日 優先權日2006年12月12日
發明者柯 夏, 鵬 徐, 李俊傑, 楊海方, 顧長志 申請人:中國科學院物理研究所