用於在SOI襯底特別是FDSOI襯底上製造的電晶體之間局部隔離的方法以及對應的集成電路與流程
2023-05-03 01:50:17 4
本發明的實施方式和實施例涉及集成電路，並且更特別地涉及製造在本領域人員已知為縮寫「SOI」的絕緣體上矽類型的襯底上、特別是本領域技術人員已知縮寫「FDSOI」的全耗盡絕緣體上矽類型的襯底上的例如相同導電類型的電晶體之間的電絕緣。
背景技術：
絕緣體上矽類型的襯底通常包括均勻厚度的例如矽或矽合金的半導體膜，位於通常稱作縮寫「BOX」(埋設氧化物)的埋設絕緣層上，埋設絕緣層自身位於例如半導體沉箱(caisson)的支撐襯底之上。
在FDSOI技術中，通常非常薄(幾個納米厚)的半導體膜全耗盡，這確保了良好的靜電控制。
當前，為了在這些電晶體之間製造絕緣，在製造電晶體之前在襯底中並且更特別地在半導體膜中製造通常稱作縮寫「STI」(淺溝槽隔離)的淺溝槽，以便於在半導體膜中形成相互電絕緣、並旨在用於容納通常相同導電類型的所述電晶體的至少兩個疇域(domain)。
然而，因為更特別地用於絕緣相同導電類型電晶體的有源區域(對應於半導體膜的所述疇域)之間的間距因為技術精細化而變得越來越小，通過光刻製造這些溝槽變得複雜。
技術實現要素：
根據一個實施方式，提出了以完全不同方式、並且以與現有CMOS製造方法兼容的方式製造該絕緣。
根據一個方面，提出了一種方法，包括在位於埋設絕緣層之上的半導體膜的第一區域的兩個疇域之間製造電絕緣，埋設絕緣層自身位 於支撐襯底之上，所述兩個疇域旨在用於支撐第一MOS電晶體(例如相同的P或N導電類型的電晶體)。
根據該方面的一般特徵，在形成第一電晶體的柵極區域之後執行所述絕緣的製造，並且包括：
－在半導體膜的第一區域之上形成第一圖案，第一圖案形成所述柵極區域和第一虛設柵極區域；
－向下局部刻蝕在兩個第一虛設柵極區域之間的半導體膜的第一部分直至埋設絕緣層；
－由至少一個絕緣材料(例如本領域技術人員已知縮寫為表示「預金屬介電質」的PMD的介電質)填充半導體膜的第一刻蝕部分以便於形成相互電絕緣的半導體膜的兩個疇域。
換言之，根據該方面，藉由如下事實存在與現有技術的區別：無需伴隨光刻約束而製造淺溝槽，並且在柵極製造之後通過簡單的刻蝕而製造絕緣。
根據第一實施方式，第一電晶體的源極和漏極區域的形成包括：
－由至少一個絕緣層覆蓋第一圖案和半導體膜的第一區域；
－除了所述至少一個絕緣層的覆蓋所述半導體膜的第一部分的部分(隨後將被刻蝕)之外，移除在第一圖案之間的所述至少一個絕緣層；
－除了由所述至少一個絕緣層所覆蓋的所述半導體膜的第一部分之外，在所述第一圖案之間的所述半導體膜的第一區域上第一外延第一半導體材料；
－所述局部刻蝕包括所述至少一個絕緣層、所述半導體膜的第一部分的刻蝕，以及外延區域的部分刻蝕。
在移除所述第一圖案之間的所述至少一個絕緣層期間，由重疊在支託該第一部分的兩個第一圖案之上的樹脂塊體保護所述至少一個絕緣層的覆蓋半導體膜的第一部分的部分。
通過光刻製造該重疊的樹脂塊體因此比現有技術中用於製造淺溝槽的光刻步驟更少約束。
方法可以進一步包括在與第一區域電絕緣的半導體膜的第二區域中和第二區域上製造第二導電類型的第二電晶體。
根據一個實施方式，第二電晶體的製造包括，在半導體膜的第二區域之上形成第二圖案，第二圖案形成第二電晶體的柵極區域和第二虛設柵極區域；第二電晶體的源極和漏極區域的形成包括在所述第二圖案之間的所述半導體膜的第二區域上第二半導體材料的第二外延，在第二外延期間由第一絕緣層保護半導體膜的位於兩個第一圖案之間的每個部分，在第一外延期間每個第二外延區域由第二絕緣層保護，所述半導體膜的第一部分(後續將被刻蝕)由兩個絕緣層保護。
半導體膜例如是矽或全耗盡矽合金的膜。
根據一個方面，提出了一種集成電路，包括：
－SOI類型的襯底，包括位於埋設絕緣層之上的半導體膜，埋設絕緣層自身位於支撐襯底之上，半導體膜包括第一區域；
－第一圖案，位於半導體膜的第一區域之上，形成了第一MOS電晶體的柵極區域和第一虛設柵極區域。
半導體膜的第一區域包括相互間隔開的兩個疇域，所述間隔由至少一個絕緣材料填充，並且位於兩個虛設柵極區域之間並且位於支撐襯底的區域之上而不具有任何絕緣溝槽。
根據一個實施例，集成電路包括至少一個第一金屬化層，由一部分位於所述間隔中的絕緣區域而與半導體膜分隔。
在一個實施例中，第一電晶體是相同第一導電類型的電晶體。
半導體膜可以包括與第一區域電絕緣的第二區域，支撐第二導電類型的第二電晶體。
有利地，半導體膜是矽或全耗盡矽合金的膜。
附圖說明
通過研習非限定性的實施方式和實施例的詳細說明以及附圖將使得本發明的其他優點和特徵變得明顯，其中：
－圖1至圖8示意性示出了本發明的實施方式和實施例。
具體實施方式
圖1部分地示出了包括FDSOI類型的襯底1的半導體晶片，包括支撐襯底10、埋設絕緣層11和半導體膜12。半導體膜12可以包括矽或矽合金。傳統地製造絕緣溝槽4，其將半導體膜分割為兩個區域Z1和Z2。
在第一區域Z1中，目的在於製造第一導電類型的電晶體，例如PMOS電晶體。在第二區域Z2中，目的在於製造第二導電類型的電晶體，例如NMOS電晶體。
此外，目的例如在於在區域Z1中製造在兩組PMOS電晶體之間的局部絕緣。
在半導體膜上已經形成了氧化物層20之後，沉積柵極材料21的層作為固體晶片，其被傳統地刻蝕以便於獲得一組均勻間隔的圖案21。這些圖案的一些將形成電晶體的絕緣柵極區域，其他將形成虛設柵極區域。所述圖案之間的均勻間隔促進了柵極材料層的光刻刻蝕。
在製造所述圖案之後，沉積例如氮化矽(SiN)的絕緣層22作為固體晶片，以便於覆蓋圖案21以及半導體膜12位於圖案之間的部分。
因此，如圖2中所示，採用樹脂掩模50覆蓋所述第一區域Z1，樹脂掩模在各向異性刻蝕的下一步驟期間將保護位於所述區域Z1中的所述絕緣層22。
隨後根據氮化物層(22)的傳統方法執行所述絕緣層的各向異性刻蝕以便於剝離在第二區域Z2的圖案之間的半導體膜12。
接著，在已經移除樹脂掩模50之後，在第二區域Z2的位於柵極區域21之間的區域上執行N類型材料的本質上傳統和已知的第一外延，以便於製造所述NMOS電晶體的抬升源極和漏極區域61。
應該在此注意，第一絕緣層22使其無法在區域Z1的圖案之間外延材料。
隨後，如圖3中所示，在整個晶片之上沉積例如氮化矽(SiN)的第二絕緣層23。
將在兩個虛設柵極區域240和241之間的子區域Z10中執行在PMOS電晶體之間局部絕緣的製造。
為此，使用傳統光刻以在子區域Z10中製造樹脂塊體51，其將保護絕緣層位於半導體膜12之上的部分220和230。
此外，該樹脂塊體重疊在所述虛設柵極區域240和241之上；例如40納米量級寬度L的該塊體的製造從光刻角度看比在子區域Z10中絕緣溝槽的製造更少約束，因為寬度L大於該溝槽的寬度。
除了該樹脂塊體之外，在區域Z2中也通過光刻製造第二樹脂塊體52。
隨後以傳統和各向異性方式刻蝕第一和第二絕緣層22和23以便於在並未由所述樹脂塊體51和52所保護的區域中剝離半導體膜。
接著移除所述樹脂塊體51和52，並且隨後在第一區域Z1位於圖案21之間的區域上執行P類型的第二傳統外延，以便於形成PMOS電晶體的抬升源極和漏極區域62。然而，因為由絕緣層的部分220和230保護了半導體膜的子區域Z10，因此在該區域中將不存在外延。
隨後如圖4中所示根據傳統方法執行整個晶片各向異性刻蝕，以便於刻蝕絕緣層22和23的部分220和230，並且接著刻蝕半導體膜12向下直至埋設絕緣層11。在該刻蝕期間，消耗了外延區域61和62的一部分。
因此，所述第一區域Z1分隔為兩個疇域d1和d2。這兩個疇域d1和d2之間的間隔7將由至少一個絕緣材料填充，如以下所見。
如圖5中所示，執行例如氧化矽層的保護層25的全晶片沉積。隨後根據傳統各向異性方法刻蝕所述層，以便於僅保留所述氧化矽層的垂直區域25。
所述垂直區域的目的是在下一個刻蝕步驟期間針對柵極區域21保護氮化矽的間隔物22和23。
接著全晶片沉積(圖6)例如氮化矽(SiN)的保護層26，本領域已知術語為SIPROT，以便於保護集成電路不必被矽化的元件(為了簡明目的在圖中並未展示所述元件)。
在掩蔽之後，隨後根據傳統方法在待矽化的區域中執行所述保護層26的各向異性刻蝕。
接著，如圖7中所述，執行傳統的矽化以便於在圖案21頂部上的外延區域61和62上形成金屬矽化物3。
隨後，如圖8中所示，全晶片沉積PMD(預金屬介電質)類型的絕緣材料9的層以便於將部件與集成電路的第一金屬化層M1絕緣。顯然，在製造金屬層M1的跡線之前，將以傳統方式在絕緣區域9中製造例如鎢的電接觸，以將有源區域(源極和/或漏極和/或柵極)連結至這些跡線。
特別地，絕緣材料9填充位於區域Z1的兩個疇域d1和d2之間的間隔7。因此在包括PMOS電晶體的疇域d1和d2之間完成了電絕緣。
最終獲得了包括SOI類型襯底1的集成電路IC，包括位於埋設絕緣層11之上的半導體膜12，埋設絕緣層自身位於支撐襯底10上。半導體膜分隔為兩個區域：包括PMOS電晶體的區域Z1和包括NMOS電晶體的區域Z2；第一區域Z1分隔為兩個子區域d1和d2，由形成了PMD絕緣層9一部分的至少一個絕緣材料填充兩個疇域之間的間隔7。
此外，間隔7位於支撐結構不具有任何絕緣溝槽的區域之上的虛設柵極區域240和241之間。