高效led驅動電路的製作方法

2023-07-19 22:38:31

專利名稱：高效led驅動電路的製作方法
技術領域：
本發明涉及電路設計領域,特別是涉及一種高效LED (light-emitting Diode)驅動電路。
背景技術：
LED背光碟機動電路廣泛應用於各種電子設備中，例如平板電腦和智慧型手機。而實驗發現在很多便攜電子系統中，LED屏的耗電能佔到整個系統耗電的一半或甚至更多。所以提高LED屏的效率，對於節能、減小發熱、延長鋰電池充滿電後的使用時間很有意義。現有技術中，LED背光碟機動晶片通常將功率NM0SFET(N型金屬-氧化物-半導體場效應電晶體)與控制電路集成在同一塊晶片上。其原因在於LED背光碟機動電路一般採用升壓電路，而升壓電路多採用脈衝寬度調製(PWM:Pulse Width Modulation)電路結構,此結構在反饋環路 控制中存在右半平面零點(RHPZ:Right Half-Plane Zero)，此類零點對反饋環路穩定性影響極壞，其頻域響應的影響是使增益增加20dB/頻程，同時相位減小90度。現有技術中為了實現反饋環路穩定性，通常採用電流模結構，即採樣一部分功率NM0SFET的電流，並注入採樣電流到反饋環路中。為了精確採樣功率NM0SFET的電流，常規技術是採用一個與功率NM0SFET類型、結構和版圖相同但尺寸較小的採樣電晶體，這樣就使得在同一晶片上集成該功率NM0SFET、採樣電晶體及控制電路的方案盛行。圖I是現有技術中的LED驅動電路的一種實現方式，其包括升壓輸出電路和升壓控制電路。所述升壓輸出電路包括依次串聯於輸入電壓VDD和地之間的電感LI、二極體Dl和電容Cl，以及串聯在電感LI和二極體Dl的中間節點和地之間的功率開關麗I (NM0SFET)，所述二極體Dl和電容Cl之間的節點為輸出節點Vout。一串或多串WLED (white light emitting diode)和電流反饋電阻Rs—起串聯在輸出節點Vout和地之間。所述升壓控制電路包括採樣開關麗SI (NM0SFET)、電流採樣電路和電流模控制電路。所述採樣開關麗SI和電流採樣電路共同來採樣所述功率開關麗I上流過的電流並得到所述功率開關MNl的採樣電流。所述電流模控制電路根據功率開關的採樣電流以及電流反饋電阻Rs得到的電流反饋電壓輸出開關控制信號來控制所述功率開關MNl的導通和截止，其中該採樣開關MNSl的導通和截止也由該開關控制信號來控制。在現有技術中，電流採樣電路、採樣開關麗SI、功率開關麗I和電流模控制電路通常集成在同一片晶片上，即虛線框110所包圍的部分。另一方面，該功率開關MNl的導通電阻越大其能量損耗越大(麗I導通時的導通損耗為I2. R，其中I為麗I的導通電流，R為麗I的導通電阻)，這樣導致LED驅動電路的效率較低；同時該功率開關MNl的柵極電容越大，使得LED驅動電路的開關損耗越大(開關損耗為1/2. C. V2. f，其中C為功率開關MNl的柵極電容，V為麗I的柵極電壓擺幅，f為麗I的開關頻率)，也導致LED驅動電路的效率較低。在能將功率開關和控制電路的集成在一起的電路工藝中，目前最先進的技術是採用 BCD(Bipolar CMOS (Complementary Metal Oxide Semiconductor) DM0S)的平面工藝，米用DMOS (Diffused Metal-Oxide Semiconductor)來設計功率開關MNl以期達到較小的導通電阻和柵極電容。但是這樣設計出的功率開關MNl的導通電阻和柵極電容還是較大。因此，有必要提出一種改進的技術方案來解決上述問題。

發明內容本發明的目的之一在於提供一種LED驅動電路，其具有成本低、效率聞等優點。為了實現上述目的，根據本發明的一方面，本發明提出一種LED驅動電路，其包括電感LI、二極體D1、電容Cl、功率開關、採樣開關、電流採樣電路和電流模控制電路。將電流採樣電路和電流模控制電路設置於第一晶片中，將功率開關和採樣開關設置於第二晶片中，第二晶片採用垂直溝槽柵工藝製造，第一晶片的製造工藝與第二晶片的不同。進一步的，電感LI、二極體Dl和電容Cl依次串聯於輸入電壓和地之間，功率開關串聯在電感LI和二極體Dl的中間節點和地之間，所述二極體Dl和電容Cl之間的節點為輸出節點。進一步的，所述採樣開關和電流採樣電路共同來採樣所述功率開關上流過的電流並得到所述功率開關的採樣電流，所述電流模控制電路根據功率開關的採樣電流以及電流反饋電壓輸出開關控制信號來控制所述功率開關和所述採樣開關的導通和截止。進一步的，所述採樣開關和所述功率開關均是NM0SEFT，所述採樣開關的漏極與所述功率開關的漏極相連，構成第二晶片的一個壓焊區，並與電感LI和二極體Dl的中間節點相連；所述採樣開關的柵極與所述功率開關的柵極相連，構成第二晶片的一個壓焊區，並與電流模控制電路的輸出端相連；所述功率開關的源極接地，構成第二晶片的一個壓焊區；所述採樣開關的源極接所述電流採樣電路，構成第二晶片的一個壓焊區。第一晶片與第二晶片封裝在一起。 更進一步的，所述功率開關和所述採樣開關的結構相同。所述功率開關包括N+襯底，形成於N+襯底上方的N-層，形成於N-層上方的P-阱，自P-阱的上表面向下延伸至N-層內的柵極，半圍繞所述柵極以將所述柵極隔離的柵氧層，自P-阱的上表面向下延伸至P-阱內的N+有源區和P+有源區，其中N+有源區形成功率開關的源極，P+有源區形成功率開關的襯體連接端，N+襯底形成功率開關的漏極，P+表示P型重摻雜，P-表示P型輕摻雜，N+表示N型重摻雜，N-表示N型輕摻雜。更進一步的，所述柵極的上表面暴露於所述柵氧層外，所述柵氧層為U形，P+有源區較N+有源區更遠離所述柵極，在所述柵極的兩側都設置有P+有源區和N+有源區，N+有源區和P+有源區相鄰接。更進一步的，所述功率開關的製造過程如下在低摻雜的原始晶圓底部進行N+注入；經過刻蝕形成的溝槽，氧化產生柵氧層，然後在溝槽澱積多晶矽形成柵極；進行摻雜注入，產生P-阱；進行N+注入，進行P+注入，以形成自P-阱的上表面向下延伸至P-阱內的N+有源區和P+有源區。更進一步的，所述電流採樣電路包括負電壓產生電路、第一 NMOS電晶體和第二NMOS電晶體、運算放大器，所述負電壓產生電路產生一個較比地電位更低的偏置電壓，所述運算放大器的一個輸入端連接所述功率開關的源極，另一個輸入端連接所述採樣開關的源極，輸出端連接第一 NMOS電晶體的柵極和第二 NMOS電晶體的柵極，第一 NMOS電晶體的漏極接所述採樣開關的源極，第一 NMOS電晶體的源極接所述負電壓產生電路產生的偏置電壓，第二 NMOS電晶體的源極接所述負電壓產生電路產生的偏置電壓，第二 NMOS電晶體上流過的電流就是得到的所述功率開關的採樣電流。再進一步的，採樣開關的寬長比等於功率開關的寬長比的1/K，其中K為大於I的自然數。與現有技術相比，本發明中的LED驅動電路，將控制電路設置於一塊晶片中，將功率開關和採樣開關設置於另一塊晶片中，並且將兩個晶片封裝在一起，採樣垂直溝槽柵工藝製造功率開關和採樣開關，這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和採樣開關。

為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對於本 領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其它的附圖。其中圖I為現有技術中的LED驅動電路的電路示意圖； 圖2為本發明中的LED驅動電路在一個實施例中的電路示意圖；圖3為採用垂直溝槽柵工藝製造出的功率開關和採樣開關的結構示意圖；圖4a_4d為採用垂直溝槽柵工藝製造出的功率開關和採樣開關的產品結構變化示意圖；圖5為本發明中的電流採樣電路在一個實施例中的結構示意圖，其同時也示出了功率開關和採樣開關。
具體實施方式為使本發明的上述目的、特徵和優點能夠更加明顯易懂，下面結合附圖和具體實施方式
對本發明作進一步詳細的說明。本文中的「連接」、「相接」、「接至」等涉及到電性連接的詞均可以表示直接或間接電性連接。此處所稱的「一個實施例」或「實施例」是指可包含於本發明至少一個實現方式中的特定特徵、結構或特性。在本說明書中不同地方出現的「在一個實施例中」並非均指同一個實施例，也不是單獨的或選擇性的與其他實施例互相排斥的實施例。本發明提出了一種低成本、高效的LED驅動電路。在該LED驅動電路中，將控制電路(包括電流採樣電路和電流模控制電路)設置於一塊晶片中，將功率開關和採樣開關設置於另一塊晶片中，並將兩個晶片封裝在一起。特別的，採樣垂直溝槽柵工藝來製造功率開關和採樣開關，這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和採樣開關。該LED驅動電路可以用於顯示屏背光系統中。圖2為本發明中的LED驅動電路在一個實施例中的電路示意圖。如圖2所示，所述LED驅動電路包括電感LI、二極體Dl、電容Cl、功率開關麗I、採樣開關^Sl、電流採樣電路和電流模控制電路。其中，電感LI、二極體Dl和電容Cl依次串聯於輸入電壓VDD和地之間，功率開關麗I串聯在電感LI和二極體Dl的中間節點和地之間，所述二極體Dl和電容Cl之間的節點為輸出節點Vout。兩串WLED(white light emitting diode)串聯,之後與電流反饋電阻Rs —起串聯在輸出節點Vout和地之間。在其它示例中，也可以只有一串WLED，或更多串WLED0所述採樣開關麗SI和電流採樣電路共同來採樣所述功率開關麗I上流過的電流並得到所述功率開關MNl的採樣電流。所述電流模控制電路根據功率開關的採樣電流以及電流反饋電阻Rs得到的電流反饋電壓輸出開關控制信號來控制所述功率開關MNl的導通和截止，其中該採樣開關MNSl的導通和截止也由該開關控制信號來控制。在圖2中的LED驅動電路中，將電流採樣電路和電流模控制電路設置於第一晶片210中，將功率開關和採樣開關設置於第二晶片220中。可以將兩個晶片封裝在一起，可以節省一個封裝成本。第一晶片210中採用合適的製造工藝(比如CMOS工藝，Bipolar CMOS工藝或其他現有的適合控制電路的工藝)製造，第二晶片220採用垂直溝槽柵工藝製造。也就是說，第一晶片210和第二晶片220所採用的半導體製造工藝不同。
採樣開關麗SI和所述功率開關麗I均為NM0SFET (N型金屬-氧化物-半導體場效應電晶體)。所述採樣開關MNSl的漏極與所述功率開關MNl的漏極相連，構成第二晶片220的DN端(或稱DN壓焊區)。所述採樣開關麗SI的柵極與所述功率開關麗I的柵極相連，並構成第二晶片220的G端(或稱G壓焊區)。所述功率開關MNl的源極接地，構成第二晶片的S端(或稱S壓焊區)，所述採樣開關麗SI的源極接所述電流採樣電路，構成第二晶片的NS端(或稱NS壓焊區)。這樣，第二晶片220就具有四個壓焊區S端、G端、DN端、NS端。由於功率開關麗I和採樣開關麗SI採用垂直溝槽柵工藝，這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和採樣開關。圖3為採用垂直溝槽柵工藝製造出的功率開關和採樣開關(即第二晶片220)的結構示意圖，所述功率開關MNl與所述採樣開關MNSl結構完全相同。如圖3所示，所述功率開關麗I包括N+襯底，形成於N+襯底上方的N-層，形成於N-層上方的P-阱，自P-阱的上表面向下延伸至N-層內的柵極，半圍繞所述柵極(斜線填充區域)以將所述柵極隔離的柵氧層，自P-阱的上表面向下延伸至P-阱內的N+有源區和P+有源區。所述柵極的上表面暴露於所述柵氧層外，所述柵氧層為U形，P+有源區較N+有源區更遠離所述柵極，在所述柵極的兩側都設置有P+有源區和N+有源區，N+有源區和P+有源區相鄰接。其中N+有源區形成功率開關麗I的源極，P+有源區形成功率開關MNl的襯體連接端，N+襯底形成功率開關MNl的漏極。P+表示P型重摻雜，P-表示P型輕摻雜，N+表示N型重摻雜，N-表示N型輕摻雜。由於所述採樣開關MNSl與功率開關MNl的結構完全相同，因此不再重複介紹採樣開關MNSl的結構，兩者的連接關係也在上文介紹過，此處不再贅述。圖4a_4d為採用垂直溝槽柵工藝製造出的功率開關和採樣開關的產品結構變化示意圖，其示出了各個工藝步驟後得到的半成品以及最終成品。以下結合圖4a_4d具體介紹如圖3所示的第二晶片的製造過程。第一步，在低摻雜(N-)的原始晶圓底部進行N+注入，得到圖4a所示的結構。第二步，經過刻蝕形成的溝槽，氧化產生柵氧層，然後在溝槽澱積多晶矽形成柵極，得到如圖4b所示。第三步，進行摻雜注入，產生P-阱，如圖4c所示。第四步，先進行N+注入，然後進行P+注入，以形成自P-阱的上表面向下延伸至P-阱內的N+有源區和P+有源區，如圖4d所示。這樣就形成了圖3中的第二晶片。這裡，也可以先進行P+注入，然後進行N+注入。到此為止，基本器件結構已經形成。為了簡化描述，與現有技術完全相同的工藝步驟被省略描述，例如通過刻蝕，濺射金屬產生接觸孔，以便使金屬連接各N+、P+電極或多晶矽柵極；澱積金屬層以便形成互聯；澱積鈍化層，並刻蝕產生壓焊區開口(PAD Opening)等。其他各種現有技術中改善器件特性，改善良率的常規工藝步驟也可以被加入來改善工藝性能，為了簡化描述，此處也省略，這些措施不影響本發明的適用範圍。圖5為本發明中的電流採樣電路在一個實施例中的結構示意圖，其同時也示出了 包括功率開關和採樣開關的第二晶片220。所述電流採樣電路包括負電壓產生電路、NMOS (N型金屬-氧化物-半導體)電晶體MNC2和MNCl、運算放大器OP。所述負電壓產生電路產生一個比地電位更低的偏置電壓VN。各種負電壓產生電路可以用於實現該功能，例如基於開關電容的電荷泵電路，由於此次所消耗的電流很小，一般為微安級，所以可以採用較小的電容即可實現，這些電容可以在晶片中集成。所述運算放大器的一個輸入端連接所述功率開關MNl的源極S，另一個輸入端連接所述採樣開關MNSl的源極NS，輸出端連接NMOS電晶體MNCl的柵極和NMOS電晶體MNC2的柵極。所述NMOS電晶體MNCl的漏極接所述採樣開關MNSl的源極，所述NMOS電晶體MNCl的源極接所述負電壓產生電路產生的偏置電壓VN。所述NMOS電晶體MNC2的源極接所述負電壓產生電路產生的偏置電壓VN，所述WOS電晶體MNC2上流過的電流就是所述功率開關麗I的採樣電流。採樣開關麗SI的柵極和功率開關麗I的柵極電壓相等，麗SI的漏極電壓和麗I的漏極電壓相等，同時通過運算放大器OP構成負反饋將NS節點電壓調整等於節點S的電壓。當麗SI和麗I都工作在線性區時，兩者都表現如電阻，由於其源極、漏極、柵極的電壓都分別相等，所以其導通電阻之比等於其寬長比之比，這樣兩者的電流就構成鏡像關係。如果麗SI的寬長比等於麗I的寬長比的1/K，則麗SI的電流等於麗I的電流的1/K，其中K為大於I的自然數，比如為1000。同樣的，MNCl和MNC2構成電流鏡，其電流之比等於其寬長比之比。例如假設MNCl和MNC2的寬度和長度都相等，則MNCl的電流等於MNC2的電流。這樣MNC2的輸出電流就等於麗I電流的1/K，這樣得到麗I的採樣電流。上述說明已經充分揭露了本發明的具體實施方式
。需要指出的是，熟悉該領域的技術人員對本發明的具體實施方式
所做的任何改動均不脫離本發明的權利要求書的範圍。相應地，本發明的權利要求的範圍也並不僅僅局限於前述具體實施方式
。
權利要求
1.一種LED驅動電路，其特徵在於，其包括電感LI、二極體D1、電容Cl、功率開關、採樣開關、電流採樣電路和電流模控制電路， 將電流採樣電路和電流模控制電路設置於第一晶片中，將功率開關和採樣開關設置於第二晶片中， 第二晶片採用垂直溝槽柵工藝製造，第一晶片的製造工藝與第二晶片的不同。
2.根據權利要求I所述的LED驅動電路，其特徵在於，電感LI、二極體Dl和電容Cl依次串聯於輸入電壓和地之間，功率開關串聯在電感LI和二極體Dl的中間節點和地之間，所述二極體Dl和電容Cl之間的節點為輸出節點。
3.根據權利要求I所述的LED驅動電路，其特徵在於，所述採樣開關和電流採樣電路共同來採樣所述功率開關上流過的電流並得到所述功率開關的採樣電流，所述電流模控制電路根據功率開關的採樣電流以及電流反饋電壓輸出開關控制信號來控制所述功率開關和所述採樣開關的導通和截止。
4.根據權利要求1-3任一所述的LED驅動電路，其特徵在於，所述採樣開關和所述功率開關均是NMOSEFT，所述採樣開關的漏極與所述功率開關的漏極相連，構成第二晶片的一個壓焊區，並與電感LI和二極體Dl的中間節點相連；所述採樣開關的柵極與所述功率開關的柵極相連，構成第二晶片的一個壓焊區，並與電流模控制電路的輸出端相連；所述功率開關的源極接地，構成第二晶片的一個壓焊區；所述採樣開關的源極接所述電流採樣電路，構成第二晶片的一個壓焊區。
5.根據權利要求4所述的LED驅動電路，其特徵在於，第一晶片與第二晶片封裝在一起。
6.根據權利要求4所述的LED驅動電路，其特徵在於，所述功率開關和所述採樣開關的結構相同， 所述功率開關包括N+襯底，形成於N+襯底上方的N-層，形成於N-層上方的P-阱，自P-阱的上表面向下延伸至N-層內的柵極，半圍繞所述柵極以將所述柵極隔離的柵氧層，自P-阱的上表面向下延伸至P-阱內的N+有源區和P+有源區，其中N+有源區形成功率開關的源極，P+有源區形成功率開關的襯體連接端，N+襯底形成功率開關的漏極，P+表示P型重摻雜，P-表不P型輕摻雜，N+表不N型重摻雜，N-表不N型輕摻雜。
7.根據權利要求6所述的LED驅動電路，其特徵在於，所述柵極的上表面暴露於所述柵氧層外，所述柵氧層為U形，P+有源區較N+有源區更遠離所述柵極，在所述柵極的兩側都設置有P+有源區和N+有源區，N+有源區和P+有源區相鄰接。
8.根據權利要求6所述的LED驅動電路，其特徵在於，所述功率開關的製造過程如下 在低摻雜的原始晶圓底部進行N+注入； 經過刻蝕形成的溝槽，氧化產生柵氧層，然後在溝槽澱積多晶矽形成柵極； 進行摻雜注入，產生P-阱； 進行N+注入，進行P+注入，以形成自P-阱的上表面向下延伸至P-阱內的N+有源區和P+有源區。
9.根據權利要求4所述的LED驅動電路，其特徵在於，所述電流採樣電路包括負電壓產生電路、第一 NMOS電晶體和第二 NMOS電晶體、運算放大器， 所述負電壓產生電路產生一個較比地電位更低的偏置電壓，所述運算放大器的一個輸入端連接所述功率開關的源極，另一個輸入端連接所述採樣開關的源極，輸出端連接第一 NMOS電晶體的柵極和第二 NMOS電晶體的柵極，第一 NMOS電晶體的漏極接所述採樣開關的源極，第一 NMOS電晶體的源極接所述負電壓產生電路產生的偏置電壓，第二 NMOS電晶體的源極接所述負電壓產生電路產生的偏置電壓，第二 NMOS電晶體上流過的電流就是得到的所述功率開關的採樣電流。
10.根據權利要求9所述的LED驅動電路，其特徵在於，採樣開關的寬長比等於功率開關的寬長比的1/K，其中K為大於I的自然數。
全文摘要
本發明提供一種LED驅動電路，其包括電感L1、二極體D1、電容C1、功率開關、採樣開關、電流採樣電路和電流模控制電路。將電流採樣電路和電流模控制電路設置於第一晶片中，將功率開關和採樣開關設置於第二晶片中。第二晶片採用垂直溝槽柵工藝製造，第一晶片的製造工藝與第二晶片的不同。這樣可以實現成本更低、導通電阻更低且柵極電容更小的功率開關和採樣開關。
文檔編號H05B37/02GK102970795SQ201210451290
公開日2013年3月13日 申請日期2012年11月12日 優先權日2012年11月12日
發明者王釗 申請人:無錫中星微電子有限公司