滿幅輸入輸出的運算放大器的製作方法

2023-07-19 19:14:31

專利名稱：滿幅輸入輸出的運算放大器的製作方法
技術領域：
本發明涉及運算放大器電路，特別涉及一種滿幅輸入輸出的運算放 大器°
背景技術：
運算放大器是模擬集成電路中的一個重要模塊，在M0S管的特徵尺寸 和電源電壓不斷下降的情況下，對於一個運算放大器，我們不但希望它的 輸入和輸出仍然有大的動態範圍，而且希望輸出級仍然有較強的驅動能力。 這個時候，滿幅輸入輸出(rail-to-rail)的放大器就變得尤為重要。
一個典型的rail-to-rail放大器的結構框圖如圖l所示，包括互補差分 對輸入級、AB類輸出級、跨導g浪制電路及偏置電路。通常的rail-to-rail 運放採用兩級結構，如圖2所示，為了使共模輸入電壓可以達到滿幅，採用 PMOS和麗OS互補差分輸入對並聯的形式作為輸入級，Ip、 In分別作為PMOS 輸入對和NMOS輸入對的電流源。在共模電壓變化範圍內輸入級跨導gm會隨 之發生改變，為了使頻率補償變得簡單，就需要恆定的跨導gm，為了保持 跨導在輸入共模範圍內恆定，還須加入一個跨導控制電路，輸出級用AB類 輸出級實現，傳統的結構是將輸入級與AB類輸出級直接級聯。如圖2所示， M0S管麗1、麗2和MP1、 MP2分別為麗0S差分輸入對和PM0S差分輸入對，麗l 與麗2的源極相連，接電流源In，柵極接輸入差分信號Vp、 Vn，漏極分別接 M0S管M5、 M6的漏極；M0S管M5-M8為共源共柵結構M5與M6的柵相連，並與M7的漏相連，漏極分別與M7、 M8的源相連，源極接電源電壓，M7與M8共柵， 接偏置電壓Vbl;同樣，MP1與MP2的源極相連，接電流源Ip，柵極接輸入差 分信號Vp、 Vn，漏極分別與電流源Ibl、 Ib2相連，並與M0S管M9、 M10的源 相連，M9、 M10共柵，接偏置電壓Vb2，漏極分別與M7、 M8漏極相連，由此構 成互補差分對的輸入級。AB類輸出級部分的連接關係如下MOS管Mol與Mo2 為懸浮電壓源，Mol的源與Mo2的漏相連，接電流源Ib3; Mol的漏與Mo2的源 相連，接電流源Ib4; M0S管Mo3與Mo4為二極體連接，Mo3的柵接於Mo4的源， Mo4的柵接於Mol柵極，並與電流源Ib5相連；同樣M0S管Mo5與Mo6也為二極 管連接，Mo5的柵接於Mo2柵極，並與電流源Ib6相連；M0S管Mo7的漏與Mo8 的漏相連輸出信號，柵分別與Mol的源和漏相連。輸入級與輸出級的連接關 系是將M10的漏直接與Mol的漏相連。由於懸浮電壓源的偏置電流源Ib4、 Ib3 與輸入級的有源負載並聯，會在一定程度上導致增益的降低，同時較大的 電流源還會帶來較大的噪聲和失調電壓。

發明內容
本發明要解決的技術問題是提供一種滿幅輸入輸出的運算放大器，該 滿幅輸入輸出的運算放大器能保持共模輸入範圍內跨導恆定。
為解決上述技術問題，本發明的滿幅輸入輸出的運算放大器，包括 跨導控制電路及PMOS、麗0S並聯的互補差分對的輸入級，其特徵在於， 跨導控制電路包括開關電晶體一 MSW1、開關電晶體二 MSW2及電流鏡一、 電流鏡二， NM0S差分對的源端接開關電晶體一的源極、電流鏡一的輸出 端及電流源一 In, PM0S差分對的源端接開關電晶體二的源極、電流鏡二的 輸出端及電流源二 Ip，開關電晶體一的漏極接炮流鏡二的輸入端，開關電晶體二的漏極接電流鏡一的輸入端，PM0S、麗0S互補差分對柵極接輸 入差分信號,漏端接有源負載；電流源一等於電流源二，電流鏡一、電流 鏡二為l: 3的電流鏡。
本發明的滿幅輸入輸出的運算放大器，可以是PM0S管M5-M8、麗0S 管M9-M12分別為醒0S與PM0S差分對的有源負載，M5與M6共柵且柵極 與M7漏極連接，M7與M8共柵，源極分別與M5、 M6漏極及一差分對的兩 個漏極連接；M9-M12結構與M5-M8相同；M7漏極與懸浮電壓源的M0S管 Mol源極及Mo2漏極相連，M8漏極與懸浮電壓源的M0S管Mol，源極及 Mo2，漏極相連，M9漏極與Mol漏極和Mo2源極相連，M10漏極與Mol， 漏極和Mo2'源極相連，Mol'漏極和源極分別接AB類輸出級輸出MOS管 的柵極。
本發明的滿幅輸入輸出的運算放大器在現有的滿幅輸入輸出運放的 基礎上，採用上下不對稱的電流源控制輸入管的電流，以實現共模範圍內 的恆定跨導。並將AB類輸出級與輸入級的有源負載結合起來，將AB類輸 出級的懸浮電壓源用有源負載進行偏置，從而運放的噪聲和失調電壓僅來 自輸入管和有源負載，在實現滿幅輸出的基礎上，達到減小噪聲、降低輸 入失調電壓的目的。


下面結合附圖及具體實施方式
對本發明作進一步詳細說明。
圖1是典型的rail-to-rail放大器的結構框圖2是傳統的輸入級與AB類輸出級級聯電路；
圖3是本發明的滿幅輸入輸出的運算放大器一實施方式電路圖。.
具體實施例方式
為了使滿幅輸入輸出的運算放大器共模輸入電壓可以達到滿幅，採
用PM0S和麗0S差分輸入對並聯的形式作為輸入級，在共模電壓變化範圍 內輸入級跨導gm也會隨之發生改變，為了使頻率補償變得簡單，就需要 恆定的gm。由^=^^77 + 7^可知，當共模電壓很高時，PM0S輸入對 管將截止，此時僅有麗OS輸入對工作，因此^=7^;相同地，當共模 電壓很低時，僅有PMOS輸入對正常工作，g =^77。若^=足，i,厶， 則共模電壓很高和很低時，gm會變為原來的一半。其中^=々 ,即
& = ^%。因此要得到恆定的gm，可以使電流增大到原來的4倍。
基於以上原理，本設計滿幅輸入輸出的運算放大器採用開關和電流
鏡控制輸入管內的電流，實現恆定gm。本發明的滿幅輸入輸出的運算放 大器的一實施方式如圖3所示，開關電晶體MSW1源極與N型差分輸入對 的MOS管,l、 MN2源極相連，柵極接偏置電壓Vb4，漏極與M0S管M3漏 極相連，M3的漏與柵相連，且連於M0S管M4的柵極，源極與M4的源相 連接於電源電壓，M4的漏與P型差分輸入對的M0S管MP1的源相連；同 樣，開關電晶體MSW2源極與P型差分輸入對的M0S管MP1源極相連，柵 極接偏置電壓Vb3，漏極與M1漏極相連，M0S管M1的漏與柵相連，且連 於M0S管M2的柵極，源極與M2的源相連接於地，M2的漏與麗l的源相 連。其中M0S管Ml、 M2， M3、 M4的寬長比均為1: 3， PM0S輸入對和隨0S 輸入對的電流源相等，即lp二In， Vb3、 Vb4為MSW2、 MSW1提供直流偏置。 當共模電壓升高，使lU〈Vtp， PMOS輸入對截止，麗l源極電位抬高，使 得MSW1截止，此時MSW2導通，將電流源Ip通過1: 3的電流鏡Ml、 M2鏡像到麗0S差分對的源極，使得麗0S差分對中的電流增大到原來的4 倍。同理，當共模電壓很低，使lU〈Vtn， MP1源極電位降低，使得MSW2 截止，此時MSW1導通，PM0S差分對的電流也增大到原來的4倍。當共模 電壓的值使得IVGSMPI 〉V如且IVGSMNI 〉Vtn時，PMOS和麗OS差分對均導通，此時 MS1和MS2截止，從而保證了 gm在共模電壓範圍內保持不變。
本發明的滿幅輸入輸出的運算放大器的輸入級與AB類輸出級的結構 如圖4所示，互補的差分輸入對與圖3中的結構相同，而對輸出級做了一 些改進，即將懸浮電壓源與輸入級的有源負載相結合。MOS管M5-M8、 M9-M12分別為麗OS與PMOS輸入管的有源負載，結構對稱。M5與M6共柵， 且與M7漏極連接，M7與M8共柵，源極分別與M5、 M6漏極連接。M9-M12 結構與M5-M8相同。M7漏極與MOS管Mol源極和MOS管Mo2漏極相連， M8漏極與M0S管Mo1，源極和M0S管Mo2，漏極相連，M9漏極與Mol漏極 和Mo2源極相連，M10漏極與Mor漏極和Mo2'源極相連，Mol，漏極和 源極分別接AB類輸出級輸出M0S管的柵極。輸出級的其它連接關係與圖 3相同。將AB類輸出級與輸入級的有源負載結合起來，用有源負載進行 偏置，從而運放的噪聲和失調電壓僅來自輸入管和有源負載，達到了減小 噪聲和失調的目的。
本發明的滿幅輸入輸出的運算放大器在現有的滿幅輸入輸出運放的 基礎上，採用上下不對稱的電流源控制輸入管的電流，以實現共模範圍內 的恆定跨導。並將AB類輸出級與輸入級的有源負載結合起來，將AB類輸 出級的懸浮電壓源用有源負載進行偏置，從而運放的噪聲和失調電壓僅來 自輸入管和有源負載，在實現滿幅輸出的基礎上，達到減小噪聲、降低輸入失調電壓的目的。
本設計採用上下不對稱的電流源實現了一種滿幅輸入恆定跨導的兩 級運算放大器結構，採用與有源負載相結合的AB類輸出級有效地降低了 輸入失調電壓和噪聲。本設計具有滿幅輸入輸出、高增益、良好的頻率特
性、低噪聲和低輸入失調電壓的特點。電源電壓3.3V,輸入共模範圍在 Q 3.3V，增益達到87dB。
權利要求
1、一種滿幅輸入輸出的運算放大器，包括跨導控制電路及PMOS、NMOS並聯的互補差分對的輸入級，其特徵在於，跨導控制電路包括開關電晶體一(MSW1)、開關電晶體二(MSW2)及電流鏡一、電流鏡二，NMOS差分對的源端接開關電晶體一的源極、電流鏡一的輸出端及電流源一(In)，PMOS差分對的源端接開關電晶體二的源極、電流鏡二的輸出端及電流源二(Ip)，開關電晶體一的漏極接電流鏡二的輸入端，開關電晶體二的漏極接電流鏡一的輸入端，PMOS、NMOS互補差分對柵極接輸入差分信號；電流源一等於電流源二，電流鏡一、電流鏡二為13的電流鏡。
2、 根據權利要求1所述的滿幅輸入輸出的運算放大器，其特徵在於， 電流鏡一為一基本麗OS電流鏡，由兩個NMOS管組成，兩個麗0S管源極 接相接，一個NMOS管的漏極同兩個麗OS管柵極相接作為參考電流輸入端， 另一個NM0S管的漏極作為電流鏡電流輸出端；電流鏡為二為基本PM0S 電流鏡，由兩個PMOS管組成，兩個PMOS管源極接相接， 一個PM0S管的 漏極同兩個PM0S管柵極相接作為參考電流輸入端，另一個PM0S管的漏極 作為電流鏡電流輸出端；電流鏡輸入端的M0S管同輸出端的M0S管的寬長 比為1: 3。
3、 根據權利要求1所述的滿幅輸入輸出的運算放大器，其特徵在於， PM0S、麗0S互補差分對漏端接有源負載，PM0S管M5-M8、 NM0S管M9-M12 分別為麗0S與PM0S差分對的有源負載，M5與M6共柵且柵極與M7漏極 連接，M7與M8共柵，源極分別與M5、 M6漏極及一差分對的兩個漏極連 接；M9-M12結構與M5-M8相同；M7漏極與懸浮電壓源的M0S管Mol源極及Mo2漏極相連，M8漏極與懸浮電壓源的M0S管Mol'源極及Mo2'漏極 相連，M9漏極與Mol漏極和Mo2源極相連，MIO漏極與Mol，漏極和Mo2， 源極相連，Mol'漏極和源極分別接AB類輸出級輸出MOS管的柵極。
全文摘要
本發明公開了一種滿幅輸入輸出的運算放大器，在現有的滿幅輸入輸出運算放大器的基礎上，採用上下不對稱的電流源控制輸入管的電流，NMOS差分對的源端接開關電晶體一的源極、電流鏡一的輸出端及電流源一，PMOS差分對的源端接開關電晶體二的源極、電流鏡二的輸出端及電流源二，開關電晶體一的漏極接電流鏡二的輸入端，開關電晶體二的漏極接電流鏡一的輸入端，PMOS、NMOS互補差分對柵極接輸入差分信號；電流源一等於電流源二，電流鏡一、電流鏡二為1∶3的電流鏡。本發明的滿幅輸入輸出的運算放大器能保持共模輸入範圍內跨導恆定。
文檔編號H03F3/45GK101459412SQ20071009444
公開日2009年6月17日 申請日期2007年12月13日 優先權日2007年12月13日
發明者朱紅衛, 璐 郭 申請人:上海華虹Nec電子有限公司