用於低速通信的多串行接口復用電路的製作方法

2023-07-08 06:01:41 2

專利名稱：用於低速通信的多串行接口復用電路的製作方法
技術領域：
本實用新型涉及一種利用CPLD可編程控制邏輯晶片對內部串口進行復用擴展，並提供外部多個串行接口數據交換的用於低速通信的多串行接口復用電路。
背景技術：
在實際應用中，我們會遇到很多這樣的情況，外部有很多設備需要連接在一起進行通訊，設備的通訊埠多為RS-232接口。外部設備要共享一個或兩個內部主控串口，同時外部設備間也要實現彼此間數據的交換，這種情況在應用中很麻煩。雖然目前市場上有現成的多串口通信處理器件，但是在一些需要連接多個串口設備的場合，現有晶片可能存在成本、集成度、埠數等方面的問題。

發明內容
本實用新型的目的在於克服現有技術中存在的不足而提供一種利用CPLD可編程控制邏輯晶片的用於低速通信的多串行接口復用電路。
本實用新型的目的是這樣實現的CPLD可編程控制邏輯晶片的UT1RX輸入埠和UT1TX輸出埠同一個串口轉換晶片MAX3232的R1OUT輸出埠和T1IN輸入埠相連接，CPLD可編程控制邏輯晶片的UT2RX輸入埠和UT2TX輸出埠同該串口轉換晶片MAX3232的R2OUT輸出埠和T2IN輸入埠相連接，構成數據交換電路；CPLD可編程控制邏輯晶片的UT3RX輸入埠和UT3TX輸出埠同另一個串口轉換晶片MAX3232的R1OUT輸出埠和T1IN輸入埠相連接，CPLD可編程控制邏輯晶片的UT4RX輸入埠和UT4TX輸出埠同該串口轉換晶片MAX3232的R2OUT輸出埠和T2IN輸入埠相連接，構成數據交換電路。
CPLD可編程控制邏輯晶片的XD1輸入埠和MTXD1輸出埠與主處理器內部串口一的TXD輸出埠和RXD輸入埠相連接，CPLD可編程控制邏輯晶片的MRXD2輸入埠和MTXD2輸出埠與主處理器內部串口二的TXD輸出埠和RXD輸入埠相連接，CPLD可編程控制邏輯晶片的I/O埠CTL0～CTL4與主處理器的五個控制信號線相連接。
一個串口轉換晶片MAX3232的T1OUT輸出埠和T1IN輸入埠與外部串口一的PCRX1輸入埠和PCTX1輸出埠相連接，同一個串口轉換晶片MAX3232的T2OUT輸出埠和T2IN輸入埠與外部串口二的PCRX2輸入埠和PCTX2輸出埠相連接；另一個串口轉換晶片MAX3232的T1OUT輸出埠和T1IN輸入埠與外部串口一的PCRX3輸入埠和PCTX3輸出埠相連接，同一個串口轉換晶片MAX3232的T2OUT輸出埠和T2IN輸入埠與外部串口二的PCRX4輸入埠和PCTX4輸出埠相連接。
本實用新型的基本特徵是採用CPLD可編程邏輯控制晶片，提供一個多路輸入選擇機制，通過內部邏輯的控制，決定的具體交換方式。這種交換可以在電路正在使用過程中改變，而不會影響電路的性能。本實用新型設計電路中TTL電平與CMOS電平兼容，能夠提供2串口到4路串口的任意交換復用，外部的通信接口可以是RS232，也可以是RS485。
本實用新型採用這種電路，可以在CPLD可編程控制邏輯晶片中集成更多的設計邏輯，達到降低成本、提高集成度以及增加產品設計保密性的效果。


圖1為本實用新型的原理框圖。
圖2為本實用新型的電路原理圖。
具體實施方式
如圖1、2所示，本實用新型的CPLD可編程控制邏輯晶片1的UT1RX輸入埠和UT1TX輸出埠同一個串口控制晶片(MAX3232)2的R1OUT輸出埠和T1IN輸入埠相連接，CPLD可編程控制邏輯晶片1的UT2RX輸入埠和UT2TX輸出埠同該串口控制晶片(MAX3232)2的R2OUT輸出埠和T2IN輸入埠相連接，構成數據交換電路；CPLD可編程控制邏輯晶片1的UT3RX輸入埠和UT3TX輸出埠同另一個串口控制晶片(MAX3232)3的R1OUT輸出埠和T1IN輸入埠相連接，CPLD可編程控制邏輯晶片1的UT4RX輸入埠和UT4TX輸出埠同該串口控制晶片(MAX3232)3的R2OUT輸出埠和T2IN輸入埠相連接，構成數據交換電路。
CPLD可編程控制邏輯晶片1的MRXD1輸入埠和MTXD1輸出埠與主處理器內部串口一的TXD輸出埠和RXD輸入埠相連接，CPLD可編程控制邏輯晶片1的MRXD2輸入埠和MTXD2輸出埠與主處理器內部串口二的TXD輸出埠和RXD輸入埠相連接，CPLD可編程控制邏輯晶片1的I/O埠CTL0～CTL4與主處理器的五個控制信號線相連接。
一個串口控制晶片(MAX3232)2的T1OUT輸出埠和T1IN輸入埠與外部串口一的PCRX1輸入埠和PCTX1輸出埠相連接，同一個串口控制晶片(MAX3232)2的T2OUT輸出埠和T2IN輸入埠與外部串口二的PCRX2輸入埠和PCTX2輸出埠相連接；另一個串口控制晶片(MAX3232)3的T1OUT輸出埠和T1IN輸入埠與外部串口一的PCRX3輸入埠和PCTX3輸出埠相連接，同一個串口控制晶片(MAX3232)3的T2OUT輸出埠和T2IN輸入埠與外部串口二的PCRX4輸入埠和PCTX4輸出埠相連接。
如圖1所示，本實用新型設計外部預留4個連接串口，內部預留2個連接串口，通過CPLD可編程邏輯控制晶片來實現內外串口的交換型互通和外部串口的交叉互通。我們知道標準的RS-232接口的連接線有DCD、CTS、RTS、RI、TXD、RXD、DTR，DSR等組成，而在現實應用中一般多採用簡易串口連接，即只使用RXD和TXD數據收發線。本設計基於簡易串口來實現的，其大致功能描述如下系統內部主處理器提供兩個的內部串口接口，主處理器的內部串口1和內部串口1的RXD和TXD數據收發線與RXD和TXD數據收發線分別與CPLD可編程邏輯控制的兩組數據輸入輸出埠連接，主處理器通過控制信號號與CPLD可編程邏輯控制連接實現對CPLD可編程邏輯控制的控制來決定具體的交換方式，CPLD的四組數據輸入輸出埠分別與四個外部串口接口電路連接，實現與外部設備串口的連接。
由圖1所示，可以看出設計中採用了兩個交換模塊，即內部交換模塊和外部交換模塊，內部交換模塊的功能是實現內部串口間的倒換，外部交換模塊的功能是實現外部串口與內部串口間的映射和外部串口與外部串口之間的映射。從而實現內部串口可以映射到任意外部串口和任意外部串口映射到任意外部其它串口的功能。交換模塊採用ALTERA公司的可編程邏輯器件EMP3064ATC100來實現的，該晶片在同等可編程邏輯器件種是一種成本比較低廉的。
如圖2所示，對交換方式的設置使用了5個控制信號，分別連接CPLD可編程邏輯控制晶片的CTL0～CTL4埠，通過預置控制信號的埠狀態(狀態為0或為1)來實現。在具體應用中該控制信號是由主控制器來控制完成的，控制信號的具體映射如表一
表一控制信號和對應埠輸出

注在上表所列，SUx表示為外部串口，MUx表示為內部串口。在表格內有內容的部分表示為對應關係。例如SU1列中MU1表示MU1映射到SU1埠，映射時內部串口均為主設備，外部設備串口為從設備。另外需要註明的是SU1對應SU1表示本串口環回，當埠狀態設置為11111時為所有埠自身環回。
如圖2所示，整個復用電路包括一個CPLD可編程邏輯控制晶片1和兩個MAX3232晶片2和3，其中，CPLD可編程邏輯控制晶片1完成串口復用的控制，每個MAX3232晶片完成兩個外部串口轉換控制。
權利要求1.一種用於低速通信的多串行接口復用電路，其特徵在於CPLD可編程控制邏輯晶片(1)的UT1RX輸入埠和UT1TX輸出埠同一個串口控制晶片MAX3232(2)的R1OUT輸出埠和T1IN輸入埠相連接，CPLD可編程控制邏輯晶片(1)的UT2RX輸入埠和UT2TX輸出埠同該串口控制晶片MAX3232(2)的R2OUT輸出埠和T2IN輸入埠相連接，構成數據交換電路；CPLD可編程控制邏輯晶片(1)的UT3RX輸入埠和UT3TX輸出埠同另一個串口控制晶片MAX3232(3)的R1OUT輸出埠和T1IN輸入埠相連接，CPLD可編程控制邏輯晶片(1)的UT4RX輸入埠和UT4TX輸出埠同該串口控制晶片MAX3232(3)的R2OUT輸出埠和T2IN輸入埠相連接，構成數據交換電路。
2.根據權利要求1所述的一種用於低速通信的多串行接口復用電路，其特徵在於CPLD可編程控制邏輯晶片(1)的MRXD1輸入埠和MTXD1輸出埠與主處理器內部串口一的TXD輸出埠和RXD輸入埠相連接，CPLD可編程控制邏輯晶片(1)的MRXD2輸入埠和MTXD2輸出埠與主處理器內部串口二的TXD輸出埠和RXD輸入埠相連接，CPLD可編程控制邏輯晶片(1)的I/O埠CTL0～CTL4與主處理器的五個控制信號線相連接。
3.根據權利要求1所述的一種用於低速通信的多串行接口復用電路，其特徵在於一個串口控制晶片MAX3232(2)的T1OUT輸出埠和T1IN輸入埠與外部串口一的PCRX1輸入埠和PCTX1輸出埠相連接，同一個串口控制晶片MAX3232(2)的T2OUT輸出埠和T2IN輸入埠與外部串口二的PCRX2輸入埠和PCTX2輸出埠相連接；另一個串口控制晶片MAX3232(3)的T1OUT輸出埠和T1IN輸入埠與外部串口一的PCRX3輸入埠和PCTX3輸出埠相連接，同一個串口控制晶片MAX3232(3)的T2OUT輸出埠和T2IN輸入埠與外部串口二的PCRX4輸入埠和PCTX4輸出埠相連接。
專利摘要本實用新型涉及一種利用CPLD可編程控制邏輯晶片對內部串口進行復用擴展，並提供外部多個串行接口數據交換的用於低速通信的多串行接口復用電路，CPLD可編程控制邏輯晶片輸入埠和輸出埠分別同兩個串口轉換晶片的輸出埠和輸入埠相連，構成數據交換電路，電路TTL電平與CMOS電平兼容，能夠提供2串口到4路串口的任意交換復用，通過內部邏輯的控制，決定的具體交換方式，交換可以在電路正在使用過程中改變，而不會影響電路的性能。
文檔編號G06F13/40GK2845021SQ200520032288
公開日2006年12月6日 申請日期2005年10月18日 優先權日2005年10月18日
發明者樊少傑, 蔣聖軒, 韓付成 申請人:鄭州玖和電子科技有限公司