作為高KSiO₂柵極疊層上的熱穩定P型金屬碳化物的TiC的製作方法

2023-07-08 04:58:51

專利名稱：作為高K SiO2柵極疊層上的熱穩定P型金屬碳化物的TiC的製作方法
技術領域：
本發明通常涉及半導體器件及其製造方法，更具體地說，本發明涉及 包括在高介電常數、K/界面層疊層上的熱穩定P型金屬碳化物的互^h^屬 氧化物半導體(CMOS)器件，本發明還提供可以與COMS工藝流程相結 合的用於形成熱穩定P型金屬碳化物的工藝.
背景技術：
在標準COMS器件中，多晶矽是典型的標準柵極材料。使用多晶珪柵 極製造CMOS器件的技術已經i^穩定發展的狀態，現在已廣泛應用於半 導體產業。使用多晶矽柵極的一個優點是其可以保持高溫，但是相應地使 用多晶矽柵極還存在一些問題。例如，由於多晶^效應和相對高的表面 電阻(約150Ohms/Sq) ， COMS器件中常用的多晶矽柵極成為溝道長度 為0.1及小於0.1微米晶片性能的瓶頸因素。多晶矽柵極的另一個問M多 晶矽柵極中諸如硼的摻雜劑可以通過薄柵極介質容易地擴散，引發器件性 能的進一步下降.
為了避免多晶矽柵極帶來的問題,建議使用單一金屬代替多晶矽柵極, 雖然提出了這樣的技術，但是單一金屬在高K (介電常數大於約4.0) /界 面層柵極疊層上不是熱穩定的。例如，鴒(W)、錸(Re)在1000'C時有 穩定性問題。鵠在1000'C退火5秒鐘之後會顯示出界面二氧化矽4-5A的 再生長，限制器件的縮放，並且錸在高K柵極疊層上不穩定，導致器件性 能(遷移率)的下降。參見例如A,Callegari等人的IEDM2004， 825頁， 加州舊金山，2004年12月13-15日和Narayanan等人的VLSI Digest 2004，夏威夷，2004年6月。
在自對準的金屬氧化物半導體場效應電晶體(MOSFET)中激活源極 /漏極注入要求在100(TC下的穩定性。同樣，據報導，當執行高溫退火時可 得到高的電子遷移率。參見，例如，丄€&116經&11等人的1￡0]\12004， 825 頁，加州舊金山，2004年12月13-15日。諸如TiN的金屬氮化物已被廣 泛地用來提高金屬/高k熱穩定性。然而，多數關於TiN的公開資料表明 TiN是一種中間能隙材料，其限制器件性能。
由於上述原因，需要提供一種在包括高k介質的柵極疊層上熱穩定的 新的金屬化合物。特別地，需要提供一種在pFET器件中有用的新的金屬 化合物。

發明內容
本發明提供了一種包括TiC的新的金屬化合物，所述金屬化合物具有 約4.75到約5.3，優選約5電子伏特的功函數的P型金屬，並在包括高k 介質和界面層的柵極疊層上熱穩定。另外，本發明的TiC金屬化合物在 IOOO'C下是非常有效的氧擴散阻擋，在p型金屬氧化物半導體(pMOS) 器件中允許非常活躍(aggressive)的等效氧化物厚度(EOT)和反型層厚 度的範圍低於14埃.
概括地說，本發明提供了一種半導體結構，即膜疊層，該結構包括
半導體村底；
所述半導M底上的界面層；
所iUF面層上的高k介質；和
所述高k介質上的TiC柵極金屬。
另外，本發明提供了一種半導體結構，該結構包括
半導體村底，以及
構圖柵極區域，包括在部分所述襯底上的至少一個界面層，在所述界 面層上的高k介質，和在所述高k柵極介質上的TiC金屬化合物。
除了上述膜疊層和所述半導體結構，本發明還提供了一種製造TiC金屬4匕合物的方法，該方法包括
提供Ti耙和包括Ar和用He稀釋的碳源的氣氛；並且， 在所述氣氛中從所述Ti靶濺射TiC膜。
本發明還提供了一種製造上述半導體結構的方法，其中應用了用於形 成TiC膜的本發明的工藝。概括地說，所述半導體結構這樣形成通過首 先在襯底表面上提供包括高k介質和界面層的疊層；並且其後利用上述工 藝步驟即，通過提供Ti靶和Ar和用He稀釋的碳源的氣氛，在所述疊層 上形成TiC膜；並且在所述氣氛中從所述Ti靶濺射TiC膜。
在本發明的一些實施例中，所述TiC金屬柵極可以被單獨用作柵極電 極，也可以和包括其上表面上的珪化物接觸的含珪柵極電極結合。後面的 結構在這裡稱為含雙多晶Si/ TiC的FET。
注意，整個本申請中使用的術語"高k介質"指介電常數k大於Si02， 例如大於4.0的絕緣材料.優選，所述高k介質具有約7.0或更大的k。
整個本申請中使用的術語"界面層"指包括如Si02和SiON的由至少Si 或O原子構成的絕緣材料。


圖1A-1C (通過橫截面圖)示出了在形成膜疊層結構中使用的不同工 藝步驟，該結構包括TiC金屬化合物作為在包括高k介質和界面層的疊層 上的p型金屬柵極；
圖2A-2D (通過橫截面圖)示出了本發明用於形成多晶Si/柵極金屬自 對準FET結構的^工藝步驟；
圖3示出了 TiC/Hf02/Si02柵極疊層在氮氣中，在1000。C下退火併且 隨後在形成氣體環境中退火後的電容電壓(CV)特性曲線圖。
具體實施例方式
本發明提供了 一種TiC金屬化合物及其製造方法，TiC金屬化合物可 以用作在包括高k介質和界面層的疊層上的熱穩定p型金屬柵極，現在通過結合本申請的附圖對本發明進行詳細說明。注意，提供本發明的附圖用 於說明目的，因此沒有按比例畫出。
首先參考圖1A-1C，其示出了在形成膜疊層結構中使用的基本工藝步 驟，該結構包括在包括高k介質和界面層的疊層上的發明的TiC金屬化合 物。圖1A示出了包括在半導體襯底10的表面上的界面層12的初始膜疊 層結構。
本發明中使用的半導體襯底10包括任何半導體材料，該材料包括但不 限於Si、 Ge、 SiGe、 SiC、 SiGeC、 Ga、 GaAs、 InAs、 Inp、和所有其
它iv/iv， m/v， n/vi族化合物半導體。半導體襯底io也可以包括有機半
導體、或者如Si/SiGe、絕緣體上矽(SOI)或者絕緣體上SiGe (SGOI) 的分層半導體。在本發明的一些實施例中，優選半導體村底IO由含矽半導 體材料組成，即包含矽的半導體材料構成。半導,底10可以摻雜、未摻 雜或者其中包括摻雜和未摻雜區域。
半導體襯底10也可以包括第一摻雜(n-或p-)區域和第二摻雜(n-或p-)區域。為了清晰，本申請的附圖中沒有具體示出摻雜區域。笫一摻 雜區域和第二摻雜區域可以相同，或者它們也可以具有不同的導電率和/ 或摻雜濃度。這些摻雜區域公知為"阱"。半導,底10可以有應變、無應 變或其組合。此外，半導^^t底10也可以包括如100、 110、 lll或其組合 的任何晶向。可選地，半導^fMt底10可以是包括不同晶向的至少兩個平面 表面的混合村底，
然後，在半導m底IO中典型地形成至少一個隔離區域(未示出). 隔離區域可以是溝槽隔離區域或場氧化隔離區域.利用本領域的技術人員 公知的常規溝槽隔離工藝形成溝槽隔離區域.例如，光刻、蝕刻並且用溝 槽介質填充溝槽以形成溝槽隔離區域。可選地，在溝槽填充前在溝槽中形 成襯裡，在溝槽填充後可以執行緻密化步驟並且在溝槽填充後執行平面化 工藝。可以利用稱作矽的局域氧化工藝形成場氧化物。注意，當相鄰柵極 具有相反的導電性時，典型地需要至少一個隔離區域提供相鄰柵極區域之 間的隔離。相鄰柵極區域可以具有相同的導電性(即都是n型或者p型)，或者它們具有不同的導電性(即一個n型另一個p型)。
然後，利用如氧化、氮氧化的熱工藝，如化學氣相沉積(CVD)、等 離子體輔助CVD、原子層沉積(ALD)、蒸發、濺射和化學溶液沉積或其 組合的沉積工藝，在半導,底的表面上形成界面層12。可選地，使用沉 積工藝和氮化形成界面層12。界面層12包括至少Si原子和O原子，N原 子可選。因此界面層12可以包括Si02、 SiON、其桂酸鹽或其多層。在一 些實施例中，界面層12包括Si02，而在其它實施例中，界面層12包括SiON。 界面層12包括從約1到約80，典型的從約1到約20原子百分比的矽。其 餘的是0或/和N。優選使用沒有N存在的化學氧化物。Si可以在整個界 面層12上連續存在或者其可以是漸變的。
優選界面層12具有從約4.0到約20的介電常數，更優選從約4.5到約 18的介電常數。優選界面層12具有從約0.1到約5nm的厚度，更優選從 約0,2到約2.5的厚度。
下一步，如圖1B所示，在界面層12的表面上形成高k^h質14。術語 "高k"表示其介電常數大於4.0,優選從約7.0或更高的絕緣體。可以通過 諸如氧化、氮化或者氮氧化的熱生長工藝形成高k介質14.可選地，可以 通過諸如化學氣相沉積(CVD)、等離子體輔助CVD、有機金屬化學氣相 沉積(MOCVD)、原子層沉積(ALD)、蒸發、^濺射和化學溶液沉 積和其它類似沉積工藝的沉積工藝形成高k介質14。還可以通過上述工藝 的任何組合形成介質14.
說明性地，本發明中使用的高k介質14包括但不限於氧化物、氮化 物、氮氧化物和/或矽酸鹽(包括金屬矽酸鹽和氮化金屬矽酸鹽)，在一個 實施例中，優選高k介質14包括諸如Hf02、 Zr02、 A1203、 Ti02、 La203、 SrTi03、 LaA103、 Y203、 Ga203、 GdGaO及其混合物的氧化物。更優選 的高k介質14的實例包括Hf02、珪酸鉿或者鉿珪氮氧化物。
高k介質14的物理厚度可以改變，但優選，高k介質14具有從約0.5 到約10nm的厚度，更優選具有從約0.5到約3nm的厚度。
在提供圖IB所示的疊層結構之後，然後在高k介質14之上形成TiC金屬化合物層，提供如圖1C所示的結構。根據本發明，通過提供Ti靶和 包括Ar和用He稀釋的碳源的氣氛以及I^從在所述氣氛中的Ti靶濺射 TiC膜形成所述TiC金屬化合物層16。根據本發明，用He稀釋C源。用 於稀釋碳源的He的量優選從約70%到約99%,更優選從約卯％到約98%， 最優選He的量為約95%。在任何常規賊射設備的反應器室內發生濺射工 藝。
本發明中所使用的Ti靶包括Ti的任何固態源。在TiC膜的賊射期間 氣氛中所使用的C源包括任何含C的有機化合物，含C的有機化合物包
括例如烷烴(含單鍵碳的有機化合物，例如CH4、 C2H6和其它CnH2n+2化 合物)、烯烴(含雙鍵碳的化合物，例如C2H4和其它CnH2n化合物)和炔
(含三鍵碳的化合物，例如CzH2)。優選，C源是炔；更有選<:2&。碳
源可以是固態、液態、或者氣態，並且更優選氣態碳源。
在本發明的一些實施例中，本發明使用的Ar和用He稀釋的C源的 $腿對Ar為從約1到約100sccm，對C源為從約1到約100sccm。更優 選，Ar的流速為約20sccm， He稀釋的C源的流速為約16sccm。諸如溫 度、氣壓和時間的其它濺射條件是常規的，並為本領域的技術人員所熟知.
形成的TiC膜16的厚度可以依賴使用的濺射^Ht和要生產的器件類 型改變.優選，濺射後的TiC膜16的厚度從約2到約200nm，更優選， 從約5到50nm,
然後，利用任何常規CMOS工藝流程，在如FET的CMOS器件中形 成圖IC示出的結構.在一些實施例中，可以如此或可選地處理圖1C示出 的疊層結構，在TiC膜層16上形成含Si柵極材料18。在圖2A-2D中示出 了後面的實施例。儘管圖2A-2D示出了含Si材料18的存在，但;l^續的 工藝步驟通常是在無含Si材料形成情況下運作。注意，優選不進行僅包括 TiC層16的構圖柵極區域20的後續珪4匕。
在圖2A示出的實施例中，在TiC層16上形成諸如多晶矽、SiGe和 SiGeC的含Si材料18。因此在此實施例中，含Si材料18和TiC層16形 成多層柵極。在另一實施例中，TiC用作單金屬柵極，所用含Si材料18是單晶、多晶或非晶或是由這些形態的混合組成。
優選，利用原位沉積工藝或者通過沉積、離子注入和退火摻雜含Si材 料。由於TiC是P型金屬，所以摻雜劑是P型摻雜劑。在本發明的此時形 成的含Si材料18的厚度即高度可以依賴所用的工藝變化。優選，含Si材 料18的垂直厚度從約20到約180nm，更優選，具有從約40到約150nm 的厚度。
在示出的工藝實施例中，隨後通過光刻和蝕刻構圖含Si材料18、 TiC 層16、可選的高k介質14和界面層12,以便提供構圖柵極區域或疊層20。 雖然示出了單構圖柵極區域(或疊層)20，但是本發明旨在形成多個構圖 柵極區域(或疊層)20。當形成多個構圖柵極區域(或疊層)時，柵極區 域(或疊層)可有同樣的尺寸即長度或者它們可以有不同的尺寸以提高器 件性能。本發明此時的每一個構圖柵極疊層(或區域)20包括至少構圖 TiC層16。圖2B示出了在構圖柵極區域(或疊層)20形成之後的結構。 在示出的實施例中，在本發明的此步驟期間，蝕刻即構圖含Si材料18、 TiC層16、高k介質14和界面層12.
光刻步驟包括在圖2A或圖1C中示出的A^分層結構的上表面施加光 致抗蝕劑，向期望的輻射圖形啄光光致抗蝕劑並且利用常規抗蝕劑顯影劑 顯影膝光的光致抗蝕劑。然後，利用一個或多個幹蝕刻步驟，將光致抗蝕 劑中的圖形轉移到結構中。在一些實施例中，在圖形轉移到^il分層結構 的一層之後除去構圖的光致抗蝕劑。在其它實施例中，在蝕刻完成之後， 除去構圖的光致抗蝕劑.
本發明在形成構圖柵極區域(或疊層)20中可以採用的合適的幹蝕刻 工藝包括但不限於反應離子蝕刻、離子束蝕刻、等離子體蝕刻、或者激 光燒蝕。所用的幹蝕刻工藝典型地但不總是對下面的高k介質14具有選擇 性，因此這個蝕刻步驟沒有典型地除去包括高k介質14和界面層12的疊 層。在一些實施例中並且如圖2B所示，此蝕刻步驟可以用來除去沒有被 先前蝕刻的柵極區域(或疊層)的材料層保護的部分高k介質14和界面層 12。下一步，典型地但不總是在蝕刻構圖柵極區域(或疊層)20的暴露側 壁上形成至少一個隔離物22，參見，例如圖2C。至少一個隔離物22包括 諸如氧化物、氮化物、氮氧化物和/或其任何組合的絕緣體。通過沉積和蝕 刻形成所述至少一個隔離物22。
所述至少一個隔離物22的寬度必須足夠寬這樣以便源極和漏極矽化 物接觸(隨後形成)不會^^到柵極區域(或疊層)20的邊緣下面。優選， 當所述至少一個隔離物22的寬度，當從底部測量時，從約20到約80nm
通過將柵極區域(或疊層)20進行熱氧化、氮化、氮氧化的工藝也可 以在隔離物形成之前鈍化柵極區域(或疊層)20。鈍化步驟形成關於柵極 區域(或疊層)20的鈍化材料薄層(未示出)。此步驟可以用來替代或結 合先前的隔離物形成步驟。當與隔離物形成步驟一起使用時，隔離物的形 成發生在柵極區域(或疊層)20鈍化工藝之後。
然後在襯底中形成源^l/漏極擴散區域24(有或沒有存在隔離物)。利 用離子注入和退火步驟形成源;fel/漏極擴散區域24,退火步驟用於激活通過 前面的注入步驟注入的摻雜劑。本領域的技術人員已^^用於離子注入和 退火的條件。圖2D示出了離子注入和退火之後形成的結構。
源^l/漏極擴散區域24還可以包括在使用常規的延伸注入注入源^l/漏 極前形成的延伸注入區域(未分別標記)。延伸注入之後接著激活退火，
源^l/漏極注入.這裡還旨在暈圉注入(未示出).優選，源^/漏扭Ji伸比 深源1漏極區域淺，並且它們包括與構圖柵極區域(或疊層)20的邊^]" 準的邊緣。
下一步，並且如果沒有先前的除去，通過選擇除去這些絕緣材料的化 學蝕刻工藝除去高k介質14和下面的界面層12的暴露部分。此蝕刻步驟 停止於半導>^#底10的上表面。雖然可以使用任何化學蝕刻劑除去高k 介質14和下面的界面層12的暴露部分，但是在一個實施例中使用的是稀 氟氫酸。圖2D還示出了源^L/漏極擴散區域26上面的矽化物區域26的存在， 以及含矽材料18，如果存在。含矽材料18上面的珪化物是可選的並且如 果在柵極區域(或疊層20)頂上不存在含矽材料，則不形成。使用任何常 M^化工藝形成矽化物區域26。在一些實施例中並且當在至少源^漏極區 域26上面不存在含Si材料時，可以在珪化前形成如外延珪或非晶矽的含 Si材料。
矽化工藝包括在將要矽化的區域上形成諸如Co、 Ti、 W、 Ni、 Pt或 其具有如C、 Ge、 Si等的其它^^添加劑的^r的導電和難熔金屬。可以 使用諸如CVD、 PECVD、濺射、蒸發或者電鍍的常規沉積工藝。可選地， 可以在金屬層上形成保護金屬層不被氧化的阻擋層。可選的阻擋層的實例 包括例如，SiN、 TiN、 TaN、 TiON和其組合。在沉積金屬後，該結構經 受引起沉積金屬和Si之間反應的至少第一退火，並隨後形成金屬矽化物. 優選在從約250t:到約800'C的溫度下進行退火，更優選，笫一退火具有從 約400。C到約550t:的溫度。
在一些實施例中，笫一退火形成富金屬矽化物相，其對選擇性蝕刻工 藝具有高抵抗力，當產生富金屬相時，需要第二更高溫退火以形成低阻矽 化物.在其它實施例中，第一退火足以形成低阻矽化物。
第一退火之後，使用諸如溼蝕刻、反應離子蝕刻(RIE)、離子束蝕 刻、等離子體蝕刻的常用蝕刻工藝除去沉積金屬的未反應與剩^P分。
如果需要，在蝕刻工藝^執行第二退火。優選在比笫一退火更高的 溫度下執行第二退火，可選地，用於第二退火的典型溫度為從約550'C到 約900'C。
使用本領域的技術人員公知的工藝步驟，形成諸如具有金屬互聯的 BEOL (後段製程)互連級的形成的另外的CMOS工藝。
以下實例提供了本發明的工藝的說明以及可以從使用相同的工藝形成 含TiC柵極疊層獲得的優點。
實例
在此實例中，在Si晶片表面上形成TiC/Hf02/Si02疊層。通過Si晶片的氧化形成Si02界面層。Si02界面層的厚度約為1.2nm 。然後通過MOC VD
在Si02界面層之上形成厚度約3nm的Hf02介質，通過提供Ti靶和包括
Ar/C2H2 (He中5% )的氣氛，分別使用20與16sccm的流速形成TiC層，
TiC層具有約為40nm的厚度。
"R供疊層之後，對疊層分別執行在N2氣中、1000'C下的快速熱退火和
在450。C下的形成氣體退火。圖3示出了該疊層的CV特性。CV在10KHz
測量並且來回掃描。軌跡顯示沒有表明低電荷誘捕的滯後(hysterisis)。
CV特性理想地顯示低於lxl0"電荷/cn^的低界面狀態。注意，疊層的功
函數約為5eV,正如S.M. Sze計算的，J. WHey&Sons的Physics of
Semiconductor Devices的第二版第395-397頁，典型地用於pMOS器件。
同樣，注意EOT (經典地)僅約14A。因此，4吏用此疊層製作的pFET應
該在約14A的反轉層厚度下操作，具有實際的柵極洩漏減少(~5倍量級)，
因為在柵極疊層中實現了高k介質。當前Si02技術具有約19A的反轉層
厚度，具有更高的柵極洩漏。
雖然參考其優選實施例具體示出並描述了本發明，但是本領域的技術
人員應該明白，在不脫離本發明範圍和精神下可以在形式與細節上進行前 述和其它改變。因此，本發明並不限於描述和示出的具體形式和細節，而 是旨在落入權利要求的範圍內。
權利要求
1. 一種半導體結構，包括半導體襯底；所述半導體襯底上的界面層；所述界面層上的高k介質；以及所述高k介質上的TiC柵極金屬。
2. 根據權利要求l的半導體結構，其中所述半導M底包括Si、 Ge、SiGe、 SiC、 SiGeC、 Ga、 GaAs、 InAs、 Inp、其它H/IV或m/VI族化合物 半導體、有機半導體、或者分層半導體中的一種。
3. 根據權利要求2的半導體結構，其中所述半導,底是含Si半導 體材料。
4. 根據權利要求1的半導體結構，其中所述界面層包括Si和O原子， 並且可選地包括N原子。
5. 根據權利要求4的半導體結構，其中所述界面層包括Si2、 SiON 或其矽酸鹽。
6. 根據權利要求l的半導體結構，其中所述界面層具有從約4.0到約 20的介電常數和從約0.1到約5nm的厚度。
7. 根據權利要求1的半導體結構，其中所逸齊面層具有從約1到約 80原子百分比的Si含量。
8. 根據權利要求1的半導體結構，其中所述界面層的Si含量是漸變的。
9. 根據權利要求1的半導體結構，其中所述高k介質的介電常數大於 4.0並且其厚度從約0.5到約lOnm.
10. 根據權利要求l的半導體結構，其中所述高k介質包括氧化物、 氮化物、氮氧化物、矽酸鹽或其混合物。
11. 根據權利要求l的半導體結構，其中所述高k介質是Hf基材料。
12. 根據權利要求1的半導體結構，其中所述界面層包括SiCh或者SiON並且所述高k介質包括Hf02、矽酸Hf或者氮氧化Hf。
13. 根據權利要求1的半導體結構，其中所述TiC的功函數在4.75到 5.3eV之間。
14. 根據權利要求1的半導體結構，還包括在所述TiC層上的含Si 導電材料。
15. 根據權利要求l的半導體結構，其中將所述界面層、所述高k介 質和所述TiC柵極金屬構圖為柵極區域。
16. —種製造TiC金屬化合物的方法，包括如下步驟 提供Ti把和包括Ar和用He稀釋的碳(C)源的氣氛；以及 在所述氣氛中從所述Ti靶濺射TiC膜。
17. 根據權利要求16的方法，其中所述C源是烷烴、烯烴或者炔。
18. 根據權利要求17的方法，其中所述C源是炔，並且是<:2112。
19. 根據權利要求16的方法，其中所述C源是固態、液態或者氣態。
20. 根據權利要求16的方法，其中使用從約70%到約99%的量的所 述He以稀釋所述C源。
21. 根據權利要求16的方法，其中以從約1到約100sccm的流量提 供所述Ar，並且以從約1到約100sccm的流量提供所述He稀釋的C源.
22. —種形成半導體結構的方法，包括如下步驟 在襯底表面上提供包括高k介質和界面層的疊層；在所述疊層上形成TiC膜，其中通過提供Ti靶和包括Ar和用He稀釋的碳(C)源的氣氛形 成所述TiC膜；並且在所迷氣氛中從所述Ti靶栽射TiC膜。
23. 根據權利要求22的方法，其中所述C源是烷烴、烯烴或者炔。
24. 根據權利要求23的方法，其中所述C源是炔，並且是QH2。
25. 根據權利要求22的方法，其中所述C源是固態、液態或者氣態。
26. 根據權利要求22的方法，根據權利要求22的方法，其中使用從 約70%到約99。/。的量的所述He以稀釋所述C源。
27. 根據權利要求22的方法，其中以從約1到約100sccm的流量提 供所述Ar，並且以從約1到約100sccm的流量提供所述He稀釋的C源。
28. 根據權利要求22的方法，還包括在所述TiC膜上形成含珪導電 材料。
29. 根據權利要求22的方法，還包括將所述TiC膜和包括所述高K 介質和所述界面層的所述疊層構圖為構圖的柵極區域的步驟。
30. 根據權利要求28的方法，還包括將所述含Si導電材料、所述TiC 膜和包括所述高k介質和所述界面層的所述疊層構圖為構圖的柵極區域的 步驟。
全文摘要
本發明提供了一種包括TiC的金屬化合物及製造TiC金屬化合物的方法，其中該金屬化合物是功函數在約4.75與約5.3之間、優選約5eV的p型金屬，其在包括高k介質和界面層的柵極疊層上熱穩定。另外，本發明的TiC金屬化合物在1000℃時是非常有效的氧擴散阻擋，並且在p型金屬氧化物半導體(pMOS)器件中允許非常活躍的等效氧化物厚度(EOT)和反型層厚度範圍在14以下。
文檔編號H01L29/94GK101443918SQ200580046522
公開日2009年5月27日 申請日期2005年12月2日 優先權日2005年1月13日
發明者A·C·卡勒伽裡, D·L·拉賽, F·R·麥克菲力, K·L·森格爾, M·A·格裡伯佑, S·扎法爾 申請人:國際商業機器公司