導電體連線的製造方法
2023-07-23 15:47:36
專利名稱：導電體連線的製造方法
技術領域：
本發明是有關於一種集成電路導電體連線的製造方法，特別是關於集成電路的製造過程中，利用化學氣相沉積法形成的金屬來形成「金屬連線」和「金屬栓法」的方法。
當集成電路元件不斷縮小，進入亞微米技術領域時，為了提高集成電路元件的集成密度，連線技術也跟著不斷縮小，微細的金屬線條越來越不容易形成，同時，「接觸窗」，和「介層孔」的階梯覆蓋問題也愈趨嚴重。例如，由於光刻對金屬蝕刻選擇比率太高，利用光刻技術與等離子體蝕刻技術來形成0.15微米到0.35微米之間寬度的金屬線條是非常困難的。另一方面，金屬線條越來越細時，由於金屬線條的厚度並沒有減少，因此，金屬線條的「厚度」對金屬線條的「寬度」的比值越來越高，造成相當陡峭的地形地勢，相當不利於後續薄膜沉積和光刻工藝。
為了要解決金屬線條的「厚度」對金屬線條的「寬度」的比值越來越高的問題，由日本的NEC半導體公司工程師在1995年提出了一種利用化學氣相沉積法形成的埋層金屬來形成「金屬連線」和「金屬栓柱」的方法，現在簡述其方法如下列。首先，在矽半導體晶片表面形成一層介電層和一層硬掩膜，所述「硬掩膜」是作為蝕刻終止層的用途。
接著，利用光刻技術形成第一個光刻膠圖形，再利用等離子體蝕刻技術蝕去一部份的所述「硬掩膜」和所述「介電層」，以在所述「介電層」表面形成第一個淺凹溝。接著，再利用另外一層光刻掩膜形成第二個光刻膠圖形，所述「第二個光刻膠圖形」覆蓋住一部份的所述「第一個淺凹溝」，而露出一部份的所述「第一個淺凹溝」。由於所述「硬掩膜」的蝕刻速率比所述「介電層」小很多，所以，在光刻工藝有對準偏差時，所述「硬掩膜」可以當作蝕刻終止層以防止所述「硬掩膜」下方的所述「介電層」被蝕刻掉。
然後，利用等離子體蝕刻技術繼續蝕去露出的所述「第一個淺凹溝」，一直到露出底層金屬層，使所述「第一個淺凹溝」成為「第二個深凹溝」。接著，去除所述「第二個光刻膠圖形」和所述「硬掩膜」後，再利用化學氣相沉積法形成一層金屬層，所述金屬層填滿所述「第一個淺凹溝」和「第二個深凹溝」。
利用等離子體蝕刻技術或化學機械拋光技術去除所述「第一個淺凹溝」和「第二個深凹溝」以外區域的所述金屬層，以在所述「第一個淺凹溝」內形成金屬連線，在所述「第二個深凹溝」內則形成「金屬栓柱」。
本發明的主要目的是提供一種集成電路導電體連線的製造方法，特別是關於利用化學氣相沉積法形成的金屬來形成「金屬連線」和「金屬栓柱」的方法。
茲說明本發明的主要製程方法如下列。
首先，在矽半導體晶片表面形成一層第一介電層。所述「矽半導體晶片」包含有場氧化層、金屬氧化物半導體場效應電晶體或「電容器」和「電阻器」等電性元件，而所述「金屬氧化物半導體場效應電晶體」並含有柵氧化層、柵極與源極/漏極。所述「第一介電層」則通常是利用低壓化學氣相沉積法形成的摻雜二氧化矽層，其反應氣體是矽甲烷或四乙基矽酸鹽，其厚度介於3000至8000埃之間。通常，並利用化學機械拋光技術來平坦化所述「第一介電層」。
接著，形成一層第二介電層，然後，利用光刻技術形成第一個光刻膠圖形，以所述「第一個光刻膠圖形」作為蝕刻掩膜，利用等離子體蝕刻技術蝕去所述「第二介電層」和一部份厚度的所述「第一介電層」，以在所述「第一介電層」表面形成第一個淺凹溝。然後，利用光刻技術，側向蝕去一部份的所述「第一個光刻膠圖形」以露出一部份的所述「第二介電層」，再利用等離子體蝕刻技術蝕去露出的所述「第二介電層」，所述等離子體蝕刻終止於所述「第一介電層」表面，蝕刻結束後並去除所述「第一個光刻膠圖形」。
接著，利用光刻技術形成第二個光刻膠圖形，所述「第二個光刻膠圖形」覆蓋住一部份的所述「第一個淺凹溝」和一部份的所述「第二介電層」，而露出一部份的所述「第一個淺凹溝」和一部份的所述「第二介電層」。然後，以所述「第二個光刻膠圖形」和露出一部份的所述「第二介電層」作為蝕刻掩膜，利用等離子體蝕刻技術蝕去露出的所述「第一介電層」，所述等離子體蝕刻終止於所述「第一介電層」底層的金屬層，使所述「第一個淺凹溝」成為「第一個深凹溝」。然後，去除所述「第二個光刻膠圖形」和所述「第二介電層」。此時，在所述「第一介電層」表面形成所述「第一個淺凹溝」和「第一個深凹溝」。
接著，利用化學氣相沉積法形成一層金屬層，所述金屬層包含銅、鈦、鎢、鋁和氮化鈦等金屬，所述金屬層並填滿所述「第一個淺凹溝」和「第一個深凹溝」。最後，利用等離子體蝕刻技術或化學機械式拋光技術去除所述「第一個淺凹溝」和「第一個深凹溝」以外區域的所述金屬層，以在所述「第一個淺凹溝」內形成第一金屬連線，在所述「第一個深凹溝」內則形成第一金屬栓柱。
形成一層第三介電層第四介電層，重複運用上述方法，可形成「第二個淺凹溝」和「第二個深凹溝」，並進而在所述「第二個淺凹溝」內形成「第二金屬連線」，在所述「第二個深凹溝」內形成「第二金屬栓柱」，其中，所述「第二金屬連線」是透過所述「第一金屬栓柱」跟所述「第一金屬連線」作電性接觸。
為對本發明的特徵及功效作進一步了解，以下茲結合附圖對本發明作進一步說明於後，其中
圖1至圖11是本發明實施例的工藝過程剖面示意圖。
以下利用集成電路的雙層金屬連線技術的「介層孔」來說明本發明的方法，但本發明的方法能應用到多層金屬連線技術集成電路。
首先，在電阻值約3.5ohm-cm、晶格方向100的P型矽半導體晶片20表面形成場氧化層，所述「場氧化層」的厚度介於3000埃到6000埃之間，作為隔離電性元件之用。然後，在所述「P型矽半導體晶片20」上形成金屬氧化物半導體場效應電晶體，所述「金屬氧化物半導體場效應電晶體」含有柵氧化層、柵極與源極/漏極。同時，在所述「場氧化層」上也形成多晶矽或多晶矽化物以作為所述「金屬氧化物半導體場效應電晶體」的局部連線。所述「場氧化層」、所述「金屬氧化物半導體場效應電晶體」和「局部連線」均未顯示在圖1。
參考圖1。接著，形成一層絕緣層22，並在所述「絕緣層22」上形成第一金屬連線24。所述「絕緣層22」通常是利用化學氣相沉積法形成的硼磷玻璃薄膜或磷玻璃薄膜，其厚度介於3000到8000埃之間，完成所述「絕緣層22」的沉積後，利用傳統熱流整技術使所述「絕緣層22」平坦，所述熱流整溫度介於850℃到950℃之間，所述熱流整時間介於10分鐘到40分鐘之間。也可以利用習知的化學機械拋光技術來平坦化所述「絕緣層22」。接著，利用光刻技術與等離子體蝕刻技術蝕去所述「絕緣層22」，以形成「接觸窗」，所述「接觸窗」的底部是所述P型矽半導體晶片20的「源極/漏極」或所述「局部連線」，後續的「金屬栓柱」將透過所述「接觸窗」跟所述「源極/漏極」或所述「局部連線」作電性接觸。所述「第一金屬連線24」是由鈦、氮化鈦與鋁合金構成，其中，鈦金屬位於氮化鈦的下方，並跟所述「金屬氧化物半導體場效應電晶體的源極/漏極區域作電性接觸。
接著，形成一層第一介電層26第二介電層28，其中，有利用習知的化學機械拋光技術來平坦化所述「第一介電層26」，如圖2所示。然後，利用光刻技術形成第一個光刻膠圖形30，如圖3所示。所述「第一介電層26」通常是利用等離子體增強式化學氣相沉積法形成的二氧化矽，其沉積溫度介於300℃到400℃之間，其厚度介於3000到6000埃之間。所述「第二介電層28」則通常是利用「等離子體增強式化學氣相沉積法」形成的氮化矽，其沉積溫度介於300℃到400℃之間，其厚度介於500至2000埃之間；所述「第二介電層28」也可以是利用「等離子體增強式化學氣相沉積法」形成的非晶矽。
然後，以所述「第一個光刻膠圖形30」作為蝕刻掩膜，利用等離子體蝕刻技術各向異性刻蝕所述「第二介電層28」和一部份厚度的所述「第一個介電層26」，以在所述「第一介電層26」表面形成第一個淺凹溝31，如圖4所示。對所述「第二介電層28」和所述「第一介電層26」的「各向異性的蝕刻」，可以利用磁場增強式反應離子式等離子體刻蝕技術或傳統的反應離子式等離子體蝕刻技術，在亞微米半導體技術領域，通常是使用「磁場增強式反應離子式等離子體刻蝕技術」，其等離子體反應氣體一般是CF4、CHF3和Ar等氣體。
然後，利用光刻技術，將所述「第一個光刻膠圖形30」浸置於氧氣等離子體中，以側向蝕去一部份的所述「第一個光刻膠圖形30」，以露出一部份的所述「第二介電層28」，再利用等離子體蝕刻技術各向異性蝕去露出的所述「第二介電層28」，所述等離子體蝕刻終止於所述「第一介電層26」表面，如圖5所示，蝕刻結束後並去除所述「第一個光刻膠圖形30」，如圖6所示。對所述「第二介電層28」的「各向異性的蝕刻」，是利用「磁場增強式反應離子式等離子體蝕刻技術」，其等離子體反應氣體是CF4、CHF3和Ar等氣體。
接著，利用光刻技術形成第二個光刻膠圖形34，所述「第二個光刻膠圖形34」覆蓋住一部份的所述「第一個淺凹溝31」和一部份的所述「第二介電層28」，而露出一部份的所述「第一個淺凹溝31」和一部份的所述「第二介電層28」，如圖7所示。然後，以所述「第二個光刻膠圖形34」和露出一部份的所述「第二介電層28」作為蝕刻掩膜，利用等離子體蝕刻技術各向異性的蝕去露出的所述「第一介電層26」，所述等離子體蝕刻終止於所述「第一介電層26」底層的所述「第一金屬連線24」，使所述「第一個淺凹溝31」成為「第一個深凹溝35」，如圖8所示。所述「第一個深凹溝35」呈「階梯型」，提供了較理想的階梯覆蓋能力。然後，去除所述「第二個光刻膠圖形34」和所述「第二介電層28」，如圖9所示，此時，在所述「第一介電層26」表面形成所述「第一個淺凹溝31」和「第一個深凹溝35」。對露出的所述「第二介電層28」的「各向異性的蝕刻」，也是利用「磁場增強式反應離子式等離子體蝕刻技術」，其等離子體反應氣體是CF4、CHF3和Ar等氣體。
參考圖10和圖11。接著，利用化學氣相沉積法形成一層金屬層38，所述「金屬層38」包含銅、鈦、鎢、鋁或氮化鈦等金屬，所述「金屬層38」並填滿所述「第一個淺凹溝31」和「第一個深凹溝35」，如圖10所示。最後，利用等離子體蝕刻技術或化學機械拋光技術去除所述「第一個淺凹溝31」和「第一個深凹溝35」以外區域的所述「金屬層38」，以在所述「第一個淺凹溝31」內則形成第二金屬栓柱38A，在所述「第一個深凹溝35」內則形成第二金屬栓柱38B，如圖11所示，其中，所述「第二金屬連線38A是透過所述」第二金屬栓柱38B跟所述「第一金屬連線24」作電性接觸。
完成圖11的結構後，可以再重複利用上述方法形成上一階層的「金屬連線」和「金屬栓柱」，亦即，本發明的工藝方法能應用到多層金屬連線技術集成電路中。
權利要求
1.一種導電體連線的製造方法，其特徵在於，是包含下列步驟在矽半導體晶片表面形成一層第一介電層，所述「矽半導體晶片」表面含有第一導電材料；形成一層第二介電層；利用光刻技術形成第一個光刻膠圖形，以所述「第一個光刻膠圖形」作為蝕刻掩膜，利用蝕刻技術蝕去所述「第二介電層」和一部份厚度的所述「第一介電層」，以在所述「第一介電層」表面形成淺凹溝；側向蝕去一部份的所述「第一個光刻膠圖形，以露出一部份的所述「第二介電層」，再利用蝕刻技術蝕去露出的所述「第二介電層」，所述蝕刻終止於所述「第一介電層」表面；去除所述「第一個光刻膠圖形」；利用光刻技術形成第二個光刻膠圖形，所述「第二光刻膠圖形」覆蓋住一部份的所述「淺凹溝」和一部份的所述「第二介電層」，而露出一部份的所述「淺凹溝」和一部份的所述「第二介電層」；以所述「第二個光刻膠圖形」和露出一部份的所述「第二介電層」作為蝕刻掩膜，利用蝕刻技術蝕去露出的所述「第一介電層」，所述等離子體蝕刻終止於所述「第一介電層」底層的「第一導電材料」，使所述「淺凹溝」成為「深凹溝」；去除所述「第二個光刻膠圖形」和所述「第二介電層」以在所述「第一介電層」表面形成所述「淺凹溝」和「深凹溝」；形成一層金屬層，所述「金屬層」並填滿所述「淺凹溝」和「深凹溝」；去除所述「淺凹溝」和「深凹溝」以外區域的所述金屬層，以在所述「淺凹溝」內形成第一金屬連線，在所述「深凹溝」內則形成第一金屬栓柱。
2.按權利要求1所述的一種導電體連線的製造方法，其特徵在於，其中所述矽半導體晶片包含有場氧化層、「金屬氧化物半導體場效應電晶體」、「電容器」、「電阻器」和導電材料。
3.按權利要求1所述的一種導電體連線的製造方法，其特徵在於，其中所述「金屬氧化物半導體場效應電晶體」包含有柵氧化層、柵極與源極/漏極。
4.按權利要求1所述的一種導電體連線的製造方法，其特徵在於，其中所述「第一介電層」可由兩種以上的介電層組成。
5.按權利要求1所述的一種導電體連線的製造方法，其特徵在於，其中所述「第二介電層」，是利用「等離子體增強式化學氣相沉積法」形成的氮化矽，其厚度介於500到2000埃之間。
6.按權利要求1所述的一種導電體連線的製造方法，其特徵在於，其中所述「第二介電層」是利用「等離子體增強式化學氣相沉積法」形成的非晶矽。
7.按權利要求1所述的一種導電體連線的製造方法，其特徵在於，其中所述「金屬層」是以化學氣相沉積法形成。
8.按權利要求1所述的一種導電體連線的製造方法，其特徵在於，其中所述的去除所述「淺凹溝」和「深凹溝」以外區域的所述「金屬層」，可利用等離子體蝕刻技術對所述「金屬層」進行各向異性的回蝕刻，也可以利用化學機械拋光技術。
9.一種導電體連線的製造方法，其特徵在於，是包含下列步驟在矽半導體晶片表面形成一層第一介電層，所述「矽半導體晶片」表面含有柵極與源極/漏極；形成一層第二介電層；利用光刻技術形成第一個光刻膠圖形，以所述「第一個光刻膠圖形」作為蝕刻掩膜，利用蝕刻技術蝕去所述「第二介電層」和一部份厚度的所述「第一介電層」，以在所述「第一介電層」表面形成淺凹溝；側向蝕去一部份的所述「第一個光刻膠圖形，以露出一部份的所述「第二介電層」，再利用蝕刻技術蝕去露出的所述「第二介電層」，所述蝕刻終止於所述「第一介電層」表面；去除所述「第一個光刻膠圖形」；利用光刻技術形成第二個光刻膠圖形，所述「第二光刻膠圖形」覆蓋住一部份的所述「淺凹溝」和一部份的所述「第二介電層」，而露出一部份的所述「淺凹溝」和一部份的所述「第二介電層」；以所述「第二個光刻膠圖形」和露出一部份的所述「第二介電層」作為蝕刻掩膜，利用蝕刻技術蝕去露出的所述「第一介電層」；去除所述「第二個光刻膠圖形」和所述「第二介電層」以在所述「第一介電層」表面形成所述「淺凹溝」和「接觸窗」；形成一層金屬層，所述「金屬層」並填滿所述「淺凹溝」和「接觸窗」；去除所述「淺凹溝」和「接觸窗」以外區域的所述金屬層，以在所述「淺凹溝」內形成第一金屬連線，在所述「接觸窗」內則形成第一金屬栓柱，所述「第一金屬栓柱」透過所述「接觸窗」跟所述柵極與源極/漏極作電性接觸。
10.按權利要求9所述的一種導電體連線的製造方法，其特徵在於，其中所述矽半導體晶片包含有場氧化層、「金屬氧化物半導體場效應電晶體」、「電容器」、「電阻器」和導電材料。
11.按權利要求10所述的一種導電體連線的製造方法，其特徵在於，其中所述「金屬氧化物半導體場效應電晶體」，包含有柵氧化層、柵極與源極/漏極。
12.按權利要求9所述的一種導電體連線的製造方法，其特徵在於，其中所述「第一介電層」可由兩種以上的介電層組成。
13.按權利要求9所述的一種導電體連線的製造方法，其特徵在於，其中所述「第二介電層」是利用「等離子體增強式化學氣相沉積法」形成的氮化矽，其厚度介於500到2000埃之間。
14.按權利要求9所述的一種導電體連線的製造方法，其特徵在於，其中所述「第二介電層」是利用「等離子體增強式化學氣相沉積法」形成的非晶矽。
15.按權利要求9所述的一種導電體連線的製造方法，其特徵在於，其中所述「金屬層」是以化學氣相沉積法形成。
16.按權利要求9所述的一種導電體連線的製造方法，其特徵在於，其中所述的去除所述「淺凹溝」和「接觸窗」以外區域的所述「金屬層」，可利用等離子體蝕刻技術對所述「金屬層」進行各向異性的回蝕刻，也可以利用化學機械拋光技術。
17.一種導電體連線的製造方法，其特徵在於，是包含下列步驟在矽半導體晶片表面形成一層第一介電層，所述「矽半導體晶片」表面含有第一金屬連線；形成一層第二介電層；利用光刻技術形成第一個光刻膠圖形，以所述「第一個光刻膠圖形」作為蝕刻掩膜，利用蝕刻技術蝕去所述「第二介電層」和一部份厚度的所述「第一介電層」，以在所述「第一介電層」表面形成淺凹溝；側向蝕去一部份的所述「第一個光刻膠圖形，以露出一部份的所述「第二介電層」，再利用蝕刻技術蝕去露出的所述「第二介電層」，所述蝕刻終止於所述「第一介電層」表面；去除所述「第一個光刻膠圖形」；利用光刻技術形成第二個光刻膠圖形，所述「第二光刻膠圖形」覆蓋住一部份的所述「淺凹溝」和一部份的所述「第二介電層」；以所述「第二個光刻膠圖形」和露出一部份的所述「第二介電層」作為蝕刻掩膜，利用蝕刻技術蝕去露出的所述「第一介電層」，所述等離子體蝕刻終止於所述「第一介電層」底層的「第一金屬連線」，使所述「淺凹溝」成為「介層孔」；去除所述「第二個光刻膠圖形」和所述「第二介電層」以在所述「第一介電層」表面形成所述「淺凹溝」和「介層孔」；形成一層第二金屬層，所述「第二金屬層」並填滿所述「淺凹溝」和「介層孔」；去除所述「淺凹溝」和「介層孔」以外區域的所述「第二金屬層」，以在所述「淺凹溝」內形成第二金屬連線，在所述「介層孔」內則形成第一金屬栓柱，所述「第一金屬栓柱」透過所述「介層孔」跟所述「第一金屬連線」作電性接觸。
18.按權利要求17所述的一種導電體連線的製造方法，其特徵在於，其中所述矽半導體晶片包含有場氧化層、「金屬氧化物半導體場效應電晶體」、「電容器」、「電阻器」和導電材料。
19.按權利要求17所述的一種導電體連線的製造方法，其特徵在於，其中所述「金屬氧化物半導體場效應電晶體」包含有柵氧化層、柵極與源極/漏極。
20.按權利要求17所述的一種導電體連線的製造方法，其特徵在於，其中所述「第一介電層」可由兩種以上的介電層組成。
21.按權利要求17所述的一種導電體連線的製造方法，其特徵在於，其中所述「第二介電層」是利用「等離子體增強式化學氣相沉積法」形成的氮化矽，其厚度介於500至2000埃之間。
22.按權利要求17所述的一種導電體連線的製造方法，其特徵在於，其中所述「第二介電層」是利用「等離子體增強式化學氣相沉積法」形成的非晶矽。
23.按權利要求17所述的一種導電體連線的製造方法，其特徵在於，其中所述「金屬層」是以化學氣相沉積法形成。
24.按權利要求17所述的一種導電體連線的製造方法，其特徵在於，其中所述的去除所述「淺凹溝」和「介層孔」，以外區域的所述「金屬層」，可利用等離子體蝕刻技術對所述「金屬層」進行各向異性的回蝕刻，也可以利用化學機械式拋光技術。
全文摘要
本發明提出一種集成電路導電體連線的製造方法；利用光刻技術在介電層形成淺凹溝和階梯型深洞孔，然後利用化學氣相沉積法沉積一層金屬填滿淺凹溝和階梯深洞孔，階梯型深洞孔提供了較理想的階梯覆蓋能力，再利用等離子體蝕刻技術或化學機械拋光技術去除淺凹溝和階梯型深洞孔以外區域的金屬，以在淺凹溝內形成金屬連線，在階梯型深洞孔內則形成金屬栓柱；本發明的方法適用於多層連線集成電路製造。
文檔編號H01L21/768GK1166055SQ9710397
公開日1997年11月26日 申請日期1997年4月10日 優先權日1996年5月23日
發明者曾鴻輝 申請人:世界先進積體電路股份有限公司