半導體存儲設備及控制該存儲設備的方法
2023-07-28 02:25:41
專利名稱：半導體存儲設備及控制該存儲設備的方法
技術領域：
本發明涉及一種具有多個可重寫存儲塊的非易失性半導體存儲設備，以及一種控制該存儲設備的方法。
背景技術：
近年來，廣泛使用了作為可重寫非易失性存儲器的閃速存儲器。閃速存儲器能夠在未由電源供電的情況下保存存儲內容。但是，如果多次在閃速存儲器上執行擦除和寫入，會破壞其特性。出於此原因，在閃爍存儲中數據重寫的次數是有限的。
因此，存在多個用於增強閃速存儲器可靠性的提議。例如，日本專利待審公開No.2001-14865公開了一種包括可重寫數目監視器的閃速存儲器。當在閃速存儲器中數據重寫的次數超過設定值時，該監視器發出警告。日本專利待審公開No.1992(平4)-125898公開了一種訪問計數器，用於對訪問非易失性存儲器的次數進行計數。當計數的數目達到預定值時，將要訪問的目標切換到不同的存儲區域。
但是，在上述提出的閃速存儲器中，需要預先準備不同的存儲區域。包括這種存儲區域的閃速存儲器需要較大的晶片區域。
發明內容
根據本發明，提出了一種可擦除半導體存儲設備，包括具有多個存儲塊的數據存儲單元；重寫監控電路，用於存儲在每一個存儲塊中數據重寫的次數；以及塊地址切換電路，用於切換塊選擇地址。此外，所述存儲設備包括臨時存儲電路，用於臨時地保存在預定塊中存儲的數據；以及控制單元，用於控制數據傳送。
根據本發明的另一個實施例，一種控制半導體存儲設備的方法包括步驟根據重寫請求，擦除第一存儲塊中的數據；獲取每一個存儲塊中重寫的次數；當其中擦除了數據的第一存儲塊中的重寫次數超過預定值時，將其重寫次數等於或小於預定值的第二存儲塊中的數據寫入臨時存儲電路中；擦除第二存儲塊中的數據；改變存儲塊地址，以對其進行存儲；將存儲在臨時存儲電路中的數據傳送到第一存儲模塊；以及將要寫入的數據寫入到第二存儲塊。
上述方法可以包括步驟在擦除存儲塊中的數據的同時，將存儲塊中重寫的次數加一，並且將重寫的次數存儲在其中。
根據本發明的半導體存儲設備和控制方法能夠增加重寫的次數，而無需增加非易失性存儲器區域。
從結合附圖所採用的以下詳細描述中，本發明的上述及其它目的、特點和優點會變得明顯，其中圖1是根據本發明實施例的半導體存儲設備的框圖；圖2是根據本發明實施例的非易失性存儲設備的框圖；圖3是本發明的半導體設備中所包括的重寫監控電路的實施例的框圖；圖4是本發明的半導體設備中所包括的塊地址切換電路的實施例的框圖；圖5是切換電路的實施例的框圖；圖6是反相器的實施例的框圖；圖7A、7B以及7C示出了半導體存儲設備中數據傳送的示例；圖8是示出了本發明的半導體存儲設備的操作示例的流程圖；圖9是示出了本發明的半導體存儲設備的操作示例的流程圖；
圖10是示出了本發明的半導體存儲設備的操作示例的流程圖；圖11是示出了本發明的半導體存儲設備的操作示例的流程圖；圖12是本發明的半導體存儲設備的另一個實施例的框圖；圖13是本發明的半導體存儲設備的另一個實施例的框圖；以及圖14是本發明的半導體存儲設備的另一個實施例的框圖。
具體實施例方式
下面將對本發明的優選實施例進行說明。圖1是示出了根據本發明的半導體存儲設備的實施例的框圖。該半導體存儲設備包括諸如閃速存儲器之類的非易失性存儲設備1、存儲設備7以及控制器11。存儲設備7具有RAM10，用於臨時存儲非易失性存儲設備1中的存儲塊的數據。控制器11將表示寫、擦除和讀的指令發送到非易失性存儲設備1和存儲設備7，並控制數據傳送。
參考圖2，非易失性存儲設備1包括存儲塊3、4、5和6；重寫監控電路2a；以及塊地址切換電路2b。重寫監控電路2a存儲每一個存儲塊中數據重寫的次數。塊地址切換電路2b切換從外部輸入的塊選擇地址。
參考圖3，重寫監控電路2a具有重寫數目存儲器12和重寫禁止信息存儲器13。重寫數目存儲器12存儲每一個存儲塊中數據重寫的次數。重寫禁止信息存儲器13可以存儲與存儲塊相對應的重寫禁止比特(或標記)。將重寫禁止比特提供給其中數據重寫的次數已經達到預定值的存儲塊，並且顯示針對此存儲塊的重寫禁止。此外，重寫監控電路2a具有寫電路14、執行數據讀取操作的讀出放大器15和16、以及臨時存儲所讀出數據的計數寄存器17。重寫數目存儲器12和重寫禁止信息存儲器13均具有四部分，每一個部分對應於存儲塊3到6。對於一次數據重寫，將一個比特新寫入到重寫數目存儲器12的每一個部分。因此，存儲器12在重寫操作期間不需要擦除操作。能夠寫入每一個部分的比特數目與能夠在每一個存儲塊上執行的數據重寫的次數相對應。能夠在閃速存儲電路中與存儲塊3到6一起形成重寫數目存儲器12和重寫禁止信息存儲器13。信號Sm是重寫監控電路2a的使能信號。信號Aa到Ad是四比特存儲塊地址信號(選擇信號)。當半導體存儲設備接收到寫請求時，用於選擇要重寫存儲塊的比特處於開啟狀態。此時，重寫數目存儲器12將數據重寫的次數加一。這裡，該數目是存儲於要重寫部分中的數目。之後，用於選擇其它存儲塊之一的比特變為開啟狀態，並讀出這些存儲塊中的數據的重寫次數。如果存在重寫禁止比特，則讀出該比特。
參考圖4，塊地址切換電路2b具有塊地址改變存儲器18、控制電路21、以及切換電路22到25。存儲器18存儲由控制器11分配的快地址信號和每個存儲塊3到6之間的對應信息。控制電路21和切換電路22到25根據該對應信息來執行塊地址的切換操作。此外，切換電路2b具有寫電路19以及用於執行信息讀出的讀出放大器20。控制電路21將控制信號提供給切換電路22到25。將存儲塊地址信號A0到A3從外部輸入到各個切換電路。通過來自控制電路21的控制信號，在半導體存儲設備中，將存儲塊地址A0到A3轉換為存儲塊地址(選擇信號)Aa到Ad。應當注意到，將塊地址改變存儲器18的初始值裝入控制電路21的寄存器(或鎖存器)中。保留該初始值，直到執行塊地址改變存儲器18的重寫為止。
參考圖5，在切換電路23的示例中，在來自外部的塊地址信號A0到A3中選擇一個信號。所選擇的信號與控制信號23-1C到23-4C中處於開啟(即高電平)的信號相對應。在此示例中，只有控制信號23-2C是開啟的(高電平)，並且輸出存儲塊地址信號Ab。其它切換電路執行相同的操作。
參考圖6，在反相器23-2中，將控制信號23-2a輸入到P溝道電晶體23-2f的柵極，並且將控制信號23-2c輸入到N溝道電晶體23-2i的柵極。將外部塊地址信號A1(23-2b)輸入到P溝道電晶體23-2g的柵極和N溝道電晶體23-2h的柵極。只有當控制信號23-2c處於高電平，並且來自外部的塊地址信號A1(23-2b)處於高電平時，輸出信號23-2d的電平才變為低(激活)。在反相器23-1、23-3和23-4中，由於與控制信號23-2a到23-2c相對應的信號分別處於高電平和低電平，因此來自這些反相器的輸出處於開路狀態。
根據圖7A到7D，對本發明的半導體存儲設備的數據傳送處理的優選示例進行說明。參考圖7A，非易失性存儲設備1中的各個存儲塊3和4存儲數據。存儲設備7具有RAM10。在此示例中，存儲塊3中數據重寫的次數將達到預定限制值。當接收到針對存儲塊3的重寫指令時，控制器11首先擦除存儲塊3中的數據。接下來，如圖7B所示，將其中數據重寫次數最少的存儲塊4中的數據傳送到RAM10。擦除存儲塊4中的數據。之後，控制器11將RAM11中的數據傳送到存儲塊3中(如圖7C所示)。傳送之後，控制器11將根據初始重寫指令要存儲到存儲塊3中的數據存儲在存儲塊4中(如圖7D所示)。如上所示，當控制器11接收到重寫其中數據重寫次數已經達到限制的存儲塊3的請求時，控制器11能夠將要存儲在存儲塊3中的數據存儲在其中數據重寫次數最少的存儲塊4中。存儲塊4不必是其中數據重寫次數最少的存儲塊。
根據圖8到11，對本發明的半導體存儲設備的操作的詳細示例進行了描述。參考圖8，控制器11接收針對存儲塊3的數據重寫指令(S1)。控制器11擦除存儲塊3中的數據(S2)，並將一個比特寫入重寫數目存儲器12的存儲塊3的部分(S3)。控制器11讀取存儲塊3的狀態(S4)，並讀取計數寄存器17的狀態(S5)。寫入重寫數目存儲器12是針對每一個重寫添加一個比特。將所有存儲塊中重寫的次數及其重寫禁止比特存儲在計數寄存器17中(S8)。存儲塊3中數據擦除所需的時間通常是幾個毫秒。但是，在數據擦除期間所執行的將數據寫入重寫數目存儲器12所需的時間是幾個微秒。
當存儲塊3中的數據擦除完成時(S6)，控制器11讀取所有塊的計數寄存器(S9)。控制器11確認是否存在其中重寫次數超過了預定值的存儲塊(S10)。可以通過控制器11來設置所述預定值。
當存儲塊3中的重寫次數是預定值或更小時(圖8中的C)，則執行圖9所示的處理。首先，根據寫指令，將數據寫入存儲塊3(S11)。確認存儲塊3的狀態(S12)，並完成重寫(S13)。
當存儲塊3中的重寫次數超出預定值時(圖8中的A)，則執行圖10所示的處理。控制器11指定了其中重寫禁止比特是關閉且重寫次數最少的存儲塊4。控制器11將存儲塊4中的數據傳送到RAM10中，以便允許RAM10臨時將數據存儲於其中(S20)。根據存儲塊數據交換指令(S21)，擦除存儲塊4中的數據(S22)。當開始擦除時，將一個比特添加到重寫數目存儲器12的存儲塊4的部分(S23)。此外，將重寫禁止比特提供給重寫禁止信息存儲器13的存儲塊3的部分(S24)。與重寫次數無關，在其中應當禁止數據交換的存儲塊中，能夠將重寫禁止比特提供給重寫禁止信息存儲器13。在存儲塊4的數據擦除期間，完成對重寫數目存儲器12的寫入、以及對重寫信息存儲器13的寫入。讀出狀態和計數寄存器(S25到S27)。當上述數據擦除和比特寫入完成時，將更新信息寫入塊地址改變存儲器18(S31)。將更新之後的相應信息存儲在控制電路21的寄存器或鎖存器中。如上所述，塊地址切換電路2b保存內部存儲塊地址的改變。因此，不必由控制器11或訪問請求器來執行存儲塊的地址改變。
參考圖11，在寫入完成之後(S40)，控制器11將存儲在RAM10中的數據寫入存儲塊3中(S41)。在寫入完成之後(S43)，控制器11將要寫入存儲塊3的數據寫入到其中重寫次數最少的存儲塊4中(S44)。此時，根據存儲在塊地址改變存儲器18中的相應信息，交換存儲塊3的地址和存儲塊4的地址。因此，控制器11能夠傳送相同的存儲塊地址，作為數據寫入的先前存儲塊地址。
參考圖12，在包括非易失性存儲設備1、存儲設備7和控制器11的一個晶片中形成了本發明另一個示例的半導體存儲設備30。參考圖13，由包括非易失性存儲設備1和存儲設備7的一個晶片形成了本發明又一個實施例的半導體存儲設備31。此時，可以在分立的控制器和處理器中形成控制器11，或者控制器11可以是外部專用控制器。圖14示出了本發明另一實施例的半導體存儲設備31B。在該半導體存儲設備31B中，通用數據和地址信號是總線信號。只有控制信號是單獨的一對一信號。
在本發明中，可以增加閃速存儲器中數據重寫的次數，而不會增加非易失性存儲器區域。
儘管已經結合特定優選實施例對本發明進行了描述，應該理解的是，本發明所涵蓋的主題並不局限於這些特定實施例中。相反，本發明包括如能夠包括在所附權利要求的精神和範圍內的所有的改變、修改和等價物。。
權利要求
1.一種半導體存儲設備，包括具有多個存儲塊的數據存儲單元；重寫監控電路，用於存儲在每一個存儲塊中數據重寫的次數；塊地址切換電路，用於切換塊選擇地址；臨時存儲電路，用於臨時地保存在預定塊中存儲的數據；以及控制單元，用於控制數據傳送。
2.根據權利要求1所述的半導體存儲設備，其特徵在於還包括重寫禁止信息存儲電路，用於存儲與每一個存儲塊有關的重寫禁止信息。
3.根據權利要求1所述的半導體存儲設備，其特徵在於所述塊地址切換電路包括塊地址存儲單元，用於存儲每一個存儲塊和從所述控制單元輸出的外部塊地址信號之間的對應信息；以及轉換電路，用於對地址進行轉換。
4.根據權利要求3所述的半導體存儲設備，其特徵在於所述轉換電路包括切換電路和控制電路，所述控制電路用於根據所述對應信息來控制所述切換電路。
5.根據權利要求1所述的半導體存儲設備，其特徵在於所述數據存儲單元是非易失性存儲設備。
6.根據權利要求1所述的半導體存儲設備，其特徵在於所述重寫監控電路是非易失性存儲設備。
7.根據權利要求1所述的半導體存儲設備，其特徵在於在一個晶片中形成所述半導體存儲設備。
8.一種控制半導體存儲設備的方法，包括步驟根據重寫請求，擦除第一存儲塊中的數據；獲取每一個存儲塊中重寫的次數；當其中擦除了數據的第一存儲塊中的重寫次數超過預定值時，將其中重寫次數等於或小於預定值的第二存儲塊中的數據寫入到臨時存儲電路中；擦除第二存儲塊中的數據；改變存儲塊地址以對其進行存儲；將存儲於臨時存儲電路中的數據傳送到第一存儲塊；以及將要寫入的數據寫入到第二存儲塊。
9.根據權利要求8所述的方法，其特徵在於所述第二存儲塊是其中重寫次數最少的塊。
10.根據權利要求8所述的方法，其特徵在於還包括步驟在擦除存儲塊中的數據的同時，將存儲塊中的重寫次數加一。
11.根據權利要求8所述的方法，其特徵在於還包括步驟存儲與其中重寫次數超過預定值的存儲塊有關的重寫禁止信息。
全文摘要
一種半導體存儲設備，包括由閃速存儲器形成的多個存儲塊。半導體存儲設備還包括重寫監控電路，用於存儲在每一個存儲塊中數據重寫的次數；以及切換電路，用於切換塊選擇地址。當作為重寫請求目標的第一存儲塊中重寫次數超出預定值時，將第二存儲塊中的數據傳送到第一存儲塊中。將要寫入的數據寫入第二存儲塊。因此，可以增加閃速存儲器中的重寫次數。
文檔編號G11C16/06GK1574097SQ20041004760
公開日2005年2月2日 申請日期2004年5月27日 優先權日2003年5月28日
發明者三木淳範 申請人:日本電氣株式會社