增強式高電子移動率電晶體及其製造方法

2023-07-27 09:50:56 1

專利名稱：增強式高電子移動率電晶體及其製造方法
技術領域：
本發明涉及增強式高電子移動率電晶體(High-Electron-Mobility Transistor, HEMT)技術，尤其涉及一種以P-N接面多層堆棧提高臨限電壓的增強式高電子移動率電晶體及其製造方法。
背景技術：
氮化鎵高電子移動率電晶體由於具有高輸出功率、高崩潰電壓、耐高溫等特性，近年來已被應用於高功率元件中。然而由於其結構中的氮化鎵/氮化鋁鎵具大量的極化電荷，而形成二維電子氣(Two-Dimensional Electron feis，2DEG)，使得此類電晶體通常操作在空乏式(D印letion Mode)，而屬於常開式(NormallyOn)電晶體，其臨限電壓(Threshold Voltage,VT)為負值。因此，此類電晶體即使在柵極偏壓為零的情況下，電晶體仍會導通電流，形成額外的功率損耗，也易導致高功率元件的不正常導通而引發電路的誤動作。目前由於環保意識抬頭，使電動車受到高度重視，而高功率的高電子移動率電晶體更為電動車的功率電路中不可或缺的電子元件。由於車用電路通常需在高偏壓下操作， 此類環境容易伴隨瞬間脈衝電壓，使電晶體在非預期情況下導通，影響車輛的安全性。雖然已有現有技術提出以深凹陷式柵極結構(De印lyRecessed Gate)或四氟化碳(CF4)等離子處理方式製作增強式(Enhancement Mode)的氮化鎵高電子移動率電晶體，而為常關式(Normally Off)的操作特性，然而其臨限電壓至多只可提升至+0. 9V，仍不足以滿足實際應用電路上的需求。此外，深凹陷式柵極結構須導入表面蝕刻製程，而四氟化碳等離子處理方式也需利用等離子將氟離子導入元件中，此兩種方式都容易造成電晶體的表面狀態 (Surface State)密度增加，影響電晶體的效能及可靠度。

發明內容
本發明的一目的是提供一種增強式高電子移動率電晶體及其製造方法，欲改善現有技術的深凹陷式柵極結構或四氟化碳等離子處理方式製作增強式氮化鎵電晶體效能不佳的問題。本發明的另一目的是提供一種增強式高電子移動率電晶體及其製造方法，欲大幅提高增強式高電子移動率電晶體的臨限電壓。為達成上述的目的，在本發明的一方面揭示一種增強式高電子移動率電晶體，包括一緩衝層，磊晶於一基板上；一源級及一漏極，形成於該緩衝層上；多個P-N接面，其是由多層堆棧的P-N接面形成於該緩衝層上、及該源級與漏極之間；及一柵極，形成於該P-N 接面的堆棧上；其中該P-N接面由一 P型及一 N型半導體層所構成。其中，該源級或漏極與該P-N接面的堆棧相隔離。其中，該基板的材料選自砷化鎵、氮化鎵、矽、碳化矽、及藍寶石。其中，該緩衝層的結構由多層的材料層所構成。其中，該緩衝層的材料選自砷化鎵、氮化鎵、氮化鋁、氮化鎵鋁、及上述材料的組口 O其中，該緩衝層的結構由上而下依序為氮化鎵鋁/氮化鎵/氮化鋁、或氮化鎵/氮化鎵鋁/氮化鋁/氮化鎵/氮化鋁。其中，該源級或漏極的材料選自鈦、鋁、鎢、鎳、及金。其中，該P-N接面由一 P型及一 N型半導體層所構成。其中，該P-N接面的材料選自砷化鎵、氮化鎵、氮化鋁、及氮化鎵鋁。其中，該柵極的材料選自鉬、鋁、鈦、金、氮化鎢、及上述材料的組合。在本發明的另一方面揭示一種增強式高電子移動率電晶體的製造方法，其包括下列步驟提供一具有一緩衝層的基板；形成多個P-N接面，多層堆棧於該緩衝層上；去除於預定的柵極區域之外的P-N接面堆棧；於該緩衝層上及分別於該預定柵極區域的兩側形成一源級及漏極；及形成一柵極於該P-N接面堆棧之上。其中，該源級或漏極與該P-N接面的堆棧相隔離。其中，該基板的材料選自砷化鎵、氮化鎵、矽、碳化矽、及藍寶石。其中，該緩衝層的結構是由多層的材料層所構成。其中，該緩衝層的材料選自砷化鎵、氮化鎵、氮化鋁、氮化鎵鋁、及上述材料的組
I=I O其中，該緩衝層的結構由上而下依序為氮化鎵鋁/氮化鎵/氮化鋁、或氮化鎵/氮化鎵鋁/氮化鋁/氮化鎵/氮化鋁。其中，該源級或漏極的材料選自鈦、鋁、鎢、鎳、及金。其中，該P-N接面由一 P型及一 N型半導體層所構成。其中，該P-N接面的材料選自砷化鎵、氮化鎵、氮化鋁、及氮化鎵鋁。其中，該柵極的材料選自鉬、鋁、鈦、金、氮化鎢、及上述材料的組合。本發明的增強式高電子移動率電晶體及其製造方法，可改善現有技術的深凹陷式柵極結構或四氟化碳等離子處理方式製作增強式氮化鎵電晶體效能不佳的問題。並大幅提高增強式高電子移動率電晶體的臨限電壓。以下結合附圖和具體實施例對本發明進行詳細描述，但不作為對本發明的限定。


圖1根據本發明的增強式高電子移動率電晶體的一實施例的結構剖面示意圖；圖2根據本發明另一實施例的增強式高電子移動率電晶體製造方法的示意流程圖；圖3至圖9根據本發明實施例應用於與現有的場效電晶體整合的元件結構流程示意圖。其中，附圖標記10:電晶體11 基板12 緩衝層121 緩衝層的氮化鎵122 緩衝層的氮化鎵鋁
13 源級14 漏極15:P-N 接面151 =P-N接面的N型區152 :P-N接面的P型區16 柵極18 光刻膠
具體實施例方式為使貴審查委員能對本發明的特徵、目的及功能有更進一步的認知與了解，茲配合圖式詳細說明如後請參照圖1，為根據本發明的具有多重PN接面的增強式高電子移動率電晶體的一實施例的結構剖面示意圖。如圖所示，本實施例的增強式高電子移動率電晶體10在結構上包括一基板11、一緩衝層12、一源級13及漏極14、多個P-N接面15的多層堆棧、及一柵極16。該基板11用以支持建構於其上的半導體元件，其材料並沒有特殊的限定，可以是砷化鎵(GaAs)、氮化鎵(GaN)、矽(Si)、碳化矽(SiC)、藍寶石(Sapphire)、或其它半導體材料。一多層結構的緩衝層12磊晶於該基板11上，各層由上而下依序為氮化鎵鋁(AKiaN)/ 氮化鎵/氮化鋁(AlN)；其最上層的氮化鎵鋁層及氮化鎵層間形成有井區(Well)，以提供半導體元件及場效電晶體通道(Channel)的建構區；該緩衝層也可適度地緩和該基板及元件建構區之間的材料結晶不匹配，而影響元件的製造或特性；緩衝層12的材料也可以是砷化鎵、氮化鎵、氮化鋁、氮化鎵鋁、及上述材料的組合。一源級13及漏極14分別形成於該緩衝層12上及該電晶體通道的兩側，其材料為金屬，可以是鈦(Ti)、鋁(Al)、鎢(W)、鎳(Ni)、或金(Au)，但並不限於此。為了有效提高增強式高電子移動率電晶體的臨限電壓，本實施例於電晶體通道所在的該緩衝層12上，成長P-N型接面15，下層為N型151且上層為P型152半導體；其材料可以是砷化鎵、氮化鎵、氮化鋁、或氮化鎵鋁，並以磊晶或化學氣相沉積的工藝形成，但不以此為限，也可採用其它的半導體材料及工藝。由於單一個P-N接面的內建電壓約為0. 7V， 當與現有的場效電晶體整合，可使電晶體導通所需的臨限電壓提升約0. 7V。在某些特定應用的電路中，為了避免電晶體遭受不正常的開啟，本實施例的電晶體將多層堆棧M個P-N接面15於該緩衝層上，則電晶體的臨限電壓將可提高0. 7V的整數倍，或是說提高0. 7XM V。 例如，若一電晶體的臨限電壓希望為50V，則其結構設計為72個P-N接面多層堆棧於該緩衝層上，臨限電壓可提高約50V ；而M值的選用，端視實際需要而定，並沒有一定的限定。最後，一柵極16形成於該P-N接面的堆棧上，而達成一高臨限電壓的高電子移動率電晶體；該柵極16的材料可為鉬(Pt)、鋁、鈦(Ti)、金、氮化鎢(WNx)、或上述材料的組合；其中該源級 13或漏極14與該P-N接面15的堆棧相隔離。根據本發明的另一實施例，提供一種增強式高電子移動率電晶體的製造方法，其步驟流程請參照圖2。首先，步驟21提供一具有緩衝層的基板，該基板的材料並沒有特殊的限定，可以是砷化鎵、氮化鎵、矽、碳化矽、藍寶石、或其它半導體材料；該緩衝層的材料可以是砷化鎵、氮化鎵、氮化鋁、氮化鎵鋁、及上述材料多層的組合，例如由上而下依序為一氮化鎵鋁/氮化鎵/氮化鋁、或氮化鎵/氮化鎵鋁/氮化鋁/氮化鎵/氮化鋁。其次，步驟23 形成多個P-N接面，多層堆棧於該緩衝層上，其中該單一個P-N型接面的下層為N型且上層為P型半導體；其材料可以是砷化鎵、氮化鎵、氮化鋁、或氮化鎵鋁，並以磊晶或化學氣相沉積的工藝形成，但不以此為限，也可採用其它的半導體材料及工藝。再其次，步驟25將柵極的預定區域之外的P-N接面堆棧去除，可採用光微影蝕刻(Wiotolithography)或其它的半導體工藝技術。又其次，步驟27則於該緩衝層上、及分別於該預定柵極區域的兩側形成一源級及漏極，其材料為金屬，可以是鈦、鋁、鎢、鎳、或金，但並不限於此。最後，步驟四於該 P-N接面堆棧之上形成一柵極，而完成一高臨限電壓的高電子移動率電晶體，其材料可為鉬、鋁、鈦、金、氮化鎢、或上述材料的組合；其中該源級或漏極與該P-N接面的堆棧相隔離。本發明的另一方面，也可與現有的空乏式或增強式場效電晶體進行整合，進一步提升電晶體之臨限電壓，以下舉一例子說明。首先以圖3所示意的氮化鎵鋁122/氮化鎵 121的磊晶基板11，利用光微影蝕刻技術，以光刻膠18定義出柵極區域，接著進行四氟化碳等離子處理，如圖4所示，使氟離子進入氮化鋁鎵122的通道層中，以空乏通道中的電荷，使電晶體成為增強式場效電晶體。接著將光刻膠18移除，並成長P-N接面15的多層堆棧，如圖5所示；如此可以利用氟離子空乏通道中的電荷的優點，及結合多層堆棧P-N接面提升電晶體臨限電壓的功效。接著將電晶體柵極區域以外的P-N接面多層堆棧去除，保留柵極下方的P-N接面多層堆棧，用以控制臨限電壓，如圖6所示。接著製作電晶體的源級13(圖中用S表示)及漏極14(圖中用D表示)，如圖7所示。接著以光微影蝕刻技術的光刻膠層定義出柵極區域，蒸鍍金屬層作為柵極16電極及該P-N接面之奧姆接觸，如圖8所示。最後，以金屬剝離(Lift-off)技術，利用丙酮輔以超音波震蕩的方式，將多餘的光刻膠剝落， 完成具多層堆棧PN接面的增強式場效電晶體結構，如圖9所示。當然，本發明還可有其它多種實施例，在不背離本發明精神及其實質的情況下，熟悉本領域的技術人員可根據本發明作出各種相應的改變和變形，但這些相應的改變和變形都應屬於本發明權利要求的保護範圍。
權利要求
1.一種增強式高電子移動率電晶體，其特徵在於，包括 一緩衝層，磊晶於一基板上；一源級及一漏極，形成於該緩衝層上；多個P-N接面，其由多層堆棧的P-N接面形成於該緩衝層上、及該源級與漏極之間；及一柵極，形成於該P-N接面的堆棧上。
2.根據權利要求1所述的電晶體，其特徵在於，該源級或漏極與該P-N接面的堆棧相隔1 O
3.根據權利要求1所述的電晶體，其特徵在於，該基板的材料選自砷化鎵、氮化鎵、矽、碳化矽、及藍寶石。
4.根據權利要求1所述的電晶體，其特徵在於，該緩衝層的結構由多層的材料層所構成。
5.根據權利要求4所述的電晶體，其特徵在於，該緩衝層的材料選自砷化鎵、氮化鎵、 氮化鋁、氮化鎵鋁、及上述材料的組合。
6.根據權利要求4所述的電晶體，其特徵在於，該緩衝層的結構由上而下依序為氮化鎵鋁/氮化鎵/氮化鋁、或氮化鎵/氮化鎵鋁/氮化鋁/氮化鎵/氮化鋁。
7.根據權利要求1所述的電晶體，其特徵在於，該源級或漏極的材料選自鈦、鋁、鎢、 鎳、及金。
8.根據權利要求1所述的電晶體，其特徵在於，該P-N接面由一P型及一 N型半導體層所構成。
9.根據權利要求1所述的電晶體，其特徵在於，該P-N接面的材料選自砷化鎵、氮化鎵、 氮化鋁、及氮化鎵鋁。
10.根據權利要求1所述的電晶體，其特徵在於，該柵極的材料選自鉬、鋁、鈦、金、氮化鎢、及上述材料的組合。
11.一種增強式高電子移動率電晶體的製造方法，其特徵在於，包括下列步驟 提供一具有一緩衝層的基板；形成多個P-N接面，多層堆棧於該緩衝層上；去除於預定的柵極區域之外的P-N接面堆棧；於該緩衝層上及分別於該預定柵極區域的兩側形成一源級及漏極；及形成一柵極於該P-N接面堆棧之上。
12.根據權利要求11所述的電晶體的製造方法，其特徵在於，該源級或漏極與該P-N接面的堆棧相隔離。
13.根據權利要求11所述的電晶體的製造方法，其特徵在於，該基板的材料選自砷化鎵、氮化鎵、矽、碳化矽、及藍寶石。
14.根據權利要求11所述的電晶體的製造方法，其特徵在於，該緩衝層的結構是由多層的材料層所構成。
15.根據權利要求14所述的電晶體的製造方法，其特徵在於，該緩衝層的材料選自砷化鎵、氮化鎵、氮化鋁、氮化鎵鋁、及上述材料的組合。
16.根據權利要求14所述的電晶體的製造方法，其特徵在於，該緩衝層的結構由上而下依序為氮化鎵鋁/氮化鎵/氮化鋁、或氮化鎵/氮化鎵鋁/氮化鋁/氮化鎵/氮化鋁。
17.根據權利要求11所述的電晶體的製造方法，其特徵在於，該源級或漏極的材料選自鈦、鋁、鎢、鎳、及金。
18.根據權利要求11所述的電晶體的製造方法，其特徵在於，該P-N接面由一P型及一 N型半導體層所構成。
19.根據權利要求11所述的電晶體的製造方法，其特徵在於，該P-N接面的材料選自砷化鎵、氮化鎵、氮化鋁、及氮化鎵鋁。
20.根據權利要求11所述的電晶體的製造方法，其特徵在於，該柵極的材料選自鉬、 鋁、鈦、金、氮化鎢、及上述材料的組合。
全文摘要
本發明揭示一種增強式高電子移動率電晶體及其製造方法，其包括一緩衝層，磊晶於一基板上；一源級及漏極，形成於該緩衝層上；多個P-N接面，其是由多層堆棧的P-N接面形成於該緩衝層上、及該源級與漏極之間；及一柵極，形成於該P-N接面的堆棧上；其中該P-N接面由一P型及一N型半導體層所構成。本發明的增強式高電子移動率電晶體及其製造方法，可改善現有技術的深凹陷式柵極結構或四氟化碳等離子處理方式製作增強式氮化鎵電晶體效能不佳的問題。並大幅提高增強式高電子移動率電晶體的臨限電壓。
文檔編號H01L29/06GK102376760SQ20101026578
公開日2012年3月14日 申請日期2010年8月25日 優先權日2010年8月25日
發明者張嘉華, 張翼, 林嶽欽 申請人:財團法人交大思源基金會