雙層矽外延片結構肖特基二極體晶片的製作方法

2023-07-15 22:34:56 1

專利名稱：雙層矽外延片結構肖特基二極體晶片的製作方法
技術領域：
本實用新型涉及一種肖特基二極體晶片。用於工作電流在3A以上高壓肖特基二極體產品上。屬微電子器件技術領域。
背景技術：
電壓及電流的瞬態幹擾是造成電子電路及設備損壞的主要原因，常給人們帶來無法估量的損失。這些幹擾通常來自於電力設備的起停操作、交流電網的不穩定、雷擊幹擾及靜電放電等，瞬態幹擾幾乎無處不在、無時不有，使人感到防不勝防。肖特基二極體晶片是利用金屬與半導體接觸形成的金屬一半導體接觸原理製作而成，是一種熱載流子二極體，具有低正向電壓、超高速特點。被廣泛地應用在高頻、大電流、低電壓整流電路以及微波電子混頻電路、檢波電路、高頻數字邏輯電路、交流一直流變換系統中，是電子電路中常見的分立器件。眾所周知，肖特基二極體晶片結構採用的是金屬一半導體接觸結合PN結保護環結構，如圖廣2所示。這種結構晶片存在抗瞬態幹擾能力不強問題，這也是肖特基二極體產品存在的主要質量隱患。該隱患在低壓肖特基二極體產品上表現得不明顯，但在高壓肖特基二極體上卻成了一個常見且是致命的問題，也就是說高壓肖特基二極體產品的抗瞬態幹擾能力要明顯差於低壓肖特基二極體。然而，隨著電子設備市場競爭越來越激烈，很多電子設備廠商為了提高自身設備的市場競爭力，對原有電子設備重新設計，去除一些保護性元器件或在電路中不設計保護單元，在此情況下，很多高壓肖特基二極體產品出現不適用現象，出現這種現象的根源就是由於肖特基二極體晶片抗幹擾能力差。怎樣提高高壓肖特基二極體產品抗幹擾能力就成為電子元器件廠商需要解決的一個重大問題。眾所周知，肖特基二極體晶片採用的矽材料通常為單層矽外延片，單層矽外延片由矽片襯底(N+)與外延層(N-)兩部分組成，如圖廣2所示。這兩部分都需要摻入雜質離子且摻雜濃度不同，這就出現了矽片襯底與外延層之間存在一定摻雜比例，該摻雜比例決定了肖特基二極體擊穿電壓、正向電壓以及抗幹擾能力等主要關鍵參數，這說明該摻雜比例對於肖特基二極體而言非常重要。然而，試驗數據證明，正是該摻雜比例引起了肖特基二極體晶片存在抗幹擾能力差的問題。因為在做高壓肖特基二極體時，需要高的摻雜比，即高濃度的襯底摻雜和低濃度的外延層摻雜，這種結果就導致了抗幹擾能力不足問題。若降低摻雜比，又帶來擊穿電壓不夠的問題或正向電壓偏高的問題，這對矛盾說明單層矽外延片做高壓肖特基二極體晶片存在固有缺陷。
發明內容本實用新型的目的在於克服上述缺陷，提供一種具有較強抗瞬態幹擾能力的肖特
基二極體晶片。本實用新型的目的是這樣實現的一種雙層矽外延片結構肖特基二極體晶片，包括矽片襯底，在矽片襯底表面依次設置有過渡外延層和外延層，在外延層表面設置有肖特基勢壘、P型摻雜的保護環和SiA層，其中肖特基勢壘設置於外延層表面中央，P型摻雜的保護環和SiA層依次設置於肖特基勢壘外圍，且SiA層還局部搭接於P型摻雜的保護環表面，在肖特基勢壘表面、P型摻雜的保護環局部表面以及S^2層局部表面設置有電極金屬； 所述矽片襯底電阻率為0.00廣0.005 Ω · cm，過渡外延層電阻率為0.03 1.00 Ω · cm、厚度為2μπΓ 8 μ m，外延層電阻率為3 20 Ω · cm、厚度為5 μ πΓ 30 μ m。常規結構的肖特基二極體襯底外延層僅為一層，即矽片襯底以及矽片上生長的外延層，如圖3。一般情況下，為了保證肖特基二極體具有良好的正向與反向特性，就要求外延片襯底電阻率要儘可能低以及外延層厚度適中。而對於外延層電阻率而言，因其主要影響肖特基二極體工作電壓的大小，因此對於高壓肖特基二極體如工作電壓為200V的二極體，其外延層的電阻率至少應在6Ω 以上。而對於襯底電阻率而言，由於要求更小的串聯電阻及更好的散熱特性，要求電阻率越小越好，實際應用時N型矽襯底的電阻率一般在 0.00廣0.005 Ω · cm之間。以外延層電阻率6 Ω · cm與襯底電阻率0. 003 Ω .cm為例，與其對應的摻雜濃度分別為外延層大約為7.4X1014cm_3，襯底的大約為2.3X1019cm_3。這裡可見矽片襯底與外延層的摻雜濃度比例接近3000倍。與PN結類似，由於外延層與襯底間存在濃度差，對應於N型矽的多數載流子電子將會向外延層擴散，形成擴散電子流。由於襯底電子向外延的擴散而使得襯底帶正電，而外延層由於獲得襯底擴散的電子而帶負電，這時將會形成一個與襯底電子擴散方向相同的附加電場，該電場將阻礙襯底電子進一步向襯底擴散，由於電場的存在而形成一個漂移電流。最終當擴散電流與漂移電流相等時，兩者就達到了一個動態的平衡，宏觀上襯底與外延層整體仍然表現為電中性，如圖4。襯底對應肖特基二極體來說為負極，若此時有一高的脈衝電壓如靜電施加在襯底上，其形成的電場方向與襯底和外延層形成的自建電場相同，因此在非常短的時間內就有可能使得襯底與外延層處的電場非常大。如果此處的電場強度超過矽的臨界電場就會在該處發生雪崩擊穿，由於脈衝電壓較大，從而可以在瞬間產生較大的電流而損壞晶片。顯而易見，要避免肖特基二極體在襯底與外延層處發生擊穿，就必須得儘可能減小由於襯底與外延層摻雜濃度差產生的自建電場的大小。但前面已經說過，為保證擊穿電壓，外延的電阻率不能過小，而為獲得小的串聯電阻襯底電阻率又不能過大，這就使得減小外延層與襯底的濃度差的途徑受到了限制。而另一方面，我們知道平行板電場強度的大小與兩個因素有關，即電場強度與電勢大小成正比，與平行板的距離成反比。襯底與外延的自建電場基本等效於平行板電場，因此我們可以通過減小襯底到外延層的雜質濃度梯度來減小電勢，減小了雜質濃度梯度也就意味著電場電荷間距離的增加，也進一步削弱了自建電場的大小。通過在低摻雜外延層與高摻雜襯底間增加一層中等摻雜濃度的過渡外延層即可以達到上述目的，進而減小自建電場的大小。經過實驗只要中等摻雜濃度的過渡外延層厚度達到4 μ m，就可以提高其抗瞬態電壓能力的一倍以上如靜電電壓。本實用新型的有益效果是本實用新型改變了高壓肖特基二極體晶片採用單層外延層結構材料的傳統思路， 將雙層外延層結構的矽外延片用到肖特基二極體產品上，在晶片尺寸不變基礎上，減緩了襯底與外延層之間的摻雜濃度梯度，減小了襯底與外延層摻雜比例，從而達到提高高壓肖特基二極體晶片抗瞬態電壓幹擾目的。
圖1為以往肖特基二極體晶片斷面結構示意圖。圖2為圖1的俯視圖。圖3為以往肖特基二極體襯底外延層斷面結構示意圖。圖4為以往肖特基二極體襯底外延層內部形成的電場示意圖。圖5為本實用新型雙層矽外延片結構肖特基二極體晶片斷面結構示意圖。圖6為圖5的俯視圖。圖中附圖標記矽片襯底(N+) 1、過渡外延層(N_) 2,SiO2層3、電極金屬4、肖特基勢壘5、P型摻雜的保護環(P+) 6、外延層(N_) 7、劃片槽8。
具體實施方式
參見圖5飛，圖5為本實用新型雙層矽外延片結構肖特基二極體晶片斷面結構示意圖。圖6為圖5的俯視圖。由圖5和圖6可以看出，本實用新型雙層矽外延片結構肖特基二極體晶片，包括矽片襯底1，在矽片襯底1表面依次設置有過渡外延層2和外延層7，在外延層7表面設置有肖特基勢壘5、P型摻雜的保護環6和SW2層3，其中肖特基勢壘5設置於外延層7表面中央，P型摻雜的保護環6和SW2層3依次設置於肖特基勢壘5外圍，且 SiO2層3還局部搭接於P型摻雜的保護環6表面，在肖特基勢壘5表面、P型摻雜的保護環 6局部表面以及S^2層3局部表面設置有電極金屬4。所述矽片襯底1電阻率為0. ΟΟΓΟ. 005 Ω · cm，過渡外延層2電阻率為 0.03 1.00 Ω ·ο 、厚度為2μπΓ 8 μ m，外延層7電阻率為;Γ20 Ω ·ο 、厚度為5μπΓ 30 μ m。將圖5、圖6與圖1、圖2對比可以發現，本實用新型雙層矽外延片結構肖特基二極體晶片，與以往的肖特基二極體晶片基本相同，僅僅外延材料存在區別。我們選用了一種雙層矽外延片結構肖特基二極體晶片與常規結構肖特基二極體晶片進行了抗靜電放電能力與抗反向浪湧衝擊能力測試比較，發現抗靜電放電能力提高了 3倍；抗反向浪湧衝擊能力提高了 5倍。
權利要求1. 一種雙層矽外延片結構肖特基二極體晶片，包括矽片襯底(1)，其特徵在於在矽片襯底(1)表面依次設置有過渡外延層(2)和外延層(7)，在外延層(7)表面設置有肖特基勢壘(5)、P型摻雜的保護環(6)和SiO2層(3)，其中肖特基勢壘(5)設置於外延層(7)表面中央，P型摻雜的保護環(6)和SW2層(3)依次設置於肖特基勢壘(5)外圍，且SW2層 (3)還局部搭接於P型摻雜的保護環(6)表面，在肖特基勢壘(5)表面、P型摻雜的保護環 (6)局部表面以及SiO2層(3)局部表面設置有電極金屬(4)；所述矽片襯底(1)電阻率為 0.00廣0.005 Ω · cm，過渡外延層(2)電阻率為0. 03 1. 00 Ω · cm、厚度為2 μ πΓ 8 μ m，外延層(7)電阻率為3 20 Ω · cm、厚度為5 μ πΓ 30 μ m。
專利摘要本實用新型涉及一種雙層矽外延片結構肖特基二極體晶片，用於各種高壓肖特基二極體產品上。包括矽片襯底(1)，在矽片襯底(1)表面依次設置有過渡外延層(2)和外延層(7)，在外延層(7)表面設置有肖特基勢壘(5)、P型摻雜的保護環(6)和SiO2層(3)，在肖特基勢壘(5)表面、P型摻雜的保護環(6)局部表面以及SiO2層(3)局部表面設置有電極金屬(4)；所述矽片襯底(1)電阻率為0.001~0.005Ω·cm，過渡外延層2電阻率為0.03~1.00Ω·cm、厚度為2μm~8μm，外延層(7)電阻率為3~20Ω·cm、厚度為5μm~30μm。本實用新型能夠在晶片尺寸不變基礎上大大提高肖特基二極體抗瞬態幹擾能力，提高器件的工作可靠性。
文檔編號H01L29/06GK202049956SQ20112009936
公開日2011年11月23日 申請日期2011年4月7日 優先權日2011年4月7日
發明者馮東明, 葉新民, 朱瑞, 王新潮 申請人:江陰新順微電子有限公司