半導體晶片封裝結構的製作方法

2023-07-15 19:39:26

本實用新型涉及半導體技術領域，尤其涉及半導體晶片的封裝技術。

背景技術：

近幾年來，先進的封裝技術已在IC製造行業開始出現，如多晶片模塊(MCM)就是將多個IC晶片按功能組合進行封裝，特別是三維(3D)封裝首先突破傳統的平面封裝的概念，組裝效率高達200％以上。它使單個封裝體內可以堆疊多個晶片，實現了存儲容量的倍增，業界稱之為疊層式3D封裝；其次，它將晶片直接互連，互連線長度顯著縮短，信號傳輸得更快且所受幹擾更小；再則，它將多個不同功能晶片堆疊在一起，使單個封裝體實現更多的功能，從而形成系統晶片封裝新思路；最後，採用3D封裝的晶片還有功耗低、速度快等優點，這使電子信息產品的尺寸和重量減小數十倍。正是由於3D封裝擁有無可比擬的技術優勢，才使這一新型的封裝方式擁有廣闊的發展空間。

最常見的裸晶片疊層3D封裝先將生長凸點的合格晶片倒扣並焊接在薄膜基板上，這種薄膜基板的材質為陶瓷或環氧玻璃，其上有導體布線，內部也有互連焊點，兩側還有外部互連焊點，然後再將多個薄膜基板進行疊裝互連。

多晶片模塊(MCM)疊層的工藝流程與裸晶片疊層的工藝流程基本一致。除上述邊緣導體焊接採用互連方式外，疊層3D封裝還有多種互連方式，例如引線鍵合疊層晶片就是一種採用引線鍵合技術實現疊層互連的，該方法的適用範圍比較廣。此外，疊層互連工藝還有疊層載帶、摺疊柔性電路等方式。疊層載帶是用載帶自動鍵合(TAB)實現IC互連，可進而分為印刷電路板(PCB)疊層TAB和引線框架TAB。摺疊柔性電路方式是先將裸晶片安裝在柔性材料上，然後將其摺疊，從而形成三維疊層的封裝形式。

微機電系統(Micro Electro Mechanical System——MEMS)，是融合了矽微加工、LIGA和精密機械加工等多種加工技術，並應用現代信息技術構成的微型系統。完整的微機電系統是由微傳感器、微執行器、信號處理和控制電路、通訊接口和電源等部件組成的一體化的微型器件系統。將信息的獲取、處理和執行集成在一起，組成具有多功能的微型系統，集成於大尺寸系統中，從而大幅度地提高系統的自動化、智能化和可靠性水平。沿著系統及產品小型化、智能化、集成化的發展方向，可以預見，微機電系統會給人類社會帶來一次技術革命。經過十幾年的發展，MEMS晶片已經相當成熟，但是，很多晶片卻沒有得到實際應用，其主要原因就是沒有解決封裝問題。傳統的MEMS封裝方式為金屬封裝和陶瓷封裝，不僅體積大，成 本也很高，往往佔去整個MEMS器件成本的50～80％，限制了MEMS技術在價格敏感度高的消費類電子市場的應用。

隨著半導體工業電子器件微型化和電路集成密度的增加，晶片尺寸封裝技術(CSP)得到了迅速發展，其封裝尺寸與半導體晶片尺寸相似。美國JEDEC對CSP的定義是：晶片封裝面積小於或等於晶片面積120％的封裝稱為CSP。與傳統的封裝技術如引線結合法、自動帶載結合法(TAB)、倒裝晶片等相比，CSP具有以下優點：①近似晶片尺寸的超小型封裝；②保護裸晶片；③電、熱性優良；④封裝密度高；⑤便於測試；⑥便於焊接、安裝和修整更換。晶片尺寸封裝可以在單個晶片上直接進行封裝，也可以在整片晶圓上進行封裝後，再把封裝完的晶圓切割得到封裝晶片，且封裝的晶片與裸片在X/Y方向上的尺寸完全一致。後一種方式稱之為晶圓級晶片尺寸封裝(WLCSP)。

晶圓級晶片尺寸封裝通常是把半導體晶片上外圍排列的焊墊通過再分布過程分布成面陣排列的大量金屬焊球，有時被稱為焊料凸起。由於它先在整片晶圓上進行封裝和測試，然後再切割，因而有著更明顯的優勢：首先是工藝工序大大優化，晶圓直接進入封裝工序；而傳統工藝在封裝之前要對晶圓進行切割、分類；所有集成電路一次封裝，刻印工作直接在晶圓上進行，封裝測試一次完成，有別於傳統組裝工藝；生產周期和成本大幅下降。

如何降低多晶片整合封裝的尺寸？如何降低多晶片整合封裝的封裝成本？如何將晶圓級封裝技術運用到多晶片的整合封裝中？成為本領域技術人員噬待解決的技術問題。

技術實現要素：

本實用新型解決的問題是提供一種新型的半導體晶片與半導體晶片的堆疊封裝結構，進一步提高了集成度、降低了封裝結構的尺寸以及封裝成本。

本實用新型提供一種半導體晶片封裝結構，所述封裝結構包括：第一半導體晶片，具有彼此相背的第一表面以及第二表面，所述第一表面具有多個第一焊墊；第二半導體晶片，具有彼此相背的第三表面以及第四表面，所述第三表面具有多個第二焊墊；所述第一半導體晶片與所述第二半導體晶片對位壓合，所述第一表面與所述第三表面彼此相對且所述第一焊墊與所述第二焊墊的位置一一對應；所述第二表面上對應第一焊墊的位置具有通孔；所述通孔穿透所述第一焊墊以及所述第二焊墊，或者，所述通孔穿透所述第一焊墊且所述通孔的底部暴露所述第二焊墊；所述通孔中具有導電結構，使所述第一焊墊與所述第二焊墊電連接。

優選的，所述第一表面設置有第一功能區，所述多個第一焊墊位於所述第一功能區的周圍；所述第三表面設置有第二功能區，所述多個第二焊墊位於所述第二功能區的周圍；所述第一表面與所述第三表面之間設置有支撐單元，使所述第一表面與所述第三表面之間形成間 隔。

優選的，所述支撐單元的材質為感光膠。

優選的，所述第一半導體晶片具有第一基底，所述第一基底與所述第一焊墊設置於所述第一基底上且所述第一基底與所述第一焊墊之間具有鈍化層；所述通孔包括第一通孔以及與所述第一通孔連通的第二通孔；所述第一通孔穿透所述第一基底；所述第二通孔穿透所述鈍化層、所述第一焊墊以及所述第二焊墊，或者，所述第二通孔穿透所述鈍化層、所述第一焊墊且所述第二通孔底部暴露所述第二焊墊。

優選的，所述第一通孔的側壁以及所述第二表面具有絕緣層，所述導電結構位於所述絕緣層上。

優選的，所述導電結構包括：再布線層，所述再布線層形成於所述通孔的側壁以及底部並延伸至所述第二表面，所述再布線層與所述第一焊墊、第二焊墊電連接；位於所述通孔以及所述第二表面上的阻焊層，所述阻焊層覆蓋所述再布線層；所述阻焊層上設置有開口，所述開口位於所述第二表面上，所述開口底部暴露所述再布線層；所述開口中設置有焊接凸起，所述焊接凸起與所述再布線層電連接。

優選的，所述絕緣層的材質為感光膠或者二氧化矽薄膜。

優選的，所述第一焊墊包括至少兩層金屬層，所述金屬層與相鄰的金屬層電連接，金屬層與金屬層之間具有介質層。

優選的，所述第一焊墊上具有開孔，所述開孔的位置與所述第一通孔的位置對應，所述開孔穿透所述金屬層以及所述介質層，所述開孔中填充有介質材料。

本實用新型的有益效果是通過將晶圓級封裝技術運用到半導體晶片與半導體晶片的互連封裝中，實現了半導體晶片與半導體晶片直接互連，省去了背景技術中多晶片疊層封裝中需要用到的載板(如薄膜基板)，降低了封裝成本、提高了集成度、降低了封裝尺寸以及降低了封裝成本。

附圖說明

圖1為本實用新型優選實施例第一晶圓以及第二晶圓的結構示意圖；

圖2為本實用新型優選實施例第一晶圓與第二晶圓對位壓合的結構示意圖；

圖3為本實用新型優選實施例第一晶圓減薄的結構示意圖；

圖4為本實用新型優選實施例形成通孔的結構示意圖；

圖4(a)為本實用新型優選實施例形成槽以及切割槽的結構示意圖；

圖4(b)為本實用新型優選實施例在槽中形成孔的結構示意圖；

圖5(a)為實用新型優選實施第一焊墊的結構示意圖；

圖5(b)為本實用新型優選實施例形成絕緣層的結構示意圖；

圖5(c)為本實用新型優選實施例形成第二通孔的結構示意圖；

圖6(a)為本實用新型另一實施例第一焊墊的結構示意圖；

圖6(b)為本實用新型另一實施例刻蝕鈍化層以及第一焊墊的結構示意圖；

圖6(c)為本實用新型另一實施例雷射打孔打穿支撐單元的結構示意圖；

圖6(d)為本實用新型另一實施例形成絕緣層的結構示意圖；

圖7為本實用新型優選實施例形成再布線層的結構示意圖；

圖8為本實用新型優選實施例沿切割槽切割的結構示意圖；

圖9為本實用新型優選實施例形成阻焊層的結構示意圖；

圖10為本實用新型優選實施例形成焊接凸起的結構示意圖；

圖11為本實用新型單個成品封裝結構示意圖。

具體實施方式

以下將結合附圖對本實用新型的具體實施方式進行詳細描述。但這些實施方式並不限制本實用新型，本領域的普通技術人員根據這些實施方式所做出的結構、方法、或功能上的變換均包含在本實用新型的保護範圍內。

需要說明的是，提供這些附圖的目的是為了有助於理解本實用新型的實施例，而不應解釋為對本實用新型的不當的限制。為了更清楚起見，圖中所示尺寸並未按比例繪製，可能會做放大、縮小或其他改變。此外，在實際製作中應包含長度、寬度及深度的三維空間尺寸。另外，以下描述的第一特徵在第二特徵之「上」的結構可以包括第一和第二特徵形成為直接接觸的實施例，也可以包括另外的特徵形成在第一和第二特徵之間的實施例，這樣第一和第二特徵可能不是直接接觸。

本實用新型提供一種兩個半導體晶片互連封裝的封裝方法以及封裝結構，開發出晶圓級的半導體晶片與半導體晶片互連封裝的封裝技術，利用矽通孔工藝實現了兩個半導體晶片的直接互連，而現有技術中通過基板疊層互連實現半導體晶片與半導體晶片的連通，本實用新型省略了基板，提高了封裝結構的集成度、降低了封裝結構的尺寸、簡化了封裝工藝，節約了封裝成本。

請參考圖1-圖10，為兩個晶圓級半導體晶片實現互連封裝的封裝方法示意圖。

實現兩個晶圓級半導體晶片互連封裝包含如下步驟：

請參考圖1，提供第一晶圓10，第一晶圓10具有彼此相背的第一表面101與第二表面 102，第一晶圓10具有多個網格狀排布的第一半導體晶片1，每個第一半導體晶片1具有一個第一功能區100以及圍繞在第一功能區100周圍的多個第一焊墊11，第一功能區100以及第一焊墊11位於第一表面101上，每個第一半導體晶片1與相鄰的第一半導體晶片1之間具有切割道，方便後續切割分離；提供第二晶圓20，第二晶圓20具有彼此相背的第三表面203與第四表面204，第二晶圓20具有多個網格狀排布的第二半導體晶片2，每個第二半導體晶片2具有一個第二功能區200以及圍繞在第二功能區200周圍的多個第二焊墊22，第二功能區200以及第二焊墊22位於第三表面203上，每個第二半導體晶片2與相鄰的第二半導體晶片2之間具有切割道，方便後續切割分離。

請參考圖2，將第一晶圓10與第二晶圓20對位壓合，使第一表面101與第三表面203彼此相對，且第一焊墊11與第二焊墊22的位置一一對應。

為了避免兩個晶圓的對位壓合使第一功能區100或者第二功能區200遭到觸碰毀損，在將兩個晶圓對位壓合之前，在第一表面101或者第三表面203上形成支撐單元30。

於本實施例中，支撐單元30的材質為感光膠，通過曝光顯影工藝形成於第一表面101上或者第三表面203上。

支撐單元30為網格狀的，每個第一功能區100(或者第二功能區200)對應一個網格。當第一晶圓10與第二晶圓20對位壓合之後，支撐單元30位於兩者之間，使第一表面101與第三表面203之間形成間隔。

第一晶圓10、第二晶圓20以及支撐單元30包圍形成多個密封腔，每一個密封腔內具有一個第一功能區100以及一個第二功能區200。支撐單元30位於第一焊墊11與第二焊墊22之間。

請參考圖3，對第一晶圓10的第二表面102進行研磨，使得第一晶圓10的厚度由D減小到d,方便在第一晶圓10上刻蝕通孔。

然後，在第二表面102上對應第一焊墊11的位置形成通孔12，通孔12穿透第一焊墊11，且通孔12底部暴露第二焊墊22。

於本實用新型的另一實施例中，通孔12穿透第一焊墊11，且，通孔12穿透第二焊墊22。

請參考圖4，第一晶圓10具有第一基底13，第一焊墊11形成於第一基底13上，第一基底13的材質為矽，在第一基底13與第一焊墊11之間具有鈍化層14，採用刻蝕工藝在第一基底13上形成穿透第一基底13的第一通孔121，第一通孔121底部暴露鈍化層14。

第一通孔121的截面形狀可以是倒梯形型孔或者臺階型孔。

本實施例中，第一通孔121的截面形狀為臺階型孔，請參考圖4(a)-圖4

請參考圖4(a)，通過刻蝕工藝形成截面形狀為倒梯型的槽1211，多個第一焊墊11排列 在槽1211的下方，槽1211的深度小於第一晶圓的厚度d。於本實施例中，在刻蝕槽1211的同時也同步刻蝕出了切割槽1213。

請參考圖4(b)，通過刻蝕工藝在槽1211中形成多個獨立的孔1212，孔1212的位置與第一焊墊11的位置一一對應，孔1212的底部暴露鈍化層14。

請參考圖5(a)，為圖4中部分區域的放大示意圖。本實施例中，第一焊墊11包括至少兩層金屬層，每一金屬層與相鄰的金屬層電連接，且，金屬層與金屬層之間具有介質層。

請參考圖5(b)，在執行圖4的步驟之後，採用塗布工藝在第二表面102以及第一通孔121的側壁以及底部形成絕緣層15，絕緣層的材質可以是感光膠。

請參考圖5(c)，在執行圖5(b)的步驟之後，採用雷射打孔工藝形成第二通孔122，第二通孔122打穿鈍化層14、第一焊墊11、支撐單元30，且第二通孔122的底部暴露第二焊墊22。

於本實用新型的另一實施例中，第二通孔122打穿第二焊墊22。

請參考圖6(a)，為圖4中部分區域的放大示意圖。本實施例中，第一焊墊11包括至少兩層金屬層，每一金屬層與相鄰的金屬層電連接，且，金屬層與金屬層之間具有介質層。第一焊墊11上具有穿透第一焊墊11的開孔111，開孔111的位置與第一通孔121的位置對應，開孔111穿透所有金屬層，開孔111中填充有介質材料。

請參考圖6(b)，採用刻蝕工藝刻蝕鈍化層14以及第一焊墊11上對應開孔的位置直至暴露支撐單元30。

於本實用新型的另一實施例中，採用刻蝕工藝刻蝕鈍化層14、第一焊墊11上對應開孔的位置、支撐單元30並暴露出第二焊墊22。

請參考圖6(c)，在執行圖6(b)的步驟之後，採用雷射打孔工藝打穿支撐單元30且暴露第二焊墊22。

本實用新型的另一實施例中，在執行圖6(b)的步驟之後，採用雷射打孔工藝打穿支撐單元30以及打穿第二焊墊22。

請參考圖6(d),採用PECVD工藝在第一晶圓10的第二表面102上和第一通孔121的側壁形成絕緣層15。絕緣層15的材質為二氧化矽薄膜。

請參考圖7，採用RDL工藝形成再布線層16，再布線層16形成於通孔12的側壁以及底部並延伸至第二表面102，實現了再布線層16與第一焊墊11以及第二焊墊22電連接。

請參考圖8，採用切割工藝沿切割槽1213進行切割，形成與預切割槽1214，與預切割槽1214切入支撐單元30中但並未穿透支撐單元30。

請參考圖9，採用塗布工藝在第二表面102以及通孔12中形成阻焊層17，阻焊層17的 材質為阻焊綠漆。並採用曝光顯影工藝在阻焊層17上形成開口18，開口18位於第一晶圓10的第二表面102上，開口18的底部暴露再布線層16。

請參考圖10，採用植球工藝在開口18中形成焊接凸起19，焊接凸起19與再布線層16電連接。

請參考圖11，在晶圓級的封裝之後，採用切割工藝沿預切割槽1214進行切割，直至切透第二晶圓20，得到單個的第一半導體晶片1與單個的第二半導體晶片2的互連封裝結構，封裝結構包括：第一半導體晶片1，具有彼此相背的第一表面101以及第二表面102，第一表面101上具有第一功能區100以及圍繞第一功能區100的多個第一焊墊11；第二半導體晶片2，具有彼此相背的第三表面203以及第四表面204，第三表面203上具有第二功能區200以及圍繞第二功能區200的多個第二焊墊；第一半導體晶片1與第二半導體晶片2對位壓合，第一表面101與第三表面203彼此相對且第一焊墊11與第二焊墊22的位置一一對應；第二表面102上對應第一焊墊11的位置具有通孔12；通孔12穿透第一焊墊11且通孔12的底部暴露第二焊墊22；通孔12中具有導電結構，使第一焊墊11與第二焊墊22電連接。

於本實用新型的另一實施例中，通孔12穿透第一焊墊11且穿透第二焊墊22。

為了防止第一功能區100或者第二功能區200被觸碰磨損，在第一表面101與第三表面203之間設置有支撐單元30，使第一表面101與第三表面203之間形成間隔。

優選的，支撐單元30的材質為感光膠。

第一半導體晶片1具有第一基底13，第一焊墊11設置於第一基底13上且第一基底13與第一焊墊11之間具有鈍化層14。

通孔12包括第一通孔121以及與第一通孔121連通的第二通孔122；第一通孔121穿透第一基底13；第二通孔122穿透鈍化層14、第一焊墊11，且第二通孔122底部暴露第二焊墊22。

於本實用新型的另一實施例中，第二通孔122穿透鈍化層14、第一焊墊11以及第二焊墊22。

第一通孔121的側壁以及第一半導體晶片1的第二表面102具有絕緣層15，導電結構位於絕緣層15上。

導電結構包括：

再布線層16，再布線層16形成於通孔12的側壁以及底部並延伸至第二表面102，再布線層16與第一焊墊11、第二焊墊22電連接；

位於通孔12以及第二表面102上的阻焊層17，阻焊層17覆蓋再布線層16；

阻焊層17上設置有開口18，開口18位於第二表面102上，開口18底部暴露再布線層 16；

開口18中設置有焊接凸起19，焊接凸起19與再布線層16電連接。

絕緣層15的材質為感光膠或者二氧化矽薄膜或者防焊綠漆。

第一焊墊11包括至少兩層金屬層，本實施例中，第一焊墊11包括至少兩層金屬層，每一金屬層與相鄰的金屬層電連接，且，金屬層與金屬層之間具有介質層110。

於本實用新型的另一實施例中，第一焊墊11上具有穿透第一焊墊11的開孔，開孔的位置與第一通孔121的位置對應，開孔穿透所有金屬層，開孔中填充有介質材料。

應當理解，雖然本說明書按照實施方式加以描述，但並非每個實施方式僅包含一個獨立的技術方案，說明書的這種敘述方式僅僅是為清楚起見，本領域技術人員應當將說明書作為一個整體，各實施方式中的技術方案也可以經適當組合，形成本領域技術人員可以理解的其他實施方式。

上文所列出的一系列的詳細說明僅僅是針對本實用新型的可行性實施方式的具體說明，它們並非用以限制本實用新型的保護範圍，凡未脫離本實用新型技藝精神所作的等效實施方式或變更均應包含在本實用新型的保護範圍之內。