一種銦鎵鋅氧化物半導體薄膜的製備方法
2023-07-16 01:41:26 1
一種銦鎵鋅氧化物半導體薄膜的製備方法
【專利摘要】本發明公開了一種銦鎵鋅氧化物半導體薄膜的製備方法，包括如下步驟：a）製備乙醯丙酮鎵的乙醇溶液、乙醯丙酮鋅水合物的乙醇溶液和乙醯丙酮銦的四氫呋喃溶液；b）將三種溶液進行混合併攪拌均勻，製得銦鎵鋅氧化物的前驅體溶液；c）將前驅體溶液沉積在基板材料上並進行退火處理，製得銦鎵鋅氧化物半導體薄膜。本發明製備工藝簡單、可控，成本低，光電性能優良。
【專利說明】一種銦鎵鋅氧化物半導體薄膜的製備方法
【技術領域】
[0001]本發明涉及半導體【技術領域】，尤其涉及一種製備銦鎵鋅氧化物半導體薄膜的方法；特別地，本發明還涉及一種利用銦鎵鋅氧化物半導體薄膜作為溝道層材料，製備銦鎵鋅氧化物電晶體的方法。
【背景技術】
[0002]薄膜電晶體(Thin Film transistor ;TFT)是由半導體有源層即溝道層、介質層即絕緣層、柵電極、源電極和漏電極構成。由於薄膜電晶體容易製備且成本較低，因此被廣泛應用於平板顯示領域。近年來，隨著液晶顯示的發展壯大，薄膜電晶體技術已經成為平板顯示的象徵性技術，其特點是在對角線為數米長的基板上製備幾千萬個數微米大小的TFT陣列。
[0003]目前TFT按半導體有源層材料的不同大致可分為四種:非晶矽TFT、低溫多晶矽TFT、有機TFT和氧化物TFT。目前TFT-1XD中應用最為廣泛是非晶矽TFT。相對於非晶矽TFT而言，低溫多晶矽TFT具有高清晰度、高開口率、快響應速度和低功耗等優點，因而有可能成為一種繼非晶矽TFT之後的主流應用技術。但是低溫多晶矽TFT技術存在設備昂貴、工藝難度大、均勻性差等缺點，而且其工藝溫度相對有機基板而言太高，不適合應用於柔性顯示器件。儘管有機TFT具有易彎折，可和柔性基板相兼容等優點，但是其遷移率較低，因此很難滿足平板顯示的需求。
[0004]最新的研究表明，氧化物TFT兼具遷移率高、可透光性好等優點，因此成為近年來研究的熱點。而利用氧化物半導體製作透明氧化物薄膜電晶體，實現了比非晶矽薄膜電晶體性能高出1-2個數量級的結果。如採用氧化物半導體TFT作為像素開關，將大大提高有源矩陣的開口率，從而提高亮度，降低功耗和減少工藝複雜性。這預示著氧化物TFT在未來的平板顯示領域將具有良好的應用前景。
[0005]目前生產中一般採用諸如磁控濺射法、等離子增強化學氣相沉積的高真空沉積方法製備氧化物半導體薄膜。然而高昂的真空設備及運轉成本顯然已成為制約氧化物TFT在大尺寸平板顯示顯示領域發展的枷鎖。因此低廉的溶液法沉積氧化物半導體薄膜成為追逐的熱點。其優點是可在大氣環境下製備、可應用於大尺寸、製備設備簡單，對於多組分體系可精確控制其中各元素含量等優點。
[0006]目前報導的IGZO溶液前驅體一般由醋酸鹽、硝酸鹽或者氯酸鹽和相對應的金屬離子所構成的。然而，在退火時這類前驅體所發生的複雜化學反應將可能帶來IGZO膜較多的空洞，或者由於諸如Cl-等殘留的陰離子將可能造成IGZO的TFT性能的衰減。
[0007]因此，本領域的技術人員致力於開發新型的氧化物半導體薄膜，用於製備氧化物電晶體，具有製備工藝簡單、可控，成本低，光電性能優良等優點。
【發明內容】
[0008]有鑑於現有技術的上述缺陷，本發明所要解決的技術問題是提供一種製備銦鎵鋅氧化物(IGZO)半導體薄膜的方法，採用不同於現有技術的金屬鹽和溶劑形成銦鎵鋅氧化物(IGZO)前驅體溶液，通過加熱塗覆等方式在基板材料上形成表面平整、光電性能優良的IGZO半導體薄膜。
[0009]進一步，本發明所要解決的技術問題還在於，利用銦鎵鋅氧化物半導體薄膜作為溝道層材料，製得銦鎵鋅氧化物電晶體及其製備方法，提高氧化物電晶體的性能參數。
[0010]為實現上述目的，在本發明的第一個方面，提供了一種溶液法製備銦鎵鋅氧化物半導體薄膜的方法，包括如下步驟:
[0011]a)分別製備乙醯丙酮鎵的乙醇溶液、乙醯丙酮鋅水合物的乙醇溶液和乙醯丙酮銦的四氫呋喃溶液；
[0012]b)將步驟a)所得的三種溶液按需要的比例進行混合，製得銦鎵鋅氧化物的前驅體溶液；
[0013]c)將步驟b)所得的前驅體溶液混合均勻；
[0014]d)將步驟c)所得的前驅體溶液沉積在基板材料上，製得銦鎵鋅氧化物半導體薄膜；
[0015]e)將步驟d)所得的銦鎵鋅氧化物半導體薄膜進行退火處理，即得所述銦鎵鋅氧化物半導體薄膜。
[0016]進一步地，所述步驟b)中，按照所述前驅體溶液中所需的鎵、鋅和銦的摩爾比，量取不同體積比的乙醯丙酮鎵的乙醇溶液、乙醯丙酮鋅水合物的乙醇溶液和乙醯丙酮銦的四氫呋喃溶液進行混合。
[0017]其中，鎵、鋅和銦的摩爾比為(O?2): (O?2): (O?2)。
[0018]進一步地，所述步驟c)中，將步驟b)所得的前驅體置於室溫和氮氣環境下進行磁力攪拌20?30分鐘，然後加熱至60?70°C備用。
[0019]進一步地，所述d)中，所述沉積為:採用旋塗法或噴墨印刷法將前驅體溶液沉積在基板材料上；所述基板材料包括矽片、玻璃基板或二氧化矽基板；所述銦鎵鋅氧化物半導體薄膜的厚度為5?100納米。
[0020]進一步地，所述步驟e)中，所述退火處理為:將所得的銦鎵鋅氧化物半導體薄膜在空氣氣氛下加熱1.5?2.5小時，加熱溫度為340?600°C。
[0021]在本發明的第二個方面，提供了一種銦鎵鋅氧化物電晶體，包括柵電極、絕緣層、溝道層、源電極和漏電極，其中，所述柵電極為金屬薄膜或重摻雜矽；所述絕緣層為所述柵電極上形成的二氧化矽；所述溝道層為沉積在絕緣層上的銦鎵鋅氧化物半導體薄膜；所述源電極和漏電極為通過掩膜板沉積在溝道層上的金屬材料或導電高分子薄膜材料。
[0022]進一步地，所述溝道層為採用本發明的第一個方面的製備工藝所製備得到的銦鎵鋅氧化物半導體薄膜。
[0023]在本發明的第三個方面，提供了一種銦鎵鋅氧化物電晶體的製備方法，包括如下步驟:
[0024]a)選取基板材料和柵電極材料，在所述柵電極的表面形成二氧化矽，作為絕緣層；
[0025]b)在所述絕緣層上利用溶液法製備銦鎵鋅氧化物半導體薄膜；
[0026]c)採用熱蒸鍍或濺射法，通過一層掩膜板在步驟b)所得的銦鎵鋅氧化物半導體薄膜上分別沉積源電極和漏電極。
[0027]可選地，所述步驟a)中，所述基板材料為無鹼玻璃，所述柵電極材料為金屬、導電金屬氧化物或導電高分子；所述柵電極材料通過熱蒸鍍工藝或磁控濺射工藝沉積在無鹼玻璃上；所述二氧化矽通過PECVD鍍膜工藝沉積在所述柵電極材料。
[0028]可選地，所述步驟a)中，所述基板材料為重摻雜的晶向為〈100〉的矽片；所述二氧化矽通過熱生長方法形成在所述矽片的表面。
[0029]進一步地，所述步驟b)中，所述溶液法為本發明的第一個方面的製備銦鎵鋅氧化物半導體薄膜的方法。
[0030]進一步地，所述步驟c)中，所述源電極和所述漏電極為金屬材料、導電金屬氧化物或導電聞分子薄膜。
[0031]在本發明的一個較佳實施方式中，一種溶液法製備銦鎵鋅氧化物半導體薄膜的方法，包括如下步驟:第一步、選取一定量的粉末乙醯丙酮鎵[Ga(C5H7O2)3]和粉末乙醯丙酮鋅水合物[Zn(C5H7O2)2.XH2O]分別溶解於乙醇溶劑中，得到乙醯丙酮鎵溶液和乙醯丙酮鋅溶液；選取一定量的粉末乙醯丙酮銦[In(C5H7O2)3]溶解於四氫呋喃，得到乙醯丙酮銦溶液。第二步、按照前驅體溶液中所需的鎵、鋅和銦的摩爾比，換算量取不同體積比的乙醯丙酮鎵溶液、乙醯丙酮鋅溶液和乙醯丙酮銦溶液進行混合。第三步、將前驅體溶液置於室溫和氮氣環境下進行磁力攪拌20?30分鐘進行均勻混合，然後加熱至60?70°C保持均勻混合狀態以備用。第四步、採用旋塗法或噴墨印刷法將前驅體溶液沉積在基板材料上，所得的銦鎵鋅氧化物半導體薄膜的厚度為5?100納米。第五步、將所得樣品進行退火處理，最終得到所需的銦鎵鋅氧化物半導體薄膜。
[0032]由此可見，本發明提供了一種新型的銦鎵鋅氧化物半導體薄膜的製備方法，區別於現有技術中的單溶劑系統，採用了雙溶劑系統，可以明顯提高混合均勻後的前驅體溶液的穩定性。其次，有別於現有技術的前驅材料的組分，本發明探索出一種新型的In、Ga、Zn前驅材料，配合基均為C5H7O2，可以實現更優異的器件性能。
[0033]在本發明的另一個較佳實施方式中，一種銦鎵鋅氧化物電晶體的製備方法，包括如下步驟:第一步、選取金屬薄膜或矽片用作柵電極，通過PECVD鍍膜工藝或熱生長法在柵電極形成二氧化矽，作為絕緣層。第二步、利用本發明的溶液法在二氧化矽層上製備銦鎵鋅氧化物半導體薄膜，作為溝道層；第三步、利用採用熱蒸鍍或濺射法，通過一層掩膜板在步驟b)所得的銦鎵鋅氧化物半導體薄膜上分別沉積一層金屬材料、金屬氧化物或導電高分子薄膜，用作源電極和漏電極；最終得到銦鎵鋅氧化物電晶體。
[0034]由此可見，本發明還提供了一種新型的銦鎵鋅氧化物電晶體及其製備方法，採用銦鎵鋅氧化物半導體薄膜作為溝道層，可以顯著提高薄膜電晶體的器件性能，其最大飽和遷移率為>3cm2/Vs。此外，本發明製備工藝簡單、可控，成本低，光電性能優良。
[0035]以下將結合附圖對本發明的構思、具體結構及產生的技術效果作進一步說明，以充分地了解本發明的目的、特徵和效果。
【專利附圖】
【附圖說明】
[0036]圖1是本發明的一個較佳實施例的銦鎵鋅氧化物半導體薄膜的AFM圖像。
[0037]圖2是本發明的一個較佳實施例的飽和遷移率和門檻電壓隨退火溫度增加而變化的曲線圖。
[0038]圖3是本發明的一個較佳實施例的薄膜電晶體的轉移特性曲線。
【具體實施方式】
[0039]在本發明的一個實施例中，一種溶液法製備銦鎵鋅氧化物半導體薄膜的方法，包括如下步驟:
[0040]第一步、分別稱取0.05毫克的乙醯丙酮鎵[Ga (C5H7O2) 3]粉末和0.05毫克[Zn(C5H7O2)2.XH2O]粉末溶解於乙醇溶劑中，得到乙醯丙酮鎵溶液和乙醯丙酮鋅溶液；稱取
0.05毫克的乙醯丙酮銦[In(C5H7O2)3]粉末溶解於四氫呋喃，得到乙醯丙酮銦溶液。
[0041]第二步、按照前驅體溶液中鎵、鋅和銦的摩爾比為X:y:z，換算量取不同體積比的乙醯丙酮鎵溶液、乙醯丙酮鋅溶液和乙醯丙酮銦溶液進行混合。
[0042]對應地,前驅體溶液中的鎵、鋅和銦分別為X摩爾、y摩爾、z摩爾，C5H7O2基團為(3x+2y+3z)摩爾。
[0043]可選地，鎵、鋅和銦元素的摩爾比為(O?2): (O?2): (O?2)。
[0044]較佳地,鎵、鋅和銦元素的摩爾比為1:1:1。
[0045]在本步驟中，區別於現有技術中的單溶劑系統，採用了雙溶劑系統，分別為乙醇溶劑和四氫呋喃溶劑，可以明顯提高混合均勻後的前驅體溶液的穩定性。
[0046]第三步、將前驅體溶液置於室溫和氮氣環境下進行磁力攪拌20?30分鐘進行均勻混合，然後加熱至60?70°C保持均勻混合狀態以備用。
[0047]本步驟採用氮氣環境替代空氣氣氛進行混合攪拌，可避免溶液中有毒氣體的釋放，避免空氣汙染。當然，氮氣氣氛也可以被替代為氬氣氣氛等環境，在此不作限定，只要達到避免有毒氣體的隨意排放的目的即可。
[0048]此外，本步驟中，前驅體溶液經過磁力攪拌20?30分鐘後，加熱至60?70°C進行保存備用，可有效避免室溫下前驅體溶液的混濁，進而保存溶液的穩定性。
[0049]優選地，磁力攪拌時間為24分鐘，加熱溫度至65°C並恆溫保存。
[0050]第四步、採用旋塗法或噴墨印刷法將前驅體溶液沉積在基板材料上，所得的銦鎵鋅氧化物半導體薄膜的厚度為5?100納米。
[0051]基板材料包括矽片、玻璃基板等，基板材料在用於沉積之前，需要進行清潔處理，用於避免沉積過程中雜質的引入和沉積的效果。
[0052]第五步、將所得樣品進行退火處理，最終得到所需的銦鎵鋅氧化物半導體薄膜。
[0053]其中，退火處理為:將所得的銦鎵鋅氧化物半導體薄膜在空氣氣氛下加熱1.5?
2.5小時，加熱溫度為340?6000C ο
[0054]退火溫度米用340?600°C,—方面有利於溶劑的揮發,另一個方面有利於溶液中鹽類的分解反應，生長所需的銦鎵鋅氧化物。
[0055]退火處理的加熱方式可以為直接加熱、將半導體薄膜置於加熱板加熱；退火處理也可以採用光照方式等。
[0056]如圖1所示，為本發明的一個實施例在500°C下進行退火處理，得到的非晶體態銦鎵鋅氧化物(a-1GZO)半導體薄膜的原子力學顯微鏡(AFM)圖像。可以看出，本實施例所製得的銦鎵鋅氧化物半導體薄膜的銦鎵鋅氧化物為納米尺寸晶粒，大小均勻、表面平整。[0057]在本發明的另一個實施例中，一種銦鎵鋅氧化物電晶體的製備方法，包括如下步驟:
[0058]第一步、選取金屬薄膜或矽片等基板材料用作柵電極，通過等離子體增強化學氣相沉積法(Plasma Enhanced Chemical Vapor Deposition, PECVD)鍛膜工藝或熱生長法在柵電極形成二氧化矽，作為絕緣層。
[0059]其中，二氧化矽絕緣層的厚度約為200納米。
[0060]可選地，當選取金屬薄膜作為柵電極時，選用無鹼玻璃作為基板材料，金屬薄膜通過熱蒸鍍工藝或磁控濺射工藝沉積在無鹼玻璃。進一步，採用PECVD鍍膜工藝在金屬薄膜表面沉積一層二氧化矽作為絕緣層。
[0061]可選地，當選取矽片作為柵電極時，採用熱生長法直接在單晶矽片上生成一層二氧化矽作為絕緣層。
[0062]優選地，選取重摻雜的晶向為〈100〉的矽片作為基板材料。
[0063]第二步、利用本發明的溶液法在二氧化矽層上製備銦鎵鋅氧化物半導體薄膜，作為溝道層。
[0064]具體地，取出在65°C保溫保存的前驅體溶液，採用旋塗法或噴墨印刷法將前驅體溶液沉積在二氧化矽(絕緣層)上，沉積的銦鎵鋅氧化物半導體薄膜的厚度為5?100納米；進一步，將所得樣品進行退火處理，加熱溫度為340?600°C，加熱時間為1.5?2.5小時，最終得到所需的銦鎵鋅氧化物半導體薄膜。該銦鎵鋅氧化物半導體薄膜用作溝道層。
[0065]第三步、採用熱蒸鍍或濺射法，通過一層掩膜板在退火處理後的銦鎵鋅氧化物半導體薄膜上分別沉積一層金屬材料、金屬氧化物或導電高分子薄膜，用作源電極和漏電極；最終得到銦鎵鋅氧化物電晶體。
[0066]其中，源電極和漏電極的厚度為10?300納米。
[0067]優選地,掩膜板的寬長比為1.8mm/100ym,源電極和漏電極的材質為招，厚度為60納米，工作壓強為5*l(T6Torr。
[0068]可選地，源電極和漏電極的材質還可以為銀；金屬氧化物為銦錫金屬氧化物(ΙΤ0)。
[0069]由此，基於上述製備方法，本發明還提供了一種銦鎵鋅氧化物電晶體，包括柵電極、絕緣層、溝道層、源電極和漏電極，其中，柵電極為金屬薄膜或重摻雜矽；絕緣層為柵電極上形成的二氧化矽；溝道層為沉積在絕緣層上的銦鎵鋅氧化物半導體薄膜；源電極和漏電極為通過掩膜板沉積在溝道層上的金屬材料或導電高分子薄膜材料。
[0070]圖2為本發明的實施例中，選取銦鎵鋅氧化物半導體薄膜中In:Ga:Zn=l:l:l時，所製得的銦鎵鋅氧化物電晶體的飽和遷移率和門檻電壓隨退火溫度增加而變化的曲線圖。
[0071]圖3為上述實施例中，飽和遷移率3.4cm2/V.s的a_IGZ0薄膜電晶體的轉移特性曲線，對應為溫度為500°C，退火時間為2個小時。也即是說，本發明探索出了最佳的退火條件，即退火溫度為500°C，退火時間為2個小時，可實現薄膜電晶體最優的器件性能。
[0072]以上詳細描述了本發明的較佳具體實施例。應當理解，本領域的普通技術人員無需創造性勞動就可以根據本發明的構思作出諸多修改和變化。因此，凡本【技術領域】中技術人員依本發明的構思在現有技術的基礎上通過邏輯分析、推理或者有限的實驗可以得到的技術方案，皆應在由權利要求書所確定的保護範圍內。
【權利要求】
1.一種銦鎵鋅氧化物半導體薄膜的製備方法，其特徵在於，包括如下步驟: a)分別製備乙醯丙酮鎵的乙醇溶液、乙醯丙酮鋅水合物的乙醇溶液和乙醯丙酮銦的四氫呋喃溶液； b)將步驟a)所得的三種溶液進行混合，製得銦鎵鋅氧化物的前驅體溶液； c)將步驟b)所得的前驅體溶液混合均勻； d)將步驟c)所得的前驅體溶液沉積在基板材料上，製得銦鎵鋅氧化物半導體薄膜； e)將步驟d)所得的銦鎵鋅氧化物半導體薄膜進行退火處理，即得所需的銦鎵鋅氧化物半導體薄膜。
2.如權利要求1所述的銦鎵鋅氧化物半導體薄膜的製備方法，其特徵在於，所述步驟b)中，按照所述前驅體溶液中所需的鎵、鋅和銦的摩爾比，量取對應體積比的乙醯丙酮鎵的乙醇溶液、乙醯丙酮鋅水合物的乙醇溶液、乙醯丙酮銦的四氫呋喃溶液進行混合。
3.如權利要求1所述的銦鎵鋅氧化物半導體薄膜的製備方法，其特徵在於，所述步驟c)中，將步驟b)所得的前驅體置於室溫和氮氣環境下進行磁力攪拌20?30分鐘，然後加熱至60?70°C備用。
4.如權利要求1所述的銦鎵鋅氧化物半導體薄膜的製備方法，其特徵在於，所述d)中，所述沉積為:採用旋塗法或噴墨印刷法將前驅體溶液沉積在基板材料上；所述基板材料包括矽片、玻璃基板或二氧化矽基板；所述銦鎵鋅氧化物半導體薄膜的厚度為5?100納米。
5.如權利要求1所述的銦鎵鋅氧化物半導體薄膜的製備方法，其特徵在於，所述步驟e)中，所述退火處理為:將所得的銦鎵鋅氧化物半導體薄膜在空氣氣氛下加熱1.5?2.5小時，加熱溫度為340?600°C。
6.一種銦鎵鋅氧化物電晶體的製備方法，包括如下步驟: a)選取基板材料和柵電極材料，在所述柵電極材料的表面形成二氧化矽，作為絕緣層； b)在所述絕緣層上利用溶液法製備銦鎵鋅氧化物半導體薄膜； c)採用熱蒸鍍或濺射法，通過一層掩膜板在步驟b)所得的銦鎵鋅氧化物半導體薄膜上分別沉積源電極和漏電極；其特徵在於， 所述溶液法為如權利I?8中的任一項的銦鎵鋅氧化物半導體薄膜的製備方法。
7.如權利要求6所述的銦鎵鋅氧化物電晶體的製備方法，所述步驟a)中，所述基板材料為無鹼玻璃，柵電極材料為金屬、導電金屬氧化物或導電高分子；所述柵電極材料通過熱蒸鍍工藝或磁控濺射工藝沉積在無鹼玻璃上；所述二氧化矽通過等離子體增強化學氣相沉積法沉積在所述柵電極材料上。
8.如權利要求6所述的銦鎵鋅氧化物電晶體的製備方法，所述步驟a)中，所述基板材料為重摻雜的晶向為〈100〉的矽片；所述矽片作為柵電極材料；所述二氧化矽通過熱生長方法形成在所述矽片的表面。
9.如權利要求6所述的銦鎵鋅氧化物電晶體的製備方法，所述步驟c)中，所述源電極和所述漏電極為金屬、導電金屬氧化物或導電高分子。
10.如權利要求6所述的銦鎵鋅氧化物電晶體的製備方法，所述金屬的材質為鋁或銀；所述導電金屬氧化物的材質為銦錫金屬氧化物。
【文檔編號】H01L29/06GK103779425SQ201410040761
【公開日】2014年5月7日 申請日期:2014年1月27日 優先權日:2014年1月27日
【發明者】方漢鏗, 謝應濤, 蔡述澄, 歐陽世宏, 石強 申請人:上海交通大學