互補式金氧半導體及其組合元件的製作方法
2023-08-04 09:02:36 4
專利名稱：互補式金氧半導體及其組合元件的製作方法
技術領域：
本發明是有關於一種低溫多晶矽(low temperature poly-Si，簡稱LTPS)薄膜電晶體(thin film transistor，簡稱TFT)，特別是關於利用兩種不同型(type)低溫多晶矽低溫多晶矽薄膜電晶體所組成的一種互補式金氧半導體(CMOS)及其組合元件。
背景技術：
隨著高科技的發展，視頻產品，特別是數位化的視頻或影像裝置已經成為在一般日常生活中所常見的產品。這些數位化的視頻或影像裝置中，顯示器是一個重要元件，以顯示相關信息。使用者可由顯示器讀取信息，或進而控制裝置的運作。
而近來在薄膜電晶體液晶顯示器中有一種利用多晶矽技術所製得的薄膜電晶體，其電子遷移率(mobility)較一般傳統的非晶矽(amorphous silicon，簡稱a-Si)薄膜電晶體技術所得的電子遷移率大得多，因此可使薄膜電晶體元件做得更小，開口率增加(aperture ratio)進而增加顯示器亮度，減少功率消耗的功能。另外，由於電子遷移率的增加可以將部份驅動電路隨同薄膜電晶體工藝同時製造於玻璃基板上，大幅提升液晶顯示面板的特性及可靠度，使得面板製造成本大幅降低，因此製造成本較非晶矽薄膜電晶體液晶顯示器低出許多。再加上多晶矽具有厚度薄、重量輕、解析度佳等特點，特別適合應用於要求輕巧省電的行動終端產品上。
多晶矽薄膜電晶體早期工藝是採用固相結晶(solid phasecrystallization，簡稱SPC)工藝，但高達攝氏1000度的高溫工藝下，必需採用熔點較高的石英基板，由於石英基板成本比玻璃基板貴上許多，且在基板尺寸的限制下，面板大約僅有2至3時，因此過去只能發展小型面板。之後，由於雷射的發展，以雷射結晶化(lasercrystallization)或準分子雷射退火(excimer laser annealing，簡稱ELA)工藝來使非晶矽薄膜成為多晶矽薄膜，在溫度攝氏600度以下完成全部工藝，所以一般非晶矽薄膜電晶體液晶顯示器所用玻璃基板能被採用，才得以製作出較大尺寸面板，也因此依據這種技術形成的多晶矽又稱為低溫多晶矽(LTPS)。
另外，由於多晶矽本身的電子遷移率高，所以通常在進行液晶顯示器的工藝時，可以一併於顯示區外圍製作驅動電路，如圖1A與圖1B所示的互補式金氧半導體。
圖1A是公知包含N型低溫多晶矽薄膜電晶體以及P型低溫多晶矽薄膜電晶體的互補式金氧半導體的俯視示意圖，而圖1B是依據圖1A的I-I』剖面的剖面示意圖。
請參照圖1A與圖1B，公知的互補式金氧半導體10包括位於基板100上的N型低溫多晶矽薄膜電晶體110以及P型低溫多晶矽薄膜電晶體120。N型低溫多晶矽薄膜電晶體110包括一柵極102與一島狀多晶矽(poly-island)層104，位於柵極102與基板100之間，其中島狀多晶矽層104具有通道區(channel region)105與通道區105兩側的摻雜區106a、漏極摻雜區106b。而P型低溫多晶矽薄膜120則具有包括一柵極112與一島狀多晶矽層114，位於柵極112與基板100之間，其中島狀多晶矽層114具有通道區115與通道區115兩側的源極摻雜區116a、摻雜區116b。此外，在N型低溫多晶矽薄膜電晶體110以及P型低溫多晶矽薄膜電晶體120上覆蓋有一層層間介電層(inter-layer dielectrics，簡稱ILD)130。而且，N型低溫多晶矽薄膜電晶體110的摻雜區106a與P型低溫多晶矽薄膜電晶體120的摻雜區116b是通過層間介電層130中的接觸窗洞(contact hole)132與一導線122而電性相連。
請繼續參照圖1A與圖1B，在島狀多晶矽層104、114與柵極102、112之間還有一層柵極絕緣層(gate insulating film)124、在基板100與島狀多晶矽層104、114之間還有一層緩衝層126。而於N型低溫多晶矽薄膜電晶體110的通道區105與摻雜區106a/漏極摻雜區106b之間尚有一淺摻雜漏極區域(lightly doped drain，簡稱LDD)107。再者，通常還有與柵極102、112兩側的源極116a、漏極106b相連的源/漏極接觸金屬(source/drain contact metal)128，以組成源極或漏極。
然而，公知製作於顯示區外圍的互補式金氧半導體都是呈現圖1A所示的布局，且由於N型低溫多晶矽薄膜電晶體110的摻雜區106a與P型低溫多晶矽薄膜電晶體120的摻雜區116b無法共享接觸窗洞，所以必須有最小的分隔距離(separate distance)，如圖1A中以寬度/長度(width/length)等於6μ/6μ為例，其整體寬度142約為56μm。故於傳統的布局中，薄膜電晶體的最小寬度已經被設計規範(design rule)決定，以致於在像素(pixel)寬度縮小、解析度提升時，先前製作於基板上的驅動電路可能因為布局寬度超過的問題而不能使用。
發明內容
因此，本發明的目的是提供一種互補式金氧半導體及其組合元件，以縮小其布局寬度，進而提高解析度並解決空間不夠的問題。
根據上述與其它目的，本發明提出一種互補式金氧半導體，是由一第一型薄膜電晶體、一第二型薄膜電晶體、一層間介電層以及一導線所構成，其中第一型薄膜電晶體，包括一第一柵極與一第一島狀多晶矽層，位於第一柵極下。而第一島狀多晶矽層包括有一第一通道區、一第一源極/漏極以及一第一摻雜區，而第一通道區位於第一柵極正下方、第一源極/漏極則位於第一柵極的一側、第一摻雜區位於第一柵極的另一側，其中第一源極/漏極與第一摻雜區排成一第一方向。再者，第二型薄膜電晶體與第一型薄膜電晶體並排，且其包括一第二柵極與一第二島狀多晶矽層，位於第二柵極下。而第二島狀多晶矽層包括有一第二通道區、一第二源極/漏極以及一第二摻雜區，而第二通道區是位於第二柵極正下方、第二摻雜區則位於第二柵極的一側、第二源極/漏極則位於第二柵極的另一側，其中第二摻雜區與第二源極/漏極排成第一方向。此外，層間介電層覆蓋於第一型薄膜電晶體及第二型薄膜電晶體上，且其中具有數個接觸窗洞，以暴露出第一摻雜區以及第二摻雜區。而導線是位於層間介電層上，並通過接觸窗洞連接第一摻雜區以及第二摻雜區，其中導線的延伸方向為一第二方向，且第二方向與第一方向垂直。
本發明再提出一種互補式金氧半導體的組合元件，包括至少一第一型低溫多晶矽薄膜電晶體、數個第二型低溫多晶矽薄膜電晶體、一層間介電層以及數條導線。而每個第一型低溫多晶矽薄膜電晶體又包括一第一柵極線與一第一島狀多晶矽層，位於第一柵極線下，其中第一島狀多晶矽層具有位於第一柵極線正下方的第一通道區、位於第一柵極線一側的第一摻雜區以及位於第一柵極線另一側的第二摻雜區。每個第二型低溫多晶矽薄膜電晶體則包括一第二柵極線以及一第二島狀多晶矽層，位於第二柵極線下，其中第二島狀多晶矽層具有位於第二柵極線正下方的第二通道區、位於第二柵極線一側的第三摻雜區以及位於第二柵極線另一側的源極/漏極摻雜區。其中，層間介電層系覆蓋於第一型與第二型低溫多晶矽薄膜電晶體上，且層間介電層具有數個接觸窗洞。第二型低溫多晶矽薄膜電晶體則與第一型低溫多晶矽薄膜電晶體互相交錯配置，且通過層間介電層上的數條導線與接觸窗洞分別連接第一與第三摻雜區以及連接第二漏極與第三摻雜區，其中導線與第一柵極線及第二柵極線的延伸方向大致平行。
由於本發明將第一型低溫多晶矽薄膜電晶體以及第二型低溫多晶矽薄膜電晶體的布局配置成互相平行且交錯，所以可大幅縮小互補式金氧半導體的寬度，進而提高解析度並解決空間不夠的問題。
圖1A是公知包含N型低溫多晶矽薄膜電晶體以及P型低溫多晶矽薄膜電晶體的互補式金氧半導體的俯視示意圖；圖1B是依據圖1A的I-I』剖面的剖面示意圖；圖2A為依照本發明的一第一實施例的互補式金氧半導體(CMOS)的俯視示意圖；圖2B是依據圖2A的II-II』剖面的剖面示意圖；圖3為依照本發明的一第二實施例的互補式金氧半導體的組合元件的俯視示意圖；圖4A是依據圖3的A-A』剖面的剖面示意圖；圖4B是依據圖3的B-B』剖面的剖面示意圖；以及圖4C是依據圖3的C-C』剖面的剖面示意圖。
10、20互補式金氧半導體30互補式金氧半導體的組合元件100、200基板102、112、202、212柵極104、114、204、214、304、314島狀多晶矽層105、115、205、215、305、315通道區106a、116b、306a、306b、316a摻雜區106b、206b漏極摻雜區107、207、307淺摻雜漏極區域110、210、310N型低溫多晶矽薄膜電晶體
116a、216a源極摻雜區120、220、320P型低溫多晶矽薄膜電晶體122、222、322a、322b導線124、224、324柵極絕緣層126、226、326緩衝層128、228、318、319源極/漏極接觸金屬130、230、330層間介電層132、232、332接觸窗洞142、242整體寬度206aN型摻雜區216bP型摻雜區302、312柵極線316b源極/漏極摻雜區具體實施方式
第一實施例本發明可應用於低溫多晶矽(low temperature poly-Si，簡稱LTPS)薄膜電晶體(thin film transistor，簡稱TFT)，請參考圖2A與圖2B。
圖2A是依照本發明的一第一實施例的互補式金氧半導體(CMOS)的俯視示意圖，而圖2B是依據圖2A的II-II』剖面的剖面示意圖。
請參照圖2A與圖2B，本發明的互補式金氧半導體20包括位於基板200上的N型低溫多晶矽薄膜電晶體210以及P型低溫多晶矽薄膜電晶體220，且於低溫多晶矽薄膜電晶體210以及220上覆蓋有一層層間介電層(inter-layer dielectrics，簡稱ILD)230。於本實施例，N型低溫多晶矽薄膜電晶體210包括一柵極202與位於柵極202與基板200之間的一島狀多晶矽(poly-island)層204，其中島狀多晶矽層204具有位於柵極202正下方的通道區(channel region)與柵極202下方的通道區兩側的N型摻雜區206a以及漏極摻雜區206b。而且，漏極摻雜區206b還與配置在層間介電層203上以及層間介電層230中的一漏極接觸金屬(source/drain contact metal)228相連。其中，通道區、漏極摻雜區206b與N型摻雜區206a所排列的方向為第一方向。
請再參照圖2A與圖2B，本實施例的P型低溫多晶矽薄膜220則包括一柵極212與位於柵極212與基板200之間的一島狀多晶矽層214，其中島狀多晶矽層214具有位於柵極212正下方的通道區與柵極212下方的通道區兩側的源極摻雜區216a以及P型摻雜區216b。而且，源極摻雜區216a還與另一源極接觸金屬228相連。其中，通道區、源極摻雜區216a與P型摻雜區216b所排列的方向同樣為第一方向，且P型摻雜區216b與N型摻雜區206a是沿一第二方向排列配置，第二方向與第一方向垂直。
請再參照圖2A與圖2B，N型低溫多晶矽薄膜電晶體210的N型摻雜區206a與P型低溫多晶矽薄膜電晶體220的P型摻雜區216b系通過層間介電層230中的暴露出N型摻雜區206a、P型摻雜區216b的接觸窗洞(contact hole)232與一導線222而電性相連，其中導線222的延伸方向為第二方向。由於本發明的互補式金氧半導體20的布局採用互相併排且兩兩交錯，因此可大幅縮減其寬度，如圖2A中以寬度/長度(width/length)等於6μ/6μ為例，其整體寬度242約為45μm，明顯小於公知的寬度142(請見圖1A)，而省下約百分的二十的寬度。
請繼續參照圖2A與圖2B，於本實施例，在島狀多晶矽層204、214與柵極202、212之間還有一層柵極絕緣層(gate insulatingfilm)224、在基板200與島狀多晶矽層204、214之間還有一層緩衝層(buffer layer)226。而於N型低溫多晶矽薄膜電晶體210的通道區(柵極212正下方)與漏極摻雜區206b之間以及通道區與N型摻雜區206a之間尚有一淺摻雜漏極區域(lightly doped drain，簡稱LDD)207。
請特別注意，本實施例只是用來舉例說明，並非局限本發明的應用範圍，凡是以P型薄膜電晶體與N型薄膜電晶體所組成的元件，皆可利用本發明的特徵去設計，即第一型(N或P型)薄膜電晶體以及第二型(N或P型)薄膜電晶體的布局配置為互相平行且交錯。
第二實施例凡是由至少一個P型薄膜電晶體與至少一個N型薄膜電晶體所組成的電路結構均可利用本發明去進行布局，請參考圖3。
圖3為依照本發明的一第二實施例的互補式金氧半導體的組合元件的俯視示意圖。請參照圖3，本發明的組合元件30包括一個N型低溫多晶矽薄膜電晶體310以及兩個P型低溫多晶矽薄膜電晶體320。雖然於本實施例中只有三個薄膜電晶體，但並非局限本發明的應用，而只是用來舉例，因此只要是依照本發明的特徵去設計，無論薄膜電晶體的個數是多少都可行。
請繼續參照圖3，本實施例的N型低溫多晶矽薄膜電晶體310包括一柵極線302與位於柵極線302下的一島狀多晶矽層304，其具有位於柵極線302正下方的通道區與柵極線302下方的通道區兩側的摻雜區306a、306b。P型低溫多晶矽薄膜320則包括柵極線312與位於柵極線312下的島狀多晶矽層314，其具有位於柵極線312正下方的通道區與柵極線312下方的通道區兩側的摻雜區316a、源極/漏極摻雜區316b。而且，源極/漏極摻雜區316b還分別與配置在層間介電層(請見圖4A)上以及層間介電層中的源極/漏極接觸金屬318、319相連。其中，N型低溫多晶矽薄膜電晶體310與P型低溫多晶矽薄膜電晶體320相互交錯配置。而且，N型低溫多晶矽薄膜電晶體310的摻雜區306a與306b分別通過接觸窗洞332與導線322a、322b而與P型低溫多晶矽薄膜電晶體320的摻雜區316a電性相連，其中導線322a以及322b與柵極線302、312的延伸方向大致平行。
為更詳細說明本實施例，請參考以下剖面圖，其中圖4A是依據圖3的A-A』剖面的剖面示意圖，圖4B是依據圖3的B-B』剖面的剖面示意圖，圖4C是依據圖3的C-C』剖面的剖面示意圖。
請先參照圖4A，在一基板300上覆蓋有一層層間介電層330，而柵極線312、島狀多晶矽層314均被覆蓋起來，且於層間介電層330中的接觸窗洞332曝露出摻雜區316a，其中柵極線312正下方的是通道區315。此外，從剖面圖還可看出島狀多晶矽層314與柵極線302、312之間還有一層柵極絕緣層324、在基板300與島狀多晶矽層314之間還有一層緩衝層326。
然後，請參照圖4B，於層間介電層230中的接觸窗洞232曝露出摻雜區306a、306b，其中在柵極線302正下方的是通道區305。此外，在通道區305與摻雜區306a、306b之間尚有一淺摻雜漏極區域307。
最後，請參照圖4C，其為圖3的C-C』剖面的剖面示意圖，其中導線322a連接了不同低溫多晶矽薄膜電晶體的摻雜區306a與316b，且其延伸方向與C-C』剖面平行。
總之，本發明的特點在於將第一型低溫多晶矽薄膜電晶體以及第二型低溫多晶矽薄膜電晶體的布局配置成互相併排且交錯，所以可大幅縮小互補式金氧半導體或其組合元件的寬度，進而提高解析度並解決空間不夠的問題。
權利要求
1.一種互補式金氧半導體，其特徵是，包括一第一型薄膜電晶體，包括一第一柵極；一第一島狀多晶矽層，位於該第一柵極下，其中該第一島狀多晶矽層包括一第一通道區，位於該第一柵極正下方；一源極摻雜區，位於該第一柵極的一側；以及一第一型摻雜區，位於該第一柵極的另一側，其中該源極摻雜區、該第一通道區與該第一摻雜區沿一第一方向排列配置；一第二型薄膜電晶體，包括一第二柵極；一第二島狀多晶矽層，位於該第二柵極下，其中該第二島狀多晶矽層包括一第二通道區，位於該第二柵極正下方；一第二型摻雜區，位於該第二柵極的一側；以及一漏極摻雜區，位於該第二柵極的另一側，其中該第二型摻雜區、該第二通道區與該漏極摻雜區沿該第一方向排列配置，且該第二型摻雜區與該第一型摻雜區沿一第二方向排列配置，該第二方向與該第一方向垂直；一層間介電層，覆蓋於該第一型薄膜電晶體及該第二型薄膜電晶體上，該層間介電層具有複數個接觸窗洞，以暴露出該第一摻雜區以及該第二摻雜區；一導線，位於該層間介電層上，並通過該些接觸窗洞連接該第一摻雜區以及該第二摻雜區，該導線的延伸方向為該第二方向；一源極接觸金屬，配置在該層間介電層上以及該層間介電層中，且該源極接觸金屬與該源極摻雜區電性連接；以及一漏極接觸金屬，配置在該層間介電層上以及該層間介電層中，且該漏極接觸金屬與該漏極摻雜區電性連接。
2.如權利要求1所述的互補式金氧半導體，其特徵是，該第一型薄膜電晶體包括低溫多晶矽薄膜電晶體。
3.如權利要求1所述的互補式金氧半導體，其特徵是，該第二型薄膜電晶體包括低溫多晶矽薄膜電晶體。
4.如權利要求1所述的互補式金氧半導體，其特徵是，該第一型薄膜電晶體包括N型薄膜電晶體。
5.如權利要求4所述的互補式金氧半導體，其特徵是，該第一島狀多晶矽層更包括一淺摻雜漏極區域，位於該第一通道區與該源極摻雜區之間以及位於該第一通道區與該第一型摻雜區之間。
6.如權利要求4所述的互補式金氧半導體，其特徵是，該第二型薄膜電晶體包括P型薄膜電晶體。
7.如權利要求1所述的互補式金氧半導體，其特徵是，該第一型薄膜電晶體包括P型薄膜電晶體。
8.如權利要求7所述的互補式金氧半導體，其特徵是，該第二型薄膜電晶體包括N型薄膜電晶體。
9.如權利要求8所述的互補式金氧半導體，其特徵是，該第二島狀多晶矽層更包括一淺摻雜漏極區域，位於該第二通道區與該漏極摻雜區之間以及位於該第二通道區與該第二型摻雜區之間。
10.一種互補式金氧半導體的組合元件，其特徵是，該元件包括至少一第一型低溫多晶矽薄膜電晶體，包括一第一柵極線；一第一島狀多晶矽層，位於該第一柵極線下，其中該第一島狀多晶矽層包括一第一通道區，位於該第一柵極線正下方；一第一摻雜區，位於該第一柵極線的一側；以及一第二摻雜區，位於該第一柵極線的另一側；複數個第二型低溫多晶矽薄膜電晶體，與該至少一第一型低溫多晶矽薄膜電晶體互相交錯配置，其中各該第二型低溫多晶矽薄膜電晶體包括一第二柵極線；一第二島狀多晶矽層，位於該第二柵極線下，其中該第二島狀多晶矽層包括一第二通道區，位於該第二柵極線正下方；一第三摻雜區，位於該第二柵極線的一側；以及一源極/漏極摻雜區，位於該第二柵極線的另一側；一層間介電層，覆蓋於該至少一第一型薄膜電晶體及該些第二型薄膜電晶體上，該層間介電層具有複數個接觸窗洞，以暴露出該第一摻雜區、該第二摻雜區以及該第三摻雜區；複數條導線，位於該層間介電層上，並通過該些接觸窗洞分別連接該第一摻雜區與該第三摻雜區以及連接該第二摻雜區與該第三摻雜區，其中該些導線與該第一柵極線及該第二柵極線之延伸方向大致平行；以及至少一源極/漏極接觸金屬，配置在該層間介電層上以及該層間介電層中，且該源極/漏極接觸金屬與該源極/漏極摻雜區電性連接。
11.如權利要求10所述的互補式金氧半導體的組合元件，其特徵是，該些第二型薄膜電晶體包括P型薄膜電晶體。
12.如權利要求10所述的互補式金氧半導體的組合元件，其特徵是，該至少一第一型薄膜電晶體包括N型薄膜電晶體。
13.如權利要求12所述的互補式金氧半導體的組合元件，其特徵是，該第一島狀多晶矽層更包括一淺摻雜漏極區域，位於該第一通道區與該第一摻雜區之間以及該第一通道區與該第二摻雜區之間。
全文摘要
本發明提供一種互補式金氧半導體，是由一第一型薄膜電晶體以及一第二型薄膜電晶體所構成，而第一型薄膜電晶體包括一柵極、一通道區、一第一型摻雜區以及一源極摻雜區，其中通道區、第一型摻雜區與源極摻雜區沿一第一方向排列配置。第二型薄膜電晶體則包括一柵極、一通道區、一第二型摻雜區以及一漏極摻雜區，其中通道區、第二型摻雜區與漏極摻雜區亦沿第一方向排列配置，且第二型摻雜區與第一型摻雜區沿一第二方向排列配置，第二方向系與第一方向垂直。而且，各薄膜電晶體中的摻雜區通過一導線電性相連，其中前述導線的延伸方向為第二方向。
文檔編號H01L27/092GK1549346SQ03136429
公開日2004年11月24日 申請日期2003年5月19日 優先權日2003年5月19日
發明者胡珍儀, 孫文堂 申請人:友達光電股份有限公司