開關半導體集成電路的製作方法
2023-08-04 15:48:06 1
專利名稱：開關半導體集成電路的製作方法
技術領域：
本發明涉及到開關高頻信號的半導體開關電路，尤其是改善了工作特性的半導體開關電路。
背景技術：
在處理高頻信號的袖珍電話、移動無線通訊設備等設備中使用開關半導體集成電路，這種電路使用GaAs化合物半導體材料製成的場效應電晶體MESFET(金屬-半導體場效應電晶體)、HEMT(高電子遷移率電晶體)等進行高頻信號的開關。
由於這樣的袖珍移動通訊終端設備用電池供電，需要有特別是在低壓下能開關高頻信號的開關半導體集成電路。作為這樣一種開關半導體集成電路，已公開和廣泛知道的是，例如，SPDT(單刀雙擲)開關電路，它被設計成包含反相器電路來用一個控制信號進行開關(例如，參見日本未審查專利公開164772/2002，第4頁，圖1)。
圖7表示這樣一種常規SPDT開關電路。下面，將參照圖7來說明這種常規電路。
參照圖7，P1、P2和P3代表信號端；Q1、Q2、Q3、Q4和Q5代表FET；S1代表控制偏壓作用端；R1、R2、R3、R4、R5和R6代表電阻器；C1、C2和C3代表隔斷DC電流的電容器；以及V1代表供給驅動電壓Vdd的電源。
在圖7示例電路中的反相器電路為一般熟知的DCFL(直耦FET邏輯)，其中增強型FET用作組成反相器電路的Q3、Q4和Q5，耗盡型FET用作開關Q1和Q2以降低開態的導通損耗。
在這種配置中，當高電平電壓施加於，例如，控制偏壓作用端S1時，FETQ3變為開態而使開關FETQ1的柵極取地電位GND。同時，由於與控制偏壓作用端S1相連的另一FETQ4變為開態，FETQ5的柵極也取GND電位。結果，增強型FETQ5變為關態而使電源電壓Vdd由電源V1經負載電阻器R6加至開關FETQ2的柵極。此外，開關FETQ1、Q2的漏極和源極經電阻器R3也取電源電壓Vdd。
由於這樣一個電壓施加於開關電路，開關FETQ2的柵-漏間和柵-源間的電壓差將為零，從而使開關FETQ2的漏極和源極彼此電連通。另一方面，電源電壓Vdd按肖特基結的反向施加至開關FETQ1的柵-漏間和柵-源間，從而使開關FETQ1的漏極和源極彼此電關斷。結果，信號端P1與信號端P3電連接使高頻信號能夠通過，而信號端P1與信號端P2則彼此電隔斷。
另一方面，當低電平的電壓施加於偏壓控制作用端S1時，開關FETQ1的柵極電壓取Vdd，開關FETQ2的柵極電壓取GND電位，這就使信號端P1與信號端P2彼此電連接使高頻信號能夠通過，而信號端P1與信號端P3彼此電關斷，這與前述的高電平電壓施加於控制偏壓作用端S1時的情形相反。
在這樣一種開關半導體集成電路中，開關半導體集成電路所能處理的最大功率通常取決於關態的FET。例如，公開和廣泛知道的高頻信號最大功率一般為下式給出(例如，見「Monolithic microwaveIntegrated Circuit(MMIC)」，MaSSayoshi AIKAWA and four others，Electronic information Communicatin Society(a corporate juridicalperson)，Jan.25，1997)。
Pmax＝2{n(Vbias-Vp)}2/Z0這裡，n代表串聯的開關FET數目；Vp代表開關FET的夾斷電壓；Vbias代表施加於關態開關FET柵極端的偏壓；以及Z0代表系統的特徵阻抗。根據這個公式將會了解，為了增大開關半導體集成電路的最大功率Pmax，可增加串聯的開關FET數目，或可將開關FET的夾斷電壓做得較低，或者還可提高偏壓。
然而，上述的用於袖珍終端設備中的常規開關半導體集成電路有一個問題，即增加開關FET數目會招致所謂的晶片面積增大，導致成本上升。此外，如果開關FET的夾斷電壓做得較低，會招致開關FET開態電阻的增大，因而引起導通損耗惡化的問題，這是開關FET變為開態時最重要的特性之一。此外，在袖珍終端設備所用的開關半導體集成電路中有一個問題，即由於前述的低壓驅動要求，不能簡單地提高開關FET的偏壓。
因此，作為提高FET偏壓的手段，提出了一種，例如，日本未審查專利公開112314/1999號所公開的技術。即，按照這種方法，採用包含二極體、電阻器和電容器的DC電壓產生電路由高頻信號產生一DC電壓，並由驅動電壓和按照開關高頻信號定時的DC電壓中較高的一個產生開關控制電壓，從而使偏壓升高。
然而，根據這種技術，複雜的電路配置引起了增大晶片面積和由於增加元件數目而使成本升高的問題。
發明內容
鑑於上述情況做出了本發明，其目的是提供一種開關半導體集成電路，它可在低壓下驅動，並可開關比常規情形更大功率的高頻信號。
本發明的另一個目的是提供一種開關半導體集成電路，它可改善高頻特性和畸變特性。
按照本發明，提供了一種有開關FET的開關半導體集成電路來控制高頻信號的導通，使得開關FET由施加於其柵極的開關信號在開操作與關操作間切換，其中開關半導體集成電路包含使用反相器電路的邏輯控制部分，它根據外部施加的控制信號來產生開關信號，反相器電路使用結型FET，連接電源的電阻負載與之相連，開關FET的柵極經柵極電阻器與反相器電路的輸出端相連，此輸出端與耦合部分高頻信號的耦合電容器相連，從而使耦合的高頻信號被結型FET柵與漏間的等效二極體整流，併疊加在施加於開關FET柵極的DC電壓上。
按照這種配置，當反相器電路的結型FET變為關態時，開關FET變為開態，此時，由耦合電容器耦合的部分高頻信號被存在於關態結型FET柵與漏間的等效二極體整流，而疊加在施於開關FET柵極的DC電壓上，從而能開關比常規情形更大功率的高頻信號，即使在低驅動電壓下。
圖1為說明本發明實施方式的開關半導體集成電路的第一種示例電路圖；圖2為說明本發明實施方式的開關半導體集成電路的第二種示例電路圖；圖3為說明本發明實施方式的開關半導體集成電路的第三種示例電路圖；圖4為根據本發明實施方式的開關半導體集成電路中開關FET在開態時的柵極電壓變化特性圖；圖5為根據本發明實施方式的開關半導體集成電路中開關FET在關態時漏極電壓對輸入功率變化的特性圖；圖6為根據本發明實施方式和在常規電路中開關半導體集成電路的導通損耗對輸入功率的特性圖；圖7為說明常規電路的一個示例電路的電路圖。
具體實施例方式
下面，將參照圖1-6描述本發明的實施方式。
這裡，要注意，下面描述的材料、配置及其他內容都不能限制本發明，可以進行各種修改，只要保持在本發明的範圍內。
首先，將參照圖1來描述本發明實施方式的第一個示例電路。
在此第一個示例電路中，開關半導體集成電路SC1可粗略地分為由開關部分101和邏輯控制部分102來組成。
開關部分101包含第一和第二開關FET1、2(在圖1中分別表示為「Q1」和「Q2」)，第一和第二開關FET1、2的工作，如下文所描述的，是由來自邏輯控制部分102的開關電壓來開關的，從而改變第一至第三信號端41、42、43(在圖1中分別表示為「P1」、「P2」、「P3」)的連接狀態(下文將詳述)。
邏輯控制部分102按照從外部施加至控制信號輸入端45(在圖1中表示為「S1」)的控制信號輸出開關控制信號來控制開關部分101的第一和第二開關FET1、2的工作(下文將詳述)。
下面，將描述一具體的電路組成。
首先，開關部分101包含第一和第二開關FET1、2作為主要組成元件，且本發明的實施方式中都採用耗盡型場效應電晶體。
第一開關FET1的漏極(或源極)經第一電容器11(在圖1中表示為「C1」)與第二信號端42相連，而第一開關FET1的源極(或漏極)和第二開關FET2的漏極(或源極)一起經第三電容器13(在圖1中表示為「C3」)與第一信號端相連。此外，第一開關FET1的源極(或漏極)和第二開關FET2的漏極(或源極)一起經第三電阻器23(在圖1中表示為「R3」)與電源51(在圖1中表示為「V1」)相連。
而且，第二開關FET2的源極(或漏極)經第二電容器12(在圖1中表示為「C2」)與第三信號端43相連。
再者，第一開關FET1的柵極經第一電阻器21(在圖1中表示為「R1」)與第三開關FET3(在圖1中表示為「Q3」)的漏極(或源極)相連，而第二開關FET2的柵極經第二電阻器22(在圖1中表示為「R2」)與第五FET5(在圖1中表示為「Q5」)的漏極(或源極)相連，第五FET5也是後面描述的邏輯控制部分102的組成元件之一。
此外，第一開關FET1的漏極經第四電容器14(在圖1中表示為「C4」)與第三FET3的漏極相連，而第二開關FET2的漏極經第五電容器15(在圖1中表示為「C5」)與第五FET5的漏極相連。
另一方面，邏輯控制部分102包含第三至第五FET3-5作為主要組成元件，且在本發明的實施方式中都採用增強型場效應電晶體，每個都組成電阻負載反相器電路。
具體地，首先，第三和第四FET3、4的柵極與控制信號輸入端45相連。此外，第三和第四FET3、4的源極(或漏極)都接地，而第三FET3的漏極(或源極)，也就是反相器電路的輸出端，經第四電阻器24(在圖1中表示為「R4」)與電源51相連，而且，第四FET4的漏極(或源極)(在圖1中表示為「Q4」)經第五電阻器25(在圖1中表示為「R5」)也與電源51相連。
再者，第五FET5的柵極與第四FET4的漏極(或源極)相連。此外，第五FET5的漏極(或源極)，也就是反相器電路的輸出端，經第六電阻器26(在圖1中表示為「R6」)與電源51相連，而第五FET5的源極(或漏極)接地。
這裡，在本發明的實施方式中，在上述的配置中，從第三FET3漏極至第一電阻器21與第四電容器14連接點間的連線，以及從第五FET5的漏極至第二電阻器22與第五電容器15連接點間的連線，為方便起見，都將稱為「開關信號線」。
下面，將描述前述配置的工作狀況。
首先，將描述相應於高邏輯值電平的電壓施加於控制信號輸入端45時的工作狀況。對於這種情形，這個電壓的作用使第三和第四FET3、4變為開態(電導通態)。
由於第三FET3導通，第一開關FET1的柵極接近地電位。為此，第一開關FET1變為關態(非電導通態)。
另一方面，由於第四FET4導通，第五FET5變為關態(非電導通態)，使得接近電源電壓Vdd的電壓經第六電阻器26和第二電阻器22施加於第二開關FET2的柵極，從而使第二開關FET2變為開態。
結果，高頻信號就能在第一信號端41和第三信號端43間通過，而在第一信號端41與第二信號端42間，因第一開關FET1為關態而使高頻信號的導通被關斷。這裡，施加於第一信號端41或第三信號端43的部分高頻信號會因第五電容器15的耦合而漏至開關信號線。
這裡，由於組成反相器負載電阻的第四至第六電阻器24-26的電阻值，為降低電流消耗而選為十至幾十KΩ，開關信號線將具有大的阻抗。為此，經第五電容器15漏至開關信號線的高頻信號疊加在DC電壓的電源電壓Vdd上。
此外，由於第五FET5具有結型柵極結構，其柵與漏間的部分等效為一二極體，它被經第五電容器15漏過來的高頻信號置於反偏壓狀態。為此，如果高頻信號處於正值期間，開關信號線的電壓將上升，只要電壓保持在前述等效二極體擊穿電壓範圍內。
另一方面，如果高頻信號處於負值期間，此二極體將被開通，即，當電源電壓Vdd與疊加在此電源電壓Vdd上的高頻信號之和超過此等效二極體的內建電壓Vbi時，第五FET5的柵與漏間彼此電導通。然後，由於連接第五FET5柵極的第四FET4為開態，第五FET5的柵極將接近地電位，從而使開關信號線的電壓固定為-Vbi。
結果，圖4所示的整流電壓波形將出現在與開態的第二開關FET2柵極相連的開關信號線上。此整流電壓的DC電壓分量，將由圖4自然了解，為高於電源電壓Vdd的狀態。因此，高於電源電壓的DC電壓將施加於開態的開關FET柵極，即，第二開關FET2屬於這種情形。
為此，開態的第二開關FET2的柵極電壓將高於漏/源電壓Vdd，且如果與此Vdd的電壓差超過等效存在於開態的開關FET柵與漏間和柵與源間二極體的內建電壓Vbi，這些等效二極體將變成開態。因此，從施加於開態的第二開關FET2柵極的電壓減去內建電壓Vbi所得到的電壓將出現在第二開關FET2的漏極與源極間。
另一方面，此時由於關態的第一開關FET1的漏極電壓和源極電壓具有與開態的第二開關FET2相同的電壓，關態的第一開關FET1的漏極電壓和源極電壓將也從電源電壓Vdd升高。
此外，如前所述，關態的第一開關FET1的漏極電壓固定為地電位。為此，雖然施加於關態的第一開關FET1柵與漏間和柵與源間的反向偏壓通常為電源電壓Vdd，由於根據本發明實施方式的開關半導體集成電路的上述工作情形，可施加高於Vdd的偏壓。結果，關態FET，第一開關FET1即屬於這種情形，可處理的最大功率增大，因此總的說來開關半導體集成電路能夠開關較大的信號。
隨著輸入功率增大這將更為明顯，當輸入大信號時，不用提高電源電壓就可使系統處在等效於升高電源電壓的狀態，從而提供了一種甚至可在低壓下開關大功率高頻信號的開關半導體集成電路。
圖5表示在根據本發明的開關半導體集成電路中關態開關FET漏/源端電壓的測量實例。下面，將描述圖5。首先，在圖5中橫軸代表輸入功率，縱軸代表漏(或源)端電壓。
首先，在常規電路中，無論輸入功率怎樣改變，漏端電壓保持恆定值Vdd。另一方面，由圖5可確認，在本發明的開關半導體集成電路中，在低輸入功率的範圍內出現在漏端的電壓為電源電壓；然而，當輸入功率再增大時，出現在漏端的DC電壓在30dBm處開始上升，且當輸入功率進一步增大時，漏端電壓將隨輸入功率的增加而升高。
其次，圖6表示在本發明的開關半導體集成電路中導通損耗與輸入功率的測量實例。下面，將描述圖6。首先，在圖6中，橫軸代表輸入功率，縱軸代表導通損耗。此外，在圖6中，虛線代表常規電路的測量實例，而實線代表本發明的開關半導體集成電路的測量實例。
這裡，常規電路除了沒有圖1實例中相應於第四和第五電容器14，15的電容器外，所用的FET數目、FET的夾斷電壓以及電源電壓與本發明的電路處於同樣的條件下。
由此測量實例可確認，對於常規電路的情形，當輸入功率達到33dBm時，導通損耗開始惡化，此後，導通損耗將隨輸入功率的增大而指數上升(見圖6中虛線所示特性曲線)。
與此對照，可確認，對於本發明的開關半導體集成電路的情形，儘管在與常規電路相同的工作電壓下，隨著輸入功率增大導通損耗也沒有惡化(見圖6實線所示特性曲線)。
這樣，對於本發明的開關半導體集成電路的情形，可大大改善功率開關能力而沒有提高電源電壓。此外，耦合高頻信號所用的電容器，相應於圖1中所示的電容器14、15，通常有1pF或更小的小容量就足夠了，因而可得到上述的工作特性而沒有增大集成電路的規模或晶片尺寸。
這裡，可由與高頻信號線耦合的第四和第五電容器14、15之值來調節柵壓開始上升的輸入功率。此外，在圖1所示的實例中，第四電容器14的一端連接至第二信號端42側，第五電容器15的一端連接至第三信號端43側；然而，即使它們都連接至第一信號端41側，也可得到類似的功能和作用。
下面，將參照圖2描述第二個實例。這裡，與圖1所示實例中相同的組成元件將由同樣的標號代表，其詳細說明這裡將省略。下面，將集中於不同處。
在這第二個實例中，開關半導體集成電路SC2除了第一個實例所示的配置外還在邏輯控制部分102A中包含第六和第七電容器16、17。
即，用作輔助電容器的第六電容器16(在圖2中表示為 「C6」)連接在第三FET3的漏極(或源極)與地間，而用作輔助電容器的第七電容器17(在圖2中表示為「C7」)連接在第五FET5的漏極(或源極)與地間。
按照這樣的配置，在開關信號線上產生的不必要的高頻信號將被第六和第七電容器16、17濾去，疊加在開關信號線上的高頻信號電壓分量可由適當地選取第六和第七電容器16、17與將高頻信號耦合輸入開關半導體集成電路SC2的第四和第五電容器14、15之比來決定。
在上述的兩個實例中都舉出有反相器電路者作為實例；然而，如果與開關FET(即，在上述實例中相應於第一和第二開關FET1、2者)柵極相連的開關信號線具有高阻抗，可應用本發明的原理，而且即使對沒有反相器電路的情形也可得到類似的效果。
接著，將參照圖3來描述第三個實例。這裡，與圖1所示實例中相同的組成元件將由同樣的標號代表，其詳細說明這裡將省略。下面，將集中於不同處。
在這第三個實例中，開關半導體集成電路SC3是一個實例，它沒有使用反相器電路的邏輯控制部分，這與第一和第二個實例適成對照。
即，此第三個實例與圖1所示的第一個實例具有基本上相同的配置，除了供給開關部分101第一和第二開關FET1、2柵極開關信號的電路不同於圖1所示實例外。
具體地，首先，第七電阻器27(在圖3中表示為「R7」)連接在第一控制信號輸入端45與第一電阻器21和第四電容器C4的連接點之間，從而使從外部邏輯電路(未示出)送至第一控制信號輸入端45的開關信號經第七電阻器27和第一電阻器21施加於第一開關FET1的柵極。此外，第一二極體31(在圖3中表示為「D1」)連接在地與第一電阻器21和第四電容器C4的連接點之間，使第一二極體31的陽極接地而其陰極與第一電阻器21和第四電容器C4的連接點相連。這裡，第七電阻器27具有十KΩ至幾十KΩ的阻值是合適的。
同時，第八電阻器28(在圖3中表示為「R8」)連接在第二控制信號輸入端46與第二電阻器22和第五電容器15的連接點之間，從而使從外部邏輯電路送至第二控制信號輸入端46的開關信號經第八電阻器28和第二電阻器22施加於第二開關FET 2的柵極。此外，第二二極體32(在圖3中表示為「D2」)連接在地與第二電阻器22和第五電容器15的連接點之間，使第二二極體32的陽極接地而其陰極與第二電阻器22和第五電容器15的連接點相連。這裡，第八電阻器28具有十KΩ至幾十KΩ的阻值是合適的。
此外，第三電阻器23的一端以與圖1實例相同的方式連接至第一開關FET1源極(或漏極)和第二開關FET2漏極(或源極)的連接點，其另一端與電源51相連。
根據這樣的配置，彼此相反的邏輯信號從外部邏輯電路(未示出)分別施加於第一控制信號輸入端45和第二控制信號輸入端46。
即，例如當電源51供給第一控制信號輸入端45與電源電壓Vdd相同的電壓而第二控制信號輸入端46置於地電位時，第一開關FET1的柵與漏間和柵與源間的電壓差將為零，使得第一開關FET1為開態，因而其漏與源間能通過高頻信號。另一方面，第二開關FET2為關態，因為其漏與源間的電壓差雖為Vdd但柵極為地電位。
如果在這種狀態下，高頻信號輸入第一信號端41或第二信號端42，部分高頻信號因第四電容器14的耦合而漏至第一電阻器21與第七電阻器27之間的連線(連接點)。由於第七電阻器27具有高電阻，漏入的部分高頻信號將與從外部經第一控制信號輸入端45輸入的作為開關信號的DC電壓彼此疊加；然而，這部分高頻信號在其負值期間將被第一二極體31固定為二極體的內建電壓-Vbi。結果，由於其原理與參照圖1的實例所述者相似，當大信號輸入此開關半導體集成電路SC3時，關態的開關FET的開關電壓可升高，因而能在低驅動電壓下開關大信號。
在本發明的實施方式中已舉出SPDT(單刀雙擲)開關作為實例加以描述；然而，本發明也可同樣用於一般的開關半導體集成電路，其開關電路有開態的開關FET和關態的開關FET，例如DPDT(雙刀雙擲)開關。
如上所述，本發明通過提供一種配置，其中一部分輸入高頻信號被整流併疊加在通過高頻信號的開態開關FET柵極電壓上，產生不升高驅動電壓就可開關比常規情形更大功率高頻信號的效果。
此外，由於可開關比常規情形更大功率的高頻信號，本發明可有助於提供一種改善了高頻特性和畸變特性的開關半導體集成電路。
權利要求
1.一種開關半導體集成電路，具有開關FET來控制高頻信號的導通，由施加於開關FET柵極的開關信號使開關FET在開態和關態間切換，其中開關半導體集成電路包含使用反相器電路的邏輯控制部分，它根據外部供給的控制信號產生開關信號，且開關FET的柵極經柵極電阻器與反相器電路的輸出端相連，此輸出端又與耦合部分高頻信號的耦合電容器相連，從而使耦合的高頻信號被結型FET柵與漏間的等效二極體整流，併疊加在施加於開關FET柵極的DC電壓上。
2.權利要求1所述的開關半導體集成電路，其中，在反相器電路的輸出端與漏極間配有輔助電容器，以便根據輔助電容器與耦合電容器的電容比來調節疊加在DC電壓上的高頻信號整流電壓的大小。
3.一種開關半導體集成電路，具有開關FET來控制高頻信號的導通，由施加於開關FET柵極的開關信號使開關FET在通-斷操作間切換，其中在施加開關信號的信號端與開關FET的柵極間兩個電阻器串聯連接，在兩個電阻器的連接點處接有耦合部分高頻信號的耦合電容器，而一隻二極體接在連接點與地之間，使二極體的負極接電阻器的連接點，二極體的正極接地，從而使耦合的高頻信號被二極體整流，就疊加在施於開關FET柵極的DC電壓上。
全文摘要
一種開關半導體集成電路具有控制高頻信號通過的開關FET，使開關FET在通－斷操作間切換。開關半導體集成電路包含使用反相器電路的邏輯控制部分，它根據外部施加的控制信號來產生開關信號，反相器電路使用結型FET，開關FET的柵極經柵極電阻器連接至反相器電路的輸出端，此輸出端又與耦合部分高頻信號的耦合電容器相連。耦合的高頻信號被結型FET的柵與漏間的等效二極體整流而疊加在施於開關FET柵極的DC電壓上。
文檔編號H03K17/00GK1492585SQ03107420
公開日2004年4月28日 申請日期2003年3月20日 優先權日2002年10月21日
發明者登坂裕之 申請人:新日本無線株式會社