一種銣原子頻標數字鎖相倍頻器的製作方法

2023-07-22 12:43:26

專利名稱：一種銣原子頻標數字鎖相倍頻器的製作方法
技術領域：
本發明涉及到銣原子頻標，更具體地說是涉及一種銣原子頻標數字鎖相環(PLL)射頻倍頻器，可適用於製作小型化商用銣原子頻標。
背景技術：
原子頻標是利用原子的躍遷譜線鎖定壓控晶振而提供高穩時頻信號的設備，在通信、導航等領域有廣泛用途。銣原子頻標具有體積小、重量輕、功耗低的特點，是目前使用最廣泛的原子頻標，其發展趨勢是高性能和小型化。根據構成單元的功能，銣原子頻標可以簡單地分為微波腔和電路系統兩部分。電路系統一般由射頻倍頻器、頻率綜合器、調製器和同步檢波器組成。射頻倍頻器作用是把標準壓控晶振10MHz輸出頻率變換到90MHz，與綜合器產生的小數頻率信號同時輸入到量子系統的微波腔進行階躍倍頻和混頻而得到激勵銣原子躍遷的微波頻率信號(6834MHz)。因為在微波腔需要進行高達76次的高次階躍倍頻和下變頻的混頻，導致效率低下，故要求輸入微波腔的射頻信號功率比較大，這樣會增加射頻倍頻器製作難度。
傳統射頻倍頻器的技術手段是採用電晶體組成的差分對管將10MHz壓控晶振的輸出信號9次倍頻到90MHz，同時10MHz信號輸入到小數綜合器產生5.3125MHz小數頻率，90MHz與5.3125MHz兩個信號同時輸入到銣原子頻標內量子系統的微波腔進行階躍倍頻到6834MHz鍾躍遷頻率。這種方式的優點是電路採用分離器件製作，成本較低。但由於採用整數頻率與小數頻率在微波腔中混頻方式，微波腔內存在5.3125MHz間隔的旁頻。另外由於還需要專門製作一個綜合器來產生5.3125MHz的小數頻率信號，使電路的複雜程度增加。針對這種情況，國外出現了一種改進的電路方案，它採用對小數晶振信號直接倍頻得到6834MHz信號，可去掉綜合器。但精確的小數晶振的製作成本高，且調節頻標標準輸出頻率信號的準確度比較困難。

發明內容
本發明的目的在於提供一種銣原子頻標數字鎖相倍頻器，該倍頻器具有結構簡單、數位化程度高、參數優化簡單易行的特點。
為了實現上述目的，本發明採用的技術方案是外部10MHz壓控晶振的輸出端連接到數字鎖相環(PLL)的輸入端，數字鎖相環(PLL)的輸出端連接到微波放大器的輸入端，微波放大器的輸出端連接階躍匹配電路的輸入端，階躍匹配電路的輸出端為倍頻器的輸出端。數字鎖相環(PLL)由AD9956、環路低通濾波器、壓控振蕩器(VCO)、微波功分器、10MHz低通濾波器組成，AD9956集成了鑑相器和數字頻率綜合器(DDS)。鑑相器的輸出端通過環路低通濾波器連接到壓控振蕩器(VCO)的輸入端，壓控振蕩器(VCO)通過微波功分器分為兩路，一路連接微波放大器的輸入端，另一路連接數字頻率綜合器(DDS)的輸入端，數字頻率綜合器(DDS)輸出端連接10MHz低通濾波器，10MHz低通濾波器輸出端連接鑑相器的輸入端。
其中，鑑相器和數字頻率綜合器(DDS)集成在AD9956中，單片機與AD9956通過SPI通訊來設置數字頻率綜合器(DDS)的小數分頻比，可以對一個含有小數的輸入頻率信號進行小數分頻而得到一個整數頻率輸出信號；同時單片機還對數字頻率綜合器(DDS)的輸出信號進行FSK(頻移鍵控)調製來實現對壓控振蕩器(VCO)輸出信號進行調頻。這樣，10MHz壓控晶振的輸出信號通過由AD9956、環路低通濾波器、壓控振蕩器(VCO)、10MHz低通濾波器、功分器組成的數字鎖相環(PLL)直接倍頻到帶小數的976.3839MHz，該信號進行微波功率放大，再經階躍匹配電路進行阻抗匹配，最後輸入到銣原子頻標的微波腔內進行七次階躍倍頻到6834MHz微波信號去激勵銣原子躍遷。
本數字式PLL倍頻器系統與傳統銣原子頻標模擬倍頻器相比具有如下優點1、具有良好的動態性能。因為採用了鎖相環(PLL)倍頻，可通過設計適當的環路低通濾波器通帶，有效地抑制原子頻標系統因雜散引起的頻標標準輸出頻率跳動。
2、具有解析度很高的小數頻率輸出能力。本倍頻器系統把數字頻率綜合器(DDS)內插於數字鎖相環(PLL)，倍頻輸出信號的解析度由數字頻率綜合器(DDS)的頻率數據位寬決定，而48位的位寬使輸出頻率的解析度達微赫茲水平。
3、硬體電路精簡。因為本倍頻器中採用了集成的解析度很高的數字頻率綜合器(DDS)，故省掉了傳統門電路構成的小數綜合器；利用單片機對數字頻率綜合器(DDS)進行FSK來實現對數字鎖相環輸出的976.3839MHz微波調頻，可省掉傳統的專用調頻電路和調製頻率產生電路。
4、參數軟體設置，調試簡單易行。本倍頻器通過單片機內軟體設定輸入到微波腔的6834MHz微波調頻信號的調製信號大小和調製深度大小；還通過軟體給數字頻率綜合器(DDS)設置不同的小數分頻比來調節銣原子頻標標準輸出頻率的準確度。
5、輸入到銣原子頻標微波腔的信號純度高。因為本倍頻器把壓控晶振輸出的10MHz信號倍頻到帶小數頻率的976.3839MHz信號，則該信號可直接進行七次階躍倍頻到6834MHz而無需傳統的混頻，故輸入到銣原子頻標微波腔的信號只有976.3839MHz單一頻率。
6、倍頻效率高。本倍頻器把壓控晶振輸出的10MHz信號直接倍頻到帶小數頻率的976.3839MHz微波頻段信號，該信號輸入到微波腔後只需進行七次階躍倍頻則可得到激勵銣原子躍遷的6834MHz微波信號，故倍頻次數低、倍頻效率高。
7、便於銣原子頻標小型化。本倍頻器系統還具有集成度高、體積小、數位化程度高、易於調試等特點，故易於生產小型化銣原子頻標。


圖1為一種銣原子頻標數字鎖相環(PLL)射頻倍頻器方框2為一種銣原子頻標數字鎖相環(PLL)射頻倍頻器軟體流程圖具體實施方式
下面結合附圖對本發明作進一步說明如圖1可知，壓控晶振的10MHz信號連接到AD9956內集成的鑑相器1的一個輸入端，且該10MHz信號作為PLL的輸入參考頻率信號，與10MHz低通濾波器6輸出的10MHz信號在AD9956內的鑑相器1上比相，鑑相器1的另一個輸入端連經過一個10MHz低通濾波器6連接數字頻率綜合器5(DDS)的輸出端，鑑相器1的輸出端連接到環路低通濾波器2的輸入端，環路低通濾波器2的輸出端連接到壓控振蕩器3(VCO)的壓控輸入端，環路低通濾波器2採用三階無源超前-滯後濾波器對鑑相器1的輸出信號進行濾波，得到壓控振蕩器3(VCO)的壓控信號，壓控振蕩器3(VCO)的輸出端連接到微波功分器4的輸入端，壓控振蕩器3(VCO)輸出的976.3839MHz微波信號通過微波功分器4分為兩路信號，一路反饋給數字頻率綜合器5(DDS)進行小數分頻得到10MHz信號，另一路經微波放大器8放大並經過階躍匹配電路9進行匹配後，即得到本倍頻器的輸出信號。
10MHz信號作為本倍頻器的輸入信號源連接到鑑相器1的參考輸入端，鑑相器1的兩個輸入端均為差分輸入形式，鑑相器1和數字頻率綜合器5(DDS)集成在晶片AD9956中，通過對數字頻率綜合器5(DDS)的FSK(頻移鍵控)調製來說實現對壓控振蕩器3(VCO)輸出的調頻，數字頻率綜合器5(DDS)輸出端為差分輸出形式；數字頻率綜合器5(DDS)的輸出信號中的噪聲主要是10MHz鑑相信號的倍頻鏡像頻率和雜散，七階橢圓濾波器可以有效地把這些噪聲和雜散去除，故10MHz低通濾波器6採用兩路七階橢圓濾波器分別對數字頻率綜合器5(DDS)輸出的10MHz信號進行濾波，10MHz低通濾波器6的輸出連接到鑑相器1的反饋輸入端。
AD9956內部鑑相器1的輸出級集成了電荷泵，輸出信號為反映鑑相器1的兩路10MHz輸入信號相位差的脈衝電流信號，有較強的負載驅動能力，故環路低通濾波器2採用無源三階超前滯後濾波器濾掉鑑相器1輸出信號中的高頻成分，剩餘的慢速信號輸入到壓控振蕩器3(VCO)的電壓調諧端，去調製壓控振蕩器3(VCO)的輸出頻率。壓控振蕩器3(VCO)採用ZCOMM公司的CLV980E，其本振頻率在976.3839MHzHz附近，且擁有較低的相位噪聲，可滿足本系統的設計需要。壓控振蕩器3(VCO)輸出連接的微波功分器4，微波功分器4採用MINI公司的SCN-2-11，它為一路輸入二路輸出形式，輸入輸出阻抗均為50歐姆。微波功分器4的一路輸出作為數字鎖相環11(PLL)的反饋信號輸入到數字頻率綜合器5(DDS)的輸入端，即作為數字頻率綜合器5(DDS)的時鐘信號；微波功分器4的另一路輸出作為PLL的輸出端連接到微波放大器8進行放大。微波放大器8採用MINI公司的ERA-5SM，它具有最大為20dB的增益，且可通過調節其偏置電壓來調節其增益，實際使用時可用以此方法調節本倍頻器最終輸出信號的幅度大小。階躍匹配電路對放大後的微波信號進行阻抗匹配，其的輸出端作為本倍頻器的最終輸出端連接到銣原子頻標微波腔。
本倍頻器的直接小數倍頻和調頻採用微控制器對AD9956進行軟體控制來實現。微控制器採用單片機7，它為TI公司的16位超低功耗單片機MSP430F169，負責對AD9956進行相關設置和輸出用於FSK調製的鍵控信號。AD9956由ADI公司生產，單片機與AD9956進行SPI通訊，即單片機7的SPI0口連接到AD9956的SPI口，單片機7則可對設置AD9956內部寄存器的值來設定數字頻率綜合器5(DDS)的小數分頻比。本倍頻器中，給數字頻率綜合器5(DDS)的時鐘信號是來自壓控振蕩器3(VCO)的反饋信號，它是帶有小數頻率的976.3839MHz微波信號。該信號通過給數字頻率綜合器5(DDS)設置小數分頻得到10MHz頻率信號，小數分頻比為97.63839，即該分頻比換算成AD9956所要求格式的數字值並可通過單片機7的SPI0發送到AD9956內對應的寄存器。同時單片機7還對數字頻率綜合器5(DDS)的輸出信號進行FSK(頻移鍵控)調製來實現對壓控振蕩器3(VCO)輸出的976.3839MHz信號進行調頻。實現的方法是，單片機7在AD9956內部的兩個寄存器分別設定兩個相近的小數分頻比來得到10MHz附近的兩個頻率值，單片機7同時輸出PWM方波信號，該信號連接到AD9956的PS0口則可使數字頻率綜合器5(DDS)的輸出頻率在上述設定的兩個頻率點交替切換輸出，這樣數字頻率綜合器5(DDS)輸出的10MHz就被單片機7輸出的PWM信號調製。數字頻率綜合器5(DDS)輸出的10MHz調頻信號經10MHz低通濾波器濾波6後與10MHz信號輸出信號在鑑相器1進行鑑相，鑑相器1輸出的信號經過環路低通濾波器2進行濾波，濾除信號中的高頻成分，得到的輸出電壓對壓控振蕩器3(VCO)直接調頻。通過上述方法，壓控晶振的10MHz輸出信號通過由AD9956、環路低通濾波器2、壓控振蕩器3(VCO)、10MHz低通濾波器6、微波功分器4組成的數字鎖相環11(PLL)直接倍頻到帶小數的976.3839MHz信號，並進行了直接調頻。該信號進行微波功率放大後輸入銣原子頻標的微波腔進行七次階躍倍頻，得到去激勵銣原子躍遷的6834MHz微波信號。
為實現上述功能，需要在單片機MSP430F169中完成如附圖2所示的程序，具體為(1)主程序開始；(2)設置系統時鐘；(3)配置SPI0和PWM；(4)發送小數分頻係數；(5)主程序結束。
其中，單片機系統時鐘採用銣原子頻標標準10MHz輸出頻率的2分頻信號，可保證控制的高精度，PWM信號採用單片機的硬體PWM產生，PWM輸出信號連接到AD9956的頻率值選擇輸入端PS0，PS0引腳上電平則隨PWM信號「高-低」跳變，DDS的輸出頻率就跟隨著在兩個頻率直接跳變，即可實現對DDS的FSK鍵控頻移調製。本單片機7中所採用的程序，普通技術人員根據附圖2和AD9956產品數據表不付出任何創造性勞動均能設計程序。
採用該發明的數字鎖相環(PLL)倍頻器系統製作的銣原子頻標，經過簡單調試後即可實現閉環鎖定。初步測試其標準輸出頻率指標，短穩達到3E-11/s，達到一般商品銣原子頻標水平。
權利要求
1.一種銣原子頻標數字鎖相倍頻器，它包括數字鎖相環(11)、微波放大器(8)、階躍匹配電路(9)、單片機(7)，其特徵在於外部10MHz壓控晶振輸出信號連接到數字鎖相環(11)的輸入端，數字鎖相環(11)的輸出端連接微波放大器(8)的輸入端，微波放大器(8)的輸出端連接階躍匹配電路(9)的輸入端，階躍匹配電路(9)的輸出端為倍頻器的輸出端。
2.根據權利要求1所述的一種銣原子頻標數字鎖相倍頻器，其特徵在於所述的數字鎖相環(11)由AD9956(10)、環路低通濾波器(2)、壓控振蕩器(3)、微波功分器(4)、10M低通濾波器(6)組成，AD9956(10)集成了鑑相器(1)和數字頻率綜合器(5)，鑑相器(1)的輸出端通過環路低通濾波器(2)連接壓控振蕩器(3)的輸入端，壓控振蕩器(3)連接微波功分器(4)的輸入端，微波功分器(4)有兩路輸出，一路連接微波放大器(8)的輸入端，另一路連接AD9956(10)內集成的數字頻率綜合器(5)的輸入端，數字頻率綜合器(5)輸出端連接10MHz低通濾波器(6)，10MHz低通濾波器(6)輸出端連接鑑相器(1)的輸入端。
全文摘要
本發明公開了一種銣原子頻標數字鎖相倍頻器。數字鎖相環的輸入端作為本倍頻器的輸入端連接銣原子頻標10MHz壓控晶振的輸出端、數字鎖相環的輸出端連接到微波放大器的輸入端、微波放大器的輸出端連接階躍匹配電路的輸出端、階躍匹配電路的輸出端作為本倍頻器的輸出端連接銣原子頻標微波腔的輸入端。AD9956集成了鑑相器和數字頻率綜合器。本發明中，採用數字綜合器作為小數分頻器內插於數字鎖相環，通過單片機對數字綜合器進行小數分頻比設置和調製，使倍頻器能夠直接小數倍頻和調頻。結構簡單、集成度高、信號頻譜純度高、相位噪聲低、雜散小、數位化程度高、易於調試，可用於製作小型化銣原子頻標。
文檔編號H03L7/085GK101039117SQ20071005156
公開日2007年9月19日 申請日期2007年2月16日 優先權日2007年2月16日
發明者曹遠洪, 康松柏, 張賢誼, 鍾達, 梅剛華 申請人:中國科學院武漢物理與數學研究所