一種有限脈衝響應fir濾波器的製作方法

2023-07-13 07:54:16

專利名稱：一種有限脈衝響應fir濾波器的製作方法
技術領域：
本發明涉及通信領域，尤其涉及一種FIR(Finite impulse response，有限脈衝響應)濾波器。
背景技術：
在通信系統中，用數位技術設計濾波器的方法越來越受到廣泛的應用。這種通過數位技術設計的濾波器也稱為數字濾波器。數字濾波器是為了完成信號濾波處理功能，用有限精度算法實現的離散時間線性非時變系統，其輸入是一組數字量，其輸出是經過變換的另一組數字量。數字濾波器具有穩定性高、精度高、靈活性大等突出優點。
一個數字濾波器的系統函數方程可以表示為H(z)=k=0mbkz-k1-k=1nakz-k=Y(z)X(z)]]>直接由H(Z)得出表示輸入輸出關係的常係數線性差分方程為y(n)=k=1naky(n-k)+k=0mbkx(n-k)]]>由上述方程可以看出，數字濾波器是將輸入序列經過一定的運算變換成輸出序列。大多數普通的數字濾波器是線性非時變的濾波器。對具有因果關係的FIR數字濾波器，其系統函數僅有零點(除z＝0的極點外)，並且因為係數ak全為零，所以上式的差分方程就簡化為y(n)=k=0mbkx(n-k)]]>
上式可以認為是x(n)與單位脈衝響應h(n)的直接卷積。
數字濾波器包括FIR濾波器和IIR(Infinite impulse response，無限脈衝響應)濾波器。所述FIR濾波器在保證滿足濾波器幅頻響應要求的同時還可獲得嚴格的線性相位特性，從而較IIR濾波器更具有穩定性。對非線性相位要求的FIR濾波器一般可以用IIR濾波器來代替。
現有技術中一般採用寄存器實現輸入數據的存取，其包括數據輸入單元、寄存器數據讀寫單元、濾波器係數選擇單元和濾波功能實現單元。所述數據輸入單元根據固定的階數輸入相關的數據，寄存器數據讀寫單元寫入該數據，並在適宜的時候讀取該數據給濾波器係數選擇單元，所述濾波器係數選擇單元根據輸入的數據選擇相應的濾波係數，並傳送給濾波功能實現單元；所述濾波功能實現單元根據所述濾波係數以及輸入數據做點乘而後累加處理，從而實現濾波功能。
由現有技術可以看出，其採用寄存器形式實現固定階數的濾波的技術方案存在如下缺陷1、階數固定，不適用於階數可變的情況，適應範圍較小，不具有通用性。
2、採用寄存器實現方式實現可變階數濾波器功能時，由於寄存器的存取數據的速度較慢，必須設置更多的寄存器才能滿足存取數據速度的要求，從而需要複雜的外部信號處理電路，佔用資源很大且實現複雜。

發明內容
本發明的目的是提供一種FIR濾波器，本發明採用RAM(讀寫存取器)實現可變階數濾波器功能時不需要複雜的外部信號處理電路，結構簡單，佔用資源較少。
本發明的目的是通過以下技術方案實現的
本發明提供一種FIR濾波器，包括數據輸入單元、RAM數據讀寫單元、濾波器係數選擇單元和濾波功能實現單元；所述數據輸入單元用於輸入與系統設置的可變階數對應的濾波器輸入數據值；所述RAM數據讀寫單元用於將所述的濾波器輸入數據值寫入其內部的RAM中，以及產生起始讀地址，並根據所產生的起始讀地址從所述RAM中讀取所述數據值給濾波功能實現單元；所述濾波器係數選擇單元用於根據所述起始讀地址以及系統設置的可變階數選擇並傳送相應的濾波係數給所述濾波功能實現單元；所述濾波功能實現單元用於根據輸入的數據值以及濾波係數進行濾波。
其中，所述RAM數據讀寫單元包括FIR濾波器控制信號產生電路、RAM模塊邏輯電路以及至少一個RAM或至少一對RAM；所述FIR濾波器控制信號產生電路，用於產生啟動讀開始rd_start信號的控制信號和產生控制計數器最高位cnt[3]的控制信號；所述RAM模塊邏輯電路，用於控制將輸入到濾波器的輸入數據值寫入到RAM中，並產生從每個RAM中讀取濾波器輸入數據值的起始讀地址，並將所述起始讀地址信息傳送給所述濾波係數選擇單元，以及根據產生的起始讀地址從每個RAM中讀取出對應的數據值，並將其傳送給所述濾波功能實現單元。
其中，所述RAM模塊邏輯電路包括RAM寫地址產生模塊，用於通過同步信號的控制產生將濾波器輸入數據值寫入到RAM中的寫地址。
其中，所述RAM模塊邏輯電路還包括對應每個RAM的RAM讀地址產生模塊，用於根據RAM寫地址產生模塊產生的寫地址產生讀取濾波器輸入數據值時的起始讀地址。
其中，當至少為一對RAM時，對應每一對RAM中的其中一個RAM的RAM讀地址產生模塊包括第一選擇器和第一計數器；所述第一選擇器被所述cnt[3]信號控制選擇出需要移動的偏移地址，並用當前的寫地址減去所述偏移地址得到讀取數據值時起始讀地址，然後通過rd_start信號使能所述第一計數器計數，並產生讀地址；對應每一對RAM中的另一個RAM的RAM讀地址產生模塊包括第二選擇器和第二計數器；所述第二選擇器被所述cnt[3]信號控制選擇出需要移動的偏移地址，並用當前的寫地址加上所述偏移地址得到讀取數據值時起始讀地址，然後通過rd_start信號使能所述第二計數器計數，並產生讀地址。
其中，當至少為一個RAM時，對應每一個RAM的RAM讀地址產生模塊包括第三選擇器和第三計數器；所述第三選擇器被所述cnt[3]信號控制選擇出需要移動的偏移地址，並用當前的寫地址減去或加上所述偏移地址得到讀取數據值時起始讀地址，然後通過rd_start信號使能所述第三計數器計數，並產生讀地址。
其中，所述RAM模塊邏輯電路還包括對應每一RAM的模處理部件，用於根據通過RAM讀地址產生模塊中的選擇器根據RAM寫地址產生模塊輸出的計數值選擇出的數值，並通過所述數值對所述RAM讀地址產生模塊中的計數器的計數值進行模處理。
其中，所述濾波係數選擇單元為至少一個，並且每個濾波係數選擇單元對應一個RAM。
其中，所述濾波係數選擇單元包括第四計數器、第四選擇器、第五選擇器、第六選擇器、係數選擇產生部件；所述第四計數器由所述讀開始rd_start信號控制開始計數；
所述第四選擇器用於將第四計數器產生的計數值傳送給所述係數選擇產生部件；所述第五選擇器用於選擇表示濾波係數為奇數或偶數的標識參數，並將其傳送給所述係數選擇產生部件；所述第六選擇器用於選擇濾波係數中的偏移量中的參數，並將其傳送給所述係數選擇產生部件；所述係數選擇產生部件根據所述第四選擇器輸出的計數值、所述第五選擇器輸出的標識參數和第六選擇器輸出的參數計算出濾波係數，然後將其傳送給所述濾波功能實現單元。
其中，所述濾波功能實現單元包括乘法器和加法器；所述乘法器將輸入的數據值以及濾波係數進行點乘，並將結果輸入到加法器進行累加處理，得到處理後的濾波結果。
其中，所述濾波功能實現單元還包括飽和截位部件，用於對所述加法器處理後的濾波結果進行截位處理。
由上述本發明提供的技術方案可以看出，本發明中通過RAM數據讀寫單元將濾波器輸入數據值寫入RAM中，以及產生起始讀地址，並根據所述起始讀地址從RAM中讀取數據值給濾波功能實現單元；所述濾波器係數選擇單元根據所述起始讀地址以及系統設置的可變階數選擇濾波係數並傳送給濾波功能實現單元；所述濾波功能實現單元根據輸入的數據值和濾波係數進行濾波處理。由於本發明採用RAM對數據進行處理時，存儲和讀取數據均比較快，從而在可變階數濾波器功能時，不需要設置很多的RAM就能夠在規定的時間內獲取要讀取的數據，從而能夠保證濾波器按要求輸出計算結果，減少了FIR插值的運算時間，因此本發明不需要複雜的外部信號處理電路，從而使本發明的FIR濾波器的結構相對於寄存器實現方式簡單，佔用資源較少。另外，本發明根據相應的濾波器階數產生相應的讀寫控制信號，從而能夠實現可變階數的濾波，使FIR濾波器的應用範圍更加廣泛，通用性較強，例如可以作為通用的FIR濾波器應用於不同的場合，而且本發明能夠成功應用在中頻處理晶片中。


圖1為本發明中可變階數FIR濾波器的結構圖；圖2為本發明提供的實施例中FIR濾波器的控制信號產生電路圖；圖3為本發明提供的實施例中FIR濾波器的RAM模塊邏輯電路和RAM結構圖；圖4為本發明提供的實施例中FIR濾波器的RAM0讀地址產生模塊的工作原理圖；圖5為本發明提供的實施例中FIR濾波器的RAM1讀地址產生模塊的工作原理圖；圖6為本發明提供的實施例中FIR濾波器的濾波器係數選擇單元的工作原理圖；圖7為本發明提供的實施例中FIR濾波器的功能實現模塊的結構圖。
具體實施例方式
針對本發明所述一種FIR濾波器，本發明提供了第一實施例，其結構如圖1所示，包括數據輸入單元、RAM數據讀寫單元、濾波器係數選擇單元和濾波功能實現單元。
所述數據輸入單元，用於根據配置的可變階數輸入輸出數據計算需要的濾波器輸入數據值，並將所述濾波器輸入數據值傳送給RAM數據讀寫單元。所述RAM數據讀寫單元將數據輸入單元輸入的濾波器輸入數據值寫入RAM中，並產生起始讀地址，然後傳送給所述濾波器係數選擇單元，並將起始讀地址對應的濾波器輸入數據值讀出，然後傳送給濾波功能實現單元。所述濾波器係數選擇單元根據所述起始讀地址選擇對應的濾波器係數，並將其傳送給所述濾波功能實現單元。所述濾波功能實現單元對接收到的數據值和濾波器係數進行相乘累加處理，並輸出處理後的數據。
假設FIR濾波器需要實現下行插值濾波，插值率為2。它的濾波階數可配置，範圍為19～25，步長為1。它的係數可配置。它輸入的濾波器輸入數據值的特性為14bit。經過濾波後輸出數據為18bit。插值率為2，表示輸出數據速率是輸入速率得兩倍，因此設計時主時鐘的速率要求至少為輸出速率得8倍。而且所述FIR濾波器還要實現只要一個輸入數據到來，則需輸出兩個新數據的功能。如果輸出兩個數據要用16cycle，則一個數據的處理時間為8個cycle。
下面基於上述假設詳細描述數據輸入單元、RAM數據讀寫單元、濾波器係數選擇單元和濾波功能實現單元的實現一、數據輸入單元根據配置的可變階數輸入輸出數據計算需要的濾波器輸入數據值，並將所述濾波器輸入數據值傳送給RAM數據讀寫單元。
可實現2倍插值以及19～25可變階數濾波的FIR濾波器中的數據輸入單元根據配置的可變階數輸入輸出數據計算需要的濾波器輸入數據值，其輸入的濾波器輸入數據值與可變階數的對應關係如表1所示
h12 h11 h10 h9 h8h7 h6 h5 h4 h3 h2 h1 h0 h1 h2 h3 h4 h5 h6 h7 h8 h9 h10 h11 h1225階 a12 0a11 0a10 0a9 0 a8 0 a7 0 a6 0 a5 0a4 0a3 0 a2 0 a1 0a00a12 0a11 0 a10 0 a9 0 a8 0 a7 0 a6 0 a5 0a4 0a3 0 a2 0a1 024階 h11 h10 h9 h8 h7h6 h5 h4 h3 h2 h1 h0 h0 h1 h2 h3 h4 h5 h6 h7 h8 h9 h10 h11a11 0a10 0a90a8 0 a7 0 a6 0 a5 0 a4 0a3 0a2 0 a1 0 a0 00a11 0a10 0 a9 0 a8 0 a7 0 a6 0 a5 0 a4 0a3 0a2 0 a1 0a023階 h11 h10 h9 h8 h7h6 h5 h4 h3 h2 h1 h0 h1 h2 h3 h4 h5 h6 h7 h8 h9 h10 h11a11 0a10 0a90a8 0 a7 0 a6 0 a5 0 a4 0a3 0a2 0 a1 0 a00a11 0a10 0 a9 0 a8 0 a7 0 a6 0 a5 0 a4 0a3 0a2 0 a1 022階 h10 h9 h8 h7 h6h5 h4 h3 h2 h1 h0 h0 h1 h2 h3 h4 h5 h6 h7 h8 h9 h10a10 0a9 0a80a7 0 a6 0 a5 0 a4 0 a3 0a2 0a1 0 a0 00a10 0a9 0 a8 0 a7 0 a6 0 a5 0 a4 0 a3 0a2 0a1 0 a021階 h10 h9 h8 h7 h6h5 h4 h3 h2 h1 h0 h1 h2 h3 h4 h5 h6 h7 h8 h9 h10a10 0a9 0a80a7 0 a6 0 a5 0 a4 0 a3 0a2 0a1 0 a00a10 0a9 0 a8 0 a7 0 a6 0 a5 0 a4 0 a3 0a2 0a1 020階 h9 h8 h7 h6 h5h4 h3 h2 h1 h0 h0 h1 h2 h3 h4 h5 h6 h7 h8 h9a9 0a8 0a70a6 0 a5 0 a4 0 a3 0 a2 0a1 0a0 00a9 0a8 0 a7 0 a6 0 a5 0 a4 0 a3 0 a2 0a1 0a019階 h9 h8 h7 h6 h5h4 h3 h2 h1 h0 h1 h2 h3 h4 h5 h6 h7 h8 h9a9 0a8 0a70a6 0 a5 0 a4 0 a3 0 a2 0a1 0a00a9 0a8 0 a7 0 a6 0 a5 0 a4 0 a3 0 a2 0a1 0表1表1中對應每一階數的第二行為輸入的第一次輸出數據計算需要的濾波器輸入數據值，第三行為輸入的第二次輸出數據計算需要的濾波器輸入數據值。
二、RAM數據讀寫單元RAM數據讀寫單元包括FIR濾波器控制信號產生電路和RAM模塊邏輯電路和一對RAM。
1、FIR濾波器控制信號產生電路主要用於產生FIR濾波器的控制信號。其邏輯結構如圖2所示，其通過pow_ch_sync的同步清零操作，產生16位計數器cnt來計算16個相位，計數的有效信號為cnt_valid，它控制整個計數在pow_ch_sync的作用下有效，一般情況下其都為高電平，當pow_ch_sync的上升沿來到時，在下一個時鐘cnt_valid變成高電平。只有當計數到達最大值且pow_ch_sync不來脈衝時，它會自動變成低電平，達到不計數的目的。通過計數器cnt的計數值產生cnt[3]和rd_start兩個控制信號，分別控制所有的MUX電路和連接用於啟動讀開始使用的信號。
當相位達到4』b0000或4』b1000時，啟動讀RAM。讀RAM的使能是由計數器計數，當達到要求的位置後，就停止讀RAM。由於在前後半拍送出的數據導致讀RAM的數據個數不同，可控制MUX選擇前後半拍計數器應該計數的終值。這個計數器的計數有效用來使能讀地址和係數選擇的產生。
2、RAM模塊邏輯電路RAM模塊邏輯電路主要控制將輸入到RAM中的濾波器輸入數據值同時寫入到兩個RAM中，並控制從RAM中讀取濾波器輸入數據值的起始讀地址。如圖3所示，RAM模塊邏輯電路包括RAM0讀地址產生模塊、寫地址產生模塊、RAM1讀地址產生模塊，RAM0讀地址產生模塊和RAM1讀地址產生模塊分別與RAM0、RAM1相連接。其工作原理如下RAM模塊邏輯電路通過同步信號pow_ch_sync控制寫地址產生模塊(在這裡通過寫地址計數器實現)產生寫地址，然後根據所述寫地址控制輸入的濾波器輸入數據值同時寫入到兩個RAM中，其中寫的內容都是一樣，共用一套寫地址、寫數據和寫使能。當一個數據到來以後，同時寫入到兩塊RAM的相同地址。
當控制從RAM0中讀取濾波器輸入數據值時，通過RAM0讀地址產生模塊完成讀地址的選擇產生。所述RAM0讀地址產生模塊如圖4所示，包括第一計數器(這裡為13遞增計數器)、模處理模塊(這裡為模13處理模塊)和第一選擇器(這裡為rd0_mux選擇器)，其工作原理描述如下通過rd0_mux選擇器選擇出需要移動的偏移地址，用當前的寫地址ram_wr_addr減去偏移地址就得到RAM0讀取的起始地址，其中為了保證其計數為正數，需要進行模13的處理，具體為通過rd0_mux選擇器選擇上述寫地址計數器產生的寫地址，並將其輸入到模13處理模塊進行模13處理，並將處理後的數值輸入到13遞增計數器。在rd_start啟動信號的作用下，並在計數使能有效情況下，讀地址rd0_addr_cnt開始自動計數，產生RAM0讀地址。讀使能表示計數使能有效信號。
RAM1讀地址產生模塊的工作原理如圖5所示，其與RAM1讀地址產生模塊的區別之處只是RAM0讀地址產生模塊中用於產生讀地址使用的計數器是遞增計數器，而RAM1讀地址產生模塊中用於產生讀地址使用的計數器是遞減計數器，其工作原理與RAM0讀地址產生模塊的工作原理類似，這裡不再詳細描述。
通過兩個RAM中設置的不同計數器，兩個RAM讀取數據的方式不同。兩塊RAM的讀地址在要寫地址的中間位置，分別從兩個方向讀出不同的數據。寫地址加上一定的數值就是它的中間位置。這個數值是讀地址產生的起始地址，如表2所示
表一 對相機拍攝原始圖像和篡改圖像的檢測統計結果

RAM1的濾波器係數選擇單元的邏輯結構與RAM0的濾波器係數選擇單元的邏輯結構類似，這裡不再詳細描述。
四、濾波功能實現單元濾波功能實現單元主要是完成RAM數據與濾波器係數相乘累加、飽和截位等過程，最終輸出信號為一個過濾後的數據信號fir_o和另一個過濾後的同步信號fir_sync兩個信號。其結構如圖7所示，包括兩個乘法器，即圖7中的rd0 mult乘法器1和rd1 mult乘法器2，一個加法器，即圖中的rd mult add累加器3以及飽和截位部件4。
本單元輸入數據的頻率為6.5MHz。和主時鐘比較，則要在16個主時鐘裡完成兩個數據的輸出，因此一個數據的計算需要在8個主時鐘裡完成。而一次計算，最多有12次乘法，於是在本模塊中採用兩個乘法器，即圖7中的rd0 mult乘法器1和rd1 mult乘法器2來並行計算一次輸入的數據，然後將結果送入累加器3進行累加處理。當結果計算出來後，經飽和截位部件4進行四捨五入、飽和截位得到需要的濾波結果輸出。
經過上述濾波器中各個單元的處理完成了階數可變、2X插值濾波器的功能。
如果實現階數可變、1X插值濾波器的功能時，僅僅在濾波器中設置一個RAM，以及對應該RAM的一套控制電路即可，本領域的技術人員能夠根據本發明輕而易舉的實現，因此這裡不再詳細描述。
由上述本發明的具體實施方式
可以看出，本發明由於本發明採用RAM對數據進行處理時，存儲和讀取數據均比較快，從而在可變階數濾波器功能時，不需要設置很多的RAM就能夠在規定的時間內獲取要讀取的數據，從而能夠保證濾波器按要求輸出計算結果，減少了FIR插值的運算時間，因此本發明不需要複雜的外部信號處理電路，從而使本發明的FIR濾波器的結構相對於寄存器實現方式簡單，佔用資源較少。另外，本發明根據相應的濾波器階數產生相應的讀寫控制信號，從而能夠實現可變階數的濾波，使FIR濾波器的應用範圍更加廣泛，通用性較強，例如可以作為通用的FIR濾波器應用於不同的場合，而且本發明能夠成功應用在中頻處理晶片中。
以上所述，僅為本發明較佳的具體實施方式
，但本發明的保護範圍並不局限於此，任何熟悉本技術領域的技術人員在本發明揭露的技術範圍內，可輕易想到的變化或替換，都應涵蓋在本發明的保護範圍之內。因此，本發明的保護範圍應該以權利要求的保護範圍為準。
權利要求
1.一種有限脈衝響應FIR濾波器，包括濾波功能實現單元，用於根據輸入的數據值以及濾波係數進行濾波，其特徵在於，還包括數據輸入單元、RAM數據讀寫單元和濾波器係數選擇單元；所述數據輸入單元用於輸入與系統設置的可變階數對應的濾波器輸入數據值；所述RAM數據讀寫單元用於將所述的濾波器輸入數據值寫入其內部的RAM中，以及產生起始讀地址，並根據所產生的起始讀地址從所述RAM中讀取所述數據值給濾波功能實現單元；所述濾波器係數選擇單元用於根據所述起始讀地址以及系統設置的可變階數選擇並傳送相應的濾波係數給所述濾波功能實現單元。
2.根據權利要求1所述的FIR濾波器，其特徵在於，所述RAM數據讀寫單元包括FIR濾波器控制信號產生電路、RAM模塊邏輯電路以及至少一個RAM或至少一對RAM；所述FIR濾波器控制信號產生電路，用於產生啟動讀開始rd_start信號的控制信號和產生控制計數器最高位cnt[3]的控制信號；所述RAM模塊邏輯電路，用於控制將輸入到濾波器的輸入數據值寫入到RAM中，並產生從每個RAM中讀取濾波器輸入數據值的起始讀地址，並將所述起始讀地址信息傳送給所述濾波係數選擇單元，以及根據產生的起始讀地址從每個RAM中讀取出對應的數據值，並將其傳送給所述濾波功能實現單元。
3.根據權利要求2所述的FIR濾波器，其特徵在於，所述RAM模塊邏輯電路包括RAM寫地址產生模塊，用於通過同步信號的控制產生將濾波器輸入數據值寫入到RAM中的寫地址。
4.根據權利要求3所述的FIR濾波器，其特徵在於，所述RAM模塊邏輯電路還包括對應每個RAM的RAM讀地址產生模塊，用於根據RAM寫地址產生模塊產生的寫地址產生讀取濾波器輸入數據值時的起始讀地址。
5.根據權利要求4所述的FIR濾波器，其特徵在於當至少為一對RAM時，對應每一對RAM中的其中一個RAM的RAM讀地址產生模塊包括第一選擇器和第一計數器；所述第一選擇器被所述cnt[3]信號控制選擇出需要移動的偏移地址，並用當前的寫地址減去所述偏移地址得到讀取數據值時起始讀地址，然後通過rd_start信號使能所述第一計數器計數，並產生讀地址；對應每一對RAM中的另一個RAM的RAM讀地址產生模塊包括第二選擇器和第二計數器；所述第二選擇器被所述cnt[3]信號控制選擇出需要移動的偏移地址，並用當前的寫地址加上所述偏移地址得到讀取數據值時起始讀地址，然後通過rd_start信號使能所述第二計數器計數，並產生讀地址。
6.根據權利要求4所述的FIR濾波器，其特徵在於，當至少為一個RAM時，對應每一個RAM的RAM讀地址產生模塊包括第三選擇器和第三計數器；所述第三選擇器被所述cnt[3]信號控制選擇出需要移動的偏移地址，並用當前的寫地址減去或加上所述偏移地址得到讀取數據值時起始讀地址，然後通過rd_start信號使能所述第三計數器計數，並產生讀地址。
7.根據權利要求5或6所述的FIR濾波器，其特徵在於，所述RAM模塊邏輯電路還包括對應每一RAM的模處理部件，用於根據通過RAM讀地址產生模塊中的選擇器根據RAM寫地址產生模塊輸出的計數值選擇出的數值，並通過所述數值對所述RAM讀地址產生模塊中的計數器的計數值進行模處理。
8.根據權利要求2所述的FIR濾波器，其特徵在於所述濾波係數選擇單元為至少一個，並且每個濾波係數選擇單元對應一個RAM。
9.根據權利要求8所述的FIR濾波器，其特徵在於，所述濾波係數選擇單元包括第四計數器、第四選擇器、第五選擇器、第六選擇器、係數選擇產生部件；所述第四計數器由所述讀開始rd_start信號控制開始計數；所述第四選擇器用於將第四計數器產生的計數值傳送給所述係數選擇產生部件；所述第五選擇器用於選擇表示濾波係數為奇數或偶數的標識參數，並將其傳送給所述係數選擇產生部件；所述第六選擇器用於選擇濾波係數中的偏移量中的參數，並將其傳送給所述係數選擇產生部件；所述係數選擇產生部件根據所述第四選擇器輸出的計數值、所述第五選擇器輸出的標識參數和第六選擇器輸出的參數計算出濾波係數，然後將其傳送給所述濾波功能實現單元。
10.根據權利要求1所述的FIR濾波器，其特徵在於，所述濾波功能實現單元包括乘法器和加法器；所述乘法器將輸入的數據值以及濾波係數進行點乘，並將結果輸入到加法器進行累加處理，得到處理後的濾波結果。
11.根據權利要求10所述的FIR濾波器，其特徵在於，所述濾波功能實現單元還包括飽和截位部件，用於對所述加法器處理後的濾波結果進行截位處理。
全文摘要
本發明涉及一種FIR濾波器，包括濾波功能實現單元、數據輸入單元、RAM數據讀寫單元和濾波器係數選擇單元；所述數據輸入單元用於輸入與系統設置的可變階數對應的濾波器輸入數據值；所述RAM數據讀寫單元用於將濾波器輸入數據值寫入其內部的RAM中，以及產生起始讀地址，並根據所述起始讀地址從所述RAM中讀取數據值給濾波功能實現單元；所述濾波器係數選擇單元用於根據所述起始讀地址以及系統設置的可變階數選擇濾波係數；所述濾波功能實現單元根據輸入的數據值和濾波係數進行濾波處理。通過本發明採用RAM對數據進行處理，能夠實現可變階數的濾波，使FIR濾波器的應用範圍更加廣泛，通用性較強；而且本發明的FIR濾波器結構簡單，佔用資源較少。
文檔編號H03H17/06GK1862961SQ20061006498
公開日2006年11月15日 申請日期2006年3月20日 優先權日2006年3月20日
發明者餘劍, 李新兵, 馬敬興, 孫全 申請人:華為技術有限公司