用於頻率轉換的三態削波電路的製作方法

2023-07-13 08:13:31

專利名稱：用於頻率轉換的三態削波電路的製作方法
技術領域：
本發明涉及一種頻率轉換，特別是涉及一種可抑制諧波混合的頻率轉換的技術領域。
背景技術：
直接轉換接收機(direct conversion receiver)是一眾所皆知的技藝。請參閱圖1，其顯示一現有的直接轉換接收機100的功能方塊圖。直接轉換接收機100包含一前置濾波器(pre-filter)110、一低噪聲放大(low-noiseamplifier，LNA)120、一同相(In-phase)路徑I包含一第一混合器130_I、一第一低通濾波器(low pass filter，LPF)140_I、一第一模擬/數字轉換器(analog-digital converter，ADC)150_I；以及一正交(quadrature)路徑Q包含一第二混合器130_Q、一第二低通濾波器140_Q以及一第二ADC 150_Q。前置濾波器110對一無線射頻輸入信號RF_IN進行初步地濾波並傳送一輸出信號至LNA 120，其中，LNA 120是對前置濾波器110所輸出的輸出信號進行一低噪聲放大，以產生一無線射頻信號122以作為一同相路徑(I)及一正交路徑(Q)的一輸入信號。此同相路徑接收無線射頻信號122，並轉換為一第一數字基頻信號BB_I，其中，轉換流程為藉由使用混合器130_I對無線射頻信號122及一同相時鐘LO_I進行混合，使用低通濾波器140_I對混合器130_I的輸出信號進行濾波並使用第一模擬/數字轉換器(ADC)150_I將低通濾波器140_I的輸出信號轉換為第一數字基頻信號BB_I。正交路徑接收無線射頻信號122，並將其轉換為一第二數字基頻信號BB_Q，其中，轉換流程為使用混合器130_Q對無線射頻信號122及一正交時鐘LO_Q進行混合，使用低通濾波器140_Q對混合器130_Q的輸出信號進行濾波，並使用第二模擬/數字轉換器150_Q將低通濾波器140_Q的輸出信號轉換為第二數字基頻信號BB_Q。一般而言，輸入信號RF_IN為一種包含許多頻譜成分(spectral)的寬帶信號，其中，僅窄頻成分會被選出的。為了滿足直接轉換的條件，同相時鐘LO_I與正交時鐘LO_Q必須有相同的頻率，其為欲得的窄頻成分的頻率，且同相時鐘LO_I與正交時鐘LO_Q間的相位差必須為90度。
雖然直接轉換接收機的工作原理已是為人所熟知，但由於兩混合器(130_I及130_Q)進行信號混合所產生的「諧波混合」問題，使得將直接轉換接收機運用至一電視調諧器(tuner)有一定的困難度。特別地，混合器在輸入射頻信號及本地振蕩(LO)的奇數級諧波(Odd order harmonics)中容易產生偽(spurious)混合產物。舉例來說，一調諧器被調整以從排列在47MHz至862MHz間的多個頻道中選擇一頻道。假使使用直接轉換架構使調諧器被調整至100MHz，兩個本地振蕩時鐘(LO_I及LO_Q)也必需在100MHz的頻率。當成功地轉換欲得頻道(100MHz)至兩基頻信號後，在300MHz頻道中不欲得的信號也會被轉換成為兩基頻信號的一部分，因為在300MHz的不欲得的信號也將與這些本地振蕩信號的第三諧波混合。混合器能以一「相乘式混合器(multiplying mixer)」或一「切換式混合器」(switching mixer)來實現，但兩者皆無法避免上述「諧波混合」的問題。
所以，一種可避免諧波混合問題的頻率轉換方法是目前迫切需要的。

發明內容
本發明揭露一種具有三種狀態的削波(tri-state chopper)電路。此削波電路接收一輸入信號與一三態控制信號且產生一輸出信號，其中，當三態控制信號在一第一狀態時，輸出信號跟蹤輸入信號的幅度及符號；當三態控制信號在一第二狀態時，輸出信號跟蹤輸入信號的幅度，但輸出信號具有一相反(opposite)符號；以及當三態控制信號在一第三狀態時，輸出信號設置為零。
此外，在本發明的一實施例中，其揭露一種頻率轉換器，此頻率轉換器接收一輸入信號與一周期性控制信號且產生一輸出信號，其中，當周期性三態控制信號在一第一狀態時，輸出信號跟蹤輸入信號的幅度及符號；當周期性三態控制信號在一第二狀態時，輸出信號跟蹤輸入信號的幅度，但此輸出信號具有一相反符號；以及當周期性三態控制信號在一第三狀態時，輸出信號設置為零。
再者，在本發明的另一實施例中，其揭露一種頻率轉換器，此頻率轉換器包含多個頻率轉換路徑，這些頻率轉換路徑用以接收一共通輸入信號及多個周期性控制信號，且分別地產生多個轉換信號，及一加總電路，用於將所有轉換信號進行加總以產生一輸出信號。其中，至少一頻率轉換路徑包含一用以接收一三態信號及產生一轉換信號的三態削波(tri-state chopper，TSC)電路。其中，當此三態信號為一第一狀態時，轉換信號與共通輸入信號呈比例關係，當此三態信號為一第二狀態時，轉換信號與共通輸入信號的一反轉呈比例關係，當此三態信號為一第三狀態時，此轉換信號設置為零。
再者，在本發明的另一實施例中，其揭露一種正交頻率轉換器，此正交頻率轉換器包含一第一頻率轉換器，其包含一第一併聯轉換路徑群，用於接收一輸入信號及一第一周期性三態信號群，且將輸入信號轉換為一第一轉換信號群；及一第一加總電路，用於加總此第一轉換信號群以產生一第一輸出信號，一第二頻率轉換器，其包含一第二並聯轉換路徑群，用於接收輸入信號及一第二周期性三態信號群，且將輸入信號轉換為一第二轉換信號群；及一第二加總電路，用於加總第二轉換信號群以產生一第二輸出信號。
再者，在本發明的另一實施例中，其揭露一種實現頻率轉換方法，此方法包含接收一輸入信號及一周期性三態信號；以及產生一輸出信號以響應輸入信號及周期性三態信號的一狀態。
再者，在本發明的另在一實施例中，其揭露一種實現頻率轉換方法，此方法包含接收一輸入信號及相同頻率但不同時序的多個周期性三態信號；產生多個轉換信號以響應輸入信號及周期性三態信號的多個狀態；以及加總所有的轉換信號以產生一輸出信號。


為讓本發明的上述和其它目的、特徵、優點與實施例能更明顯易懂，所附圖示的詳細說明如下圖1示出了現有直接轉換接收器的方塊示意圖；圖2(A)和(B)示出了一三態削波器(tri-state chopper)電路的符號(A)及一實際電路(B)；圖3示出了一三態削波器電路的一實施電路；圖4示出了在一三態削波器電路的一實施MLT-3波形示意圖；圖5A示出了使用多個三態削波器電路的一頻率轉換器的實施電路；圖5B示出了使用多個三態削波器電路的一頻率轉換器的另一實施電路；圖6(A)示出了多個控制信號的一時序圖及在圖5A或圖5B的頻率轉換器的相關MLT-3波形，圖6(B)示出了經加權總合後的一混合波形；
圖7示出了在圖6(A)和6(B)中用於產生控制信號的一實施電路；圖8是使用兩群TSC電路的一正交頻率轉換器的一實施電路；圖9示出了在圖8中的正交頻率轉換器的控制信號的一時序示意圖；圖10示出了在圖9中用於產生控制信號的一實施電路；以及圖11示出了使用一TSC基頻正交轉器的一直接轉換接收器。
附圖符號說明100直接轉換接收機；110前置濾波器；120低噪聲放大器；122無線射頻信號；130_I第一混合器；130_Q第二混合器；140_I第一低通濾波器140_Q第二低通濾波器；150_I第一模擬/數字轉換器；150_Q第二模擬/數字轉換器；200TSC電路；210，220，230，240，250，260，270，280時間間隔；310，320，330，340，350，360，370，380開關(SW)；500A頻率轉換器；510_1，510_2，510_N增益元件；520_1，520_2，520_NTSC電路；530加總電路；710，730除2計數器；720除3計數器；741，742，743，751，752，753，754數據觸發器(DFF)；810_1I，810_2I第一增益元件；820_1I，820_2I第一TSC電路；830I第一加總元件；810_1Q，810_2Q第二增益元件；820_1Q，820_2Q第二TSC電路；
830Q第二加總元件；1044，1045，1046，1055，1056，1057數據觸發器(DFF)；1110前置濾波器；1120低噪聲放大器；1125選擇性濾波器；1130TSC基頻轉換器；1140_I第一低通濾波器；1140_Q第二低通濾波器；1150_I第一模擬/數字轉換器；1150_Q第二模擬/數字轉換器；1160鎖相環；以及1170控制信號產生器。
具體實施例方式
本發明涉及一種三態削波電路及其在諧波拒斥混合頻率轉換的應用。以下詳細地討論目前較佳的實施例。然而應被理解的是，本發明提供許多可適用的發明觀念，而這些觀念能被體現在很寬廣多樣的特定具體背景中。所討論的特定具體的實施例僅是說明使用本發明的特定結構，而且不會限制本發明的範圍。
三態削波器(tri-state chopper，TSC)接收一輸入信號及一三態控制信號且產生一輸出信號。一三態控制信號具有三種狀態，分別為-1、1及0。在一第一狀態(「1」)中，輸出信號跟蹤輸入信號的幅度及符號；在一第二狀態(「-1」)中，輸出信號跟蹤輸入信號的幅度，但輸出信號具有一相反(opposite)符號；在一第三狀態(「0」)中，忽略輸入信號而輸出信號是0。一三態控制信號能由兩個或更多二進位控制信號所表示。在一較佳實施例中，兩個二進位邏輯信號SN(表示為「sign」)及信號ZR(表示為「zero」)可用來表示為一三態信號。如圖2(A)所示，一TSC電路200接收一輸入信號I N及由兩個控制信號SN及ZR所表示的一三態信號，且產生一輸出信號OUT。信號SN及信號ZR皆為邏輯信號，且每一信號具有兩種邏輯狀態分別為高(H)及低(L)。當信號SN為高但信號ZR為低時，此三態信號為第一狀態(「1」)，在此一實施例中，輸出信號OUT跟隨輸入信號IN的幅度及符號，如輸出信號OUT與輸入信號IN呈比例關係。當信號SN與信號ZR皆為低時，此三態信號為第二狀態(「-1」)，在此一實施例中，輸出信號OUT跟隨輸入信號IN的幅度，但輸入信號IN具有一相反(opposite)符號，如輸出信號OUT與輸入信號IN的一反轉信號呈比例關係。當信號ZR為高時，此三態信號為第三狀態(「0」)，則忽略輸入信號而輸出信號OUT為零。
請參閱圖2，其示出了一TSC的一實施時序圖。圖中，在時間間隔210、230、250及270間，信號ZR為高，所以此三態控制信號為第三狀態(「0」)，因而輸出信號OUT為零。在時間間隔220及260間，信號ZR為低但信號SN為高，所以此三態控制信號為第一狀態(「1」)，因此輸出信號OUT跟隨輸入信號IN的幅度及符號。在時間間隔240及280間，信號ZR與信號SN皆為低，所以此三態控制信號為第二狀態(「-1」)，因此輸出信號跟隨輸入信號IN的幅度，但輸出信號具有一相反符號。
通過上述說明可知，兩控制信號SN(表示為「sign」)及信號ZR(表示為「zero」)及上述編碼流程可用來表示一控制一TSC電路的三態控制信號。然而，熟知此技藝人士所知悉，一三態控制信號可藉由多種可選擇的編碼流程而被表示。特別地，兩個二進位控制信號能表示四個狀態，但一三態控制信號只能具有三個狀態。因此，設計者能自由地選擇任一機制將兩個二進位控制信號所表示的四個不同的狀態對應到三個不同的狀態。
在一實施例中，設計者可選擇使用三個二進位信號C1、C-1、及C0表示一三態控制信號。在任一時間片刻中，此三個二進位信號的其一必定為高，且其餘兩個必定為低。當C1為高及C-1與C0皆為低時，此三態控制信號為一第一狀態；當C-1為高及C1與C0皆為低時，此三態控制信號為一第二狀態；及當C0為高及C1與C-1為低時，此三態控制信號為一第三狀態。
如圖3所示，其示出了一包含多個開關SW的一TSC 300電路的實施例的電路圖。圖中，此實施例使用一差動電路，其中，輸入信號是以一差動信號IN+/-表示，輸出信號是以一差動信號OUT+/-表示，第一控制信號SN是以SN+及SN+的邏輯性反轉信號SN-來實現，而第二控制信號ZR以ZR+及ZR+的邏輯性反轉ZR-來實現。每一開關(310-380)具有兩種狀態關閉「(closed)」及打開「(open)」，其是由一邏輯信號所控制；當此控制邏輯性信號為高時，則此開關為關閉狀態，相反地，當控制邏輯性信號為低時，則此開關為打開狀態。在第一狀態時，即信號ZR為低(如，ZR+為邏輯性低，且ZR-為邏輯性高)及信號SN為高(如，SN+為邏輯性高，且SN-為邏輯性低)，則差動信號IN+通過開關SW 310及開關SW 360與差動信號OUT+耦接，同時，差動信號IN-通過開關SW 340及開關SW 370與差動信號OUT-耦接。在一第一狀態內，輸出信號可在無極性翻轉(polarity flip)的情況下跟隨輸入信號。在第二狀態時，即信號ZR為低(如，ZR+為邏輯性低，且ZR-為邏輯性高)及信號SN也為低(如，SN+為邏輯性低，且SN-為邏輯性高)，則差動信號IN+通過開關SW 320及開關SW 370與差動信號OUT-耦接，同時，差動信號IN-通過開關SW 330及開關SW 360與差動信號OUT+耦接。在第二狀態內，輸出信號跟隨輸入信號，但此輸出信號具有一極性翻轉。在第三狀態內，即信號ZR為高(如，ZR+為邏輯性高，且ZR-為邏輯性低)，差動輸入信號IN+/-及差動輸出信號OUT+/-互相耦接，差動信號IN+通過開關SW 350與差動信號IN-耦接，且差動信號OUT+通過開關SW 380與差動信號OUT-耦接。在此第三狀態內，差動輸出信號是零。開關電路可以使用一電晶體(例如是MOSFET)來實現，且實施方式此已是為人所熟知的技術，故在此不在贅述。
以三態削波器為基礎的頻轉換接收器當TSC的三態信號是周期性信號時，例如控制信號SN及控制信號ZR在一較佳的編碼流程中皆為周期性，則此TSC電路亦可用來實現一頻率轉換。當TSC電路被用作實現頻率轉換裝置時，此TSC電路比一現有的混合器有一較佳的諧波抑制。現有混合器類似於一具有兩狀態的削波電路，其接收一輸入信號及一本地振蕩(localo scillator)信號並產生一輸出信號，而輸出信號是跟隨輸入信號，除非本地振蕩信號為高否則輸出信號將會條件地被翻轉(依據信號極性)。
在混合器中，此輸出信號等同於輸入信號乘上一方波，其中，此方波的頻率與本地振蕩信號的頻率相同。在數學上可由下列傅立葉級數(Fourierseries)來表示50％工作周期的周期T的一方波SQ(t)=4(sin(t)+13sin(3t)+15sin(5t)+17sin(7t)+19sin(9t)+111sin(11t)+)]]>其中，ω＝2π/T。因此，此方波具有較強的第3級及第5級諧波。另一方面，TSC電路具有額外自由度，讓一使用者藉由使用兩控制信號SN及ZR(相對於在現有混合器僅使用一控制信號LO)來操作諧波混合的相對強度。特別地，當信號SN為一周期T的方波且信號ZR為一T/2周期的矩形波時，此輸出信號OUT等同於輸入信號IN乘上一周期T的多層傳送-3(multi-level3-transmit，MLT-3)波。如圖4所示，其示出了一MLT-3波的一實際波形圖，此MLT-3波為相應信號SN為一周期T的方波及信號ZR為一T/2周期的矩形波。圖中，MLT-3波具有三個的級別分別是「1」(當信號SN＝1且信號ZR＝0)，「-1」(當信號SN＝0且信號ZR＝0)及「0」(當信號ZR＝1)。此MLT-3波顯示一周期性圖樣(pattern)0、1、0、-1、0、1、0及-1等。MLT-3波停留在三個的級別「1」、「0」及「-1」且分別為T1、T0及T-1。為了具有偶數級(even-order)諧波抑制，設計者必須使T1-T-1。在基本頻率(Fundamental Frequency)(如1/T)的重要的任一特定奇數級諧波的相對強度可藉由在T1及T之間選出一較恰當的比例而被抑制。在一實施例中，當T1/T＝1/3(且同樣地，T-1/T＝1/3及T0/T＝1/6)時，MLT-3波可由下列傅立葉級數來表示MLT3(t)=23(sin(t)-15sin(5t)-17sin(7t)+111sin(11t)+113sin(13t)+)]]>至此，在第3級及第9級及在一般任一3K級(其中K為一整數)諧波皆為零。因此，TSC電路可提供一諧波拒斥(harmonic rejection)的選擇彈性，這在一現有混合器內不可能存在。
選擇T1/T＝1/3(且同樣地，T-1/T＝1/3及T0/T＝1/6)時可導致任一3K級諧波的完美拒斥(perfect rejection)，所以此比例是最佳的選擇。在許多的應用層面來說，第5級及第7級是最被期望可完整地拒斥，及/或某些其它的奇數級諧波亦是如此。使用許多並聯的TSC電路，且每一TSC電路執行一特定的MLT-3乘法運算時，可實現完美拒斥的目的。
以三態削波器基礎的諧波拒斥頻率轉換在圖5A的一實施例中，一諧波拒斥頻率轉換器500A包含多個TSC基頻轉換路徑及一加總電路，這些轉換路徑是以並聯方式建構，其將一輸入信號RF轉換為多個轉換信號，而一加總電路是將加總這些信號以產出一輸出信號IF。每一轉換路徑包含一增益元件及一TSC電路，此增益元件藉由一增益因素對輸入信號RF進行縮放，而TSC電路接收已縮放的RF信號並使用兩控制信號進行一MLT-3乘法運算以將已縮放RF信號轉換為一中頻輸出信號。例如，在第一轉換路徑中，增益元件510_1以增益因素G1對輸入信號RF進行縮放以產生已縮放的RF信號RF_1，接著TSC電路520_1根據兩控制信號SN_1及ZR_1進行一MLT-3乘法運算以將已縮放RF信號轉換為一輸出信號IF_1。所有TSC電路的輸入信號由加總電路530進行加總，以產生最後輸出信號IF。可藉由選擇適當的增益參數(G1、G2等等)及所有控制信號(SN_1、ZR_1、SN_2、ZR_2等等)的時序來達到諧波拒斥的功效。在圖5B所示的另一實施例中，每一轉換路徑的增益元件的位置與TSC電路的位置交換。例如，第一增益元件510_1的位置與TSC電路的位置交換。明顯地，圖5B所示的頻率轉換器500B的功能與圖5A所示的頻率轉換器500A的功能相同。
在一特定的實施例中，設計者使用三個TSC電路(例如在圖5A及圖5B中N＝3)，所有TSC電路可對具有T1/T值為1/3(T-1/T＝1/3且T0/T＝1/6)的MLT-3波進行相乘。這些MLT-3波具有相同的頻率(1/T)但是相異的相位。第一MLT-3波(對應第一TSC電路520_1)的時序比第二MLT-3波(對應第二TSC電路520_2)早τ，同樣地，第二MLT-3波(對應第二TSC電路520_2)的時序比第三MLT-3波(對應第三TSC電路520_3)早τ。這三個MLT-3波可以下列數學式來表示M1(t)=23(sin(t+)-15sin(5t+5)-17sin(7t+7)+)]]>M2(t)=23(sin(t)-15sin(5t)-17sin(7t)+)]]>M3(t)=23(sin(t-)-15sin(5t-5)-17sin(7t-7)+)]]>其中，ω＝2π/T。當選擇τ＝T/12例如τ＝π/(6ω)、G2＝-2cos(5π/6)·G1及G3＝G1時，通過迭加三個MLT-3波可獲得一合成波，如下列數學式所示M(t)=G1M1(t)+G2M2(t)+G3M3(t)]]>=23G1(sin(t+6)-15sin(5t+56)-17sin(7t+76)+)]]>-43G1cos(56)(sin(t)-15sin(5t)-17sin(7t)+)]]>+23G1(sin(t-6)-15sin(5t-56)-17sin(7t-76)+)]]>=12G1sin(t)+(11th and higher order harmonics)]]>如此，可消除第5級及第7級諧波，且在此合成波中直到第11級諧波都無偽波(spurious free)。
請參閱圖6(A)，其示出了此三個TSC電路及相對應MLT-3波的時序圖。所有三個「sign」控制信號(SN_1、SN_2及SN_3)皆為周期T而工作周期50％的方波(square wave)，且這些信號的時序分別間隔T/12，例如，信號SN_2較信號SN_1延遲T/12，而信號SN_3較信號SN_2延遲T/12。所有三個「zero」控制信號(ZR_1、ZR_2及ZR_3)皆為周期T/2而工作周期1/3(例如每一周期包含一高期間T/6及一低期間T/3)的矩形波(rectangular wave)，且這些信號的時序分別間隔T/12，例如，信號ZR_2較信號ZR_1延遲T/12，而信號ZR_3較信號ZR_2延遲T/12。在圖6(A)中，這些分別對應三個TSC電路的MLT-3波形是標示為M1、M2及M3。通過以個別的增益對MLT-3信號進行縮放並加總這些已縮放的信號，可得到一近似理想正弦波的合成波，如圖6(B)所示。相較於一方波或一MLT-3波，由於此合成波近似理想正弦波，因此其諧波被大大地抑制。請注意，在此是以每一TSC電路中的增益元件來進行縮放，並使用一加總電路來進行加總。
請參閱圖7，其示出了一產生用於圖6(A)所示的三個MLT-3波的控制信號的實施例。相位鎖定電路(PLL)提供一周期T/12的第一時鐘CLK。而除2計數器710根據第一時鐘CLK產生一周期T/6的第二時鐘CLK2。而除3計數器720根據第二時鐘CLK2產生一周期T/2的第三時鐘CLK3。由於時鐘CLK6由除3計數器所產生，因此其工作周期為1/3，其原因已為大家所熟知，在此不再贅述。周期T的第四時鐘CLK12是由第二除2計數器730從第三時鐘CLK6產生，且第四時鐘CLK12的工作周期為1/2。第一緩存器陣列包含數據觸發器(data flip flop，DFF)741、742及743，是用作在此第三CLK6在第一時鐘CLK的一上緣部時進行取樣，以產生三個「zero」信號，分別為ZR_1、ZR_2及ZR_3。此一結果，此三個「zero」信號具有相同的T/2周期及相同的1/3工作周期，但時序的間隔為一T/12。第二緩存器陣列包含數據觸發器(data flip flop，DFF)751、752、753及754用於此第四CLK12在第一時鐘CLK的一上緣部時進行取樣，以產生三個「sign」信號，分別為SN_1、SN_2及SN_3。因此，此三個sign信號具有相同的T周期及相同的1/2工作周期，但彼此的時序間隔為T/12。請注意，有一個DFF(751)設置在第二緩存器陣列內，因而，相較於前述三個「zero」信號，此三個「sign」信號具有額外延遲T/12。數據觸發器、除2計數器及除3計數器的詳細電路實施例已為熟知此技藝人士所知悉，故在此不在贅述。
綜合上述說明，一諧波抑制頻率轉換可使用多個並聯TSC電路來實現，每一TSC電路是以兩個控制信號所控制，以實現多個MLT-3相乘以及對乘法結果進行加權加總。實際上，T1＝T-1＝T/3且T0＝T/6的MLT-3波形具有零第3級諧波的特性，並可通過對三個並聯MLT-3相乘並對相乘結果做加權加總，來達到直到第9級諧波皆諧波拒斥的功效。一般而言，一設計者可選擇適當地MLT-3波形、並聯TSC電路及對每一併聯相乘結果進行加權加總，便可獲得具有一欲得諧波拒斥的欲得合成波。
以三態削波器為基礎的直接轉換接收器在一直接轉換接收器內，一正交頻率轉換器必須包含一同相(I)轉換路徑及一正交(Q)轉換路徑。上述提及的以TSC為基礎的轉換原理可延續至正交頻率轉換。在圖8所示，一正交頻率轉換器使用多個TSC電路。一輸入信號RF分別通過一同相轉換路徑及一正交轉換路徑轉換為一同相信號I及一正交輸出信號Q。此同相轉換路徑包含一第一群增益元件(810_1I、810_2I等)、使用一第一群控制信號(SN_1I、ZR_1I、SN_2I、ZR_2I等)的一第一群TSC電路(820_1I、820_2I等)及一第一加總元件830I。而正交轉換路徑包含一第二群增益元件(810_1Q、810_2Q等)、使用一第二群控制信號(SN_1Q、ZR_1Q、SN_2Q、ZR_2Q等)的一第二群TSC電路(820_1Q、820_2Q等)及一第二加總元件830Q。所有「sign」信號(SN_1I、SN_1Q、SN_2I、SN_2Q等)必為相同周期T，而所有「zero」信號(ZR_1I、ZR_1Q、ZR_2I、ZR_2Q等)必為相同周期T/2。正交轉換路徑大致上與同相轉換路徑相同。同樣地，用於正交轉換路徑的控制信號(如SN_1Q、ZR_1Q、SN_2Q、ZR_2Q等)的各自波形大致上與用於同相轉換路徑的控制信號(如SN_1I、ZR_1I、SN_2I、ZR_2I等)類似，然而這些波形相對於在同相轉換路徑內則有近似一固定的時序偏移量T/4。舉例來說，SN_1Q與SN_1I具有相同波形，但SN_1Q相對於SN_1I有一固定的不變的時序偏移量T/4，及ZR_1Q與ZR_1I具有相同波形，但ZR_1Q相對於ZR_1I有一固定的時序偏移量T/4。每一TSC電路能有效地執行一MLT-3乘法運算，其中，在正交轉換路徑內TSC電路的任一MLT-3波相對於在同相轉換路徑內的任一MLT-3波具有一時序偏移量T/4。
接著，以下將討論每一轉換路徑皆使用三個TSC電路及對於所有的TSC電路使用具有T1/T＝T-1/T＝1/3及T0/T＝1/6的相同的MLT-3波的電路設計。如圖9所示，此圖是前述實施方案的一時序示意圖。所有「sign」信號有相同周期T及相同的1/2工作周期，及所有「zero」信號有相同周期T/2及相同的1/3工作周期。SN_2I、SN_3I、SN_1Q、SN_2Q及SN_3Q分別地相對於SN_1I、SN_2I、SN_3I、SN_1Q及SN_2Q具有一固定的時序偏移量T/12，且ZR_2I、ZR_3I、ZR_1Q、ZR_2Q及ZR_3Q分別地相對於ZR_2I、ZR_3I、ZR_1Q及ZR_2Q具有一固定的時序偏移量T/12。如圖10所示，其示出了一產生這些控制信號的實施電路圖。圖10所示出了的電路與圖7相同，除了下列描述以外，分別是被加在「zero」緩存器陣列內的三個額外的DFF(1044-1046)，這些DFF對於正交路徑而產生三個「zero」控制信號(如ZR_1Q、ZR_2Q及ZR_3Q)，以及被加在「sign」緩存器陣列內的三個額外的DFF(1055-1057)，這些DFF是對於正交路徑而產生三個「sign」控制信號(如SN_1Q、SN_2Q及SN_3Q)。在正交路徑內的每一控制信號相對於在同相路徑則具有一T/4時序延遲(當CLK的周期為T/12時，此延遲由三個DFF所引起)。舉例來說，ZR_1Q相對於ZR_1I有一T/4延遲及SN_1Q相對於SN_1I有一T/4延遲。
如圖11所示，其示出了一以TSC為基礎的正交頻率轉換器的直接轉換接收器的方塊示意圖。圖中可知，接收器1100包含一前置濾波器(pre-filter)1110、一低噪聲放大(low-noise amplifier，LNA)1120、一選擇性濾波器(optional filter)1125、一TSC基頻轉換器1130、一同相(In-phase)路徑I及一正交(quadrature)路徑。同相路徑I包含一第一低通濾波器(low pass filter，LPF)1140_I及一第一模擬/數字轉換器(analog-digital converter，ADC)1150_I。正交路徑Q包含一第二低通濾波器1140_Q、一第二ADC 1150_Q、時鐘產生器(例如是PLL)1160及一控制信號產生器1170。由天線所接收的輸入信號RF_IN經前置濾波器1110濾波後，再經LNA 1120放大，接著經選擇性濾波器1125濾波，再通過TSC基頻轉換器1130轉換為兩種信號1135_I及1135_Q。信號1135_I經第一低通濾波器1140_I濾波後，通過第一ADC 1150_I而被數位化為一第一輸出信號BB_I，同時，信號1135_Q經第二低通濾波器1140_Q濾波後，通過第二ADC 1150_Q而被數位化為一第二輸出信號BB_Q。鎖相環1160用以產生一時鐘信號CLK，而此時鐘信號CLK頻率可為欲得的射頻信號的頻率的12倍。此時鐘信號CLK被提供至控制信號產生器1170，以產生多個「sign」控制信號(SN)及多個「zero」控制信號(ZR)，如圖10所示。這些SN及ZR信號被提供至一TSC基頻轉換器1130，其電路實施例請參閱圖8。
另一實施例如上述所題及的技術內文可知，本發明可以多種形式來實現，例如1.一附加在相關聯TSC電路(於一頻率轉換路徑)的增益元件，用以有效縮放TSC電路所執行的MLT-3乘法運算結果，此增益元件能被設置在TSC電路之前或TSC電路之後。舉例來說，在圖8中增益級810_1I能被設置在TSC820_1I之前，但同樣地也能被設置在TSC 820_1I之後。在圖8中，若增益元件810_1I被置放在TSC 820_1I之後(如增益元件810_2I被設置在TSC820_2I之後，增益元件810_1Q被設置在TSC 820_1Q等等)，則其餘的增益元件也可同樣地被置放在各自TSC電路之後，致使所有並聯的路徑亦有良好的相配。
2.一附加在相關聯TSC電路(於一頻率轉換路徑)的增益元件，用以有效縮放TSC電路所執行的MLT-3乘法運算，且此增益元件使用一電流模式(current-mode)裝置，如轉導放大器(trans-conductance amplifier)，或一電壓模式(voltage-mode)裝置，如運算放大器(operational amplifier)之其一來實現。
3.一用於對多個TSC基頻轉換電路的所有輸出信號進行加總的加總電路，其可由下列方式得以實現，(1)當在TSC基頻轉換路徑內所有的增益元件以電流模式裝置來實現，將所有輸出端的直接相連，或(2)當在TSC基頻轉換路徑內所有的增益元件以電壓模式裝置來實現時，以一運算放大器來實現加總電路。
4.設計者可選擇在數字時域內實現「縮放」及「加總」功能，以取代多個用來實現「縮放」功能的模擬增益元件及用來將多個轉換路徑的輸出信號加總的一模擬加總電路。在一數字時域的實施例不需要模擬增益元件，其分別地使用多個TSC電路以將一輸入射頻信號轉換為多個轉換信號，這些轉換信號分別地由多個低通濾波器進行濾波，而這些低通濾波器的輸出信號由多個模擬/數字轉換器被數字地為多個數字字符；這些數字字符分別地由多個數字式增益元件進行縮放；最後將縮放後的數字字符加總在一起以產生一最終輸出信號。請參閱圖11，當在TSC基頻轉換電路1130內於數字時域內實現「縮放」及「加總」功能時，信號1135I與信號1135Q為最後已數位化基頻輸出信號，而低通濾波器1140_I、低通濾波器1140_Q、ADC 1150_I與ADC1150_Q必須被移除。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明的精神和範圍內，當可作各種的更動與潤飾，因此本發明的保護範圍當視本發明的權利要求所界定者為準。
權利要求
1.一種削波電路，接收一輸入信號與一控制信號，且依據該輸入信號以及該控制信號以產生一輸出信號，其中，當該控制信號在一第一狀態時，該輸出信號跟蹤該輸入信號的幅度及符號；當該控制信號在一第二狀態時，該輸出信號跟蹤該輸入信號的幅度，但該輸出信號具有一相反符號；以及當該控制信號在一第三狀態時，該輸出信號設置為零。
2.如權利要求1所述的削波電路，其中，該控制信號根據一第一二進位信號及一第二二進位信號編碼。
3.如權利要求1所述的削波電路，其中，該輸入信號是以一包含一正端及一負端的差動信號來實現；以及該輸出信號亦以一包含一正端及一負端的差動信號來實現。
4.如權利要求3所述的削波電路，其中，在該第三狀態時，該輸出端藉由將該輸出信號的該正端與該輸出信號的該負端短路而設置為零。
5.如權利要求3所述的削波電路，其中，當該控制信號在該第一狀態時，該輸入信號的該正端被耦接至該輸出信號的該負端及該輸入信號的該負端被耦接至該輸出信號的該負端；以及當該控制信號在該第二狀態時，該輸入信號的該正端被耦接至該輸出信號的該負端及該輸入信號的該負端被耦接至該輸出信號的該正端。
6.如權利要求2所述的削波電路，其中，該削波電路更包含多個開關，每一開關所具有兩種狀態，其由該第一二進位信號或該第二二進位信號所控制。
7.如權利要求6所述的削波電路，其中，該多個開關更被劃分為一第一開關群及一第二開關群，其中，該第一開關群皆使用該第一二進位信號以用作自身開關控制信號，及其中，該第二開關群皆使用該第二二進位信號以用作自身開關控制信號。
8.如權利要求1所述的削波電路，其中，該控制信號是周期性。
9.如權利要求8所述的削波電路，其中，該削波電路具有一選擇性諧波拒斥的功能。
10.如權利要求9所述的削波電路，其中，該選擇性諧波拒斥是以適當地選擇該控制信號的時序來實現。
11.一種頻率轉換器，接收一輸入信號與一周期性控制信號且產生一輸出信號，其中，當該周期性控制信號在一第一狀態時，該輸出信號跟蹤該輸入信號的幅度及符號；當該周期性控制信號在一第二狀態時，該輸出信號跟蹤該輸入信號的幅度，但該輸出信號具有一相反符號；以及當該周期性控制信號在一第三狀態時，該輸出信號設置為零。
12.如權利要求11所述的頻率轉換器，其中，該周期性控制信號是以一周期T的一第一二進位信號及一周期的T/2的一第二周期性二進位信號來編碼。
13.如權利要求11所述的頻率轉換器，其中，該輸入信號及該輸出信號為一差動信號；
14.如權利要求13所述的頻率轉換器，其中，在該第三狀態時，該輸出端藉由將該輸出信號的一正端與該輸出信號的一負端短路而設置為零。
15.如權利要求13所述的頻率轉換器，其中，當該周期性控制信號在該第一狀態時，該輸入信號的該正端被耦接至該輸出信號的該負端及該輸入信號的該負端被耦接至該輸出信號的該負端；以及當該周期性控制信號在該第二狀態時，該輸入信號的該正端被耦接至該輸出信號的該負端及該輸入信號的該負端被耦接至該輸出信號的該正端。
16.如權利要求12所述的頻率轉換器，其中，該削波電路更包含一第一開關群及一第二群開關，其中，該第一開關群根據該第一二進位信號而運作，及其中，該第二開關群根據該第二二進位信號而運作。
17.一種頻率轉換器，包含多個頻率轉換路徑，每一頻率轉換路徑包含有一三態削波電路，該多個頻率轉換路徑用以接收一共通輸入信號及多個周期性控制信號，且分別地產生多個轉換信號；以及一加總電路，用於將所有該多個轉換信號進行加總以產生一輸出信號。
18.如權利要求17所述的頻率轉換器，其中，當該各自周期性控制信號在一第一狀態時，對每一該多個轉換路徑的各自轉換路徑與該共通輸入信號呈比例關係，當該各自周期性控制信號在一第二狀態時，該轉換信號與該共通輸入信號的一反轉信號呈比例關係，以及當該各自周期性控制信號在一第三狀態時，該轉換信號設置為零。
19.如權利要求17所述的頻率轉換器，其中，該輸入信號是以一包含一正端及一負端的差動信號來實現；對每一該多個轉換路徑的各自轉換信號亦以一包含一正端及一負端的差動信號來實現。
20.如權利要求17所述的頻率轉換器，其中，每一該多個轉換路徑的各自轉換信號是由一第一二進位信號及一第二二進位信號來編碼。
21.如權利要求20所述的頻率轉換器，其中，在每一頻率轉換路徑內的該TSC電路包含一第一開關群及一第二開關群。
22.如權利要求20所述的頻率轉換器，其中，該第一開關群由該第一二進位信號所控制，而該第二開關群由該第二二進位信號所控制。
23.如權利要求17所述的頻率轉換器，其中，該多個周期性控制信號有相同的周期但具有不同的時序。
24.一種頻率轉換器，包含一第一頻率轉換器，其包含一第一群並聯轉換路徑，用於接收一輸入信號及一第一群周期性三態信號，且將該輸入信號轉換為一第一群轉換信號；及一第一加總電路，對該第一群轉換信號進行轉換以產生一第一輸出信號；以及一第二頻率轉換器，其包含一第二群並聯轉換路徑，用於接收該輸入信號及一第二群周期性三態信號，且將該輸入信號轉換為一第二群轉換信號；及一第二加總電路，對該第二群轉換信號進行轉換以產生一第二輸出信號。
25.如權利要求24所述的頻率轉換器，其中，該第一群周期性三態信號內的所有三態信號及該第二群周期性三態信號內的所有三態信號具有相同的周期但有不同的時序。
26.如權利要求25所述的頻率轉換器，其中，該一第一群並聯轉換路徑內的每一轉換路徑更包含一增益元件，同樣地，該一第二群並聯轉換路徑內的每一轉換路徑更包含一增益元件。
27.如權利要求24所述的頻率轉換器，其中，該第二頻率轉換器所包含的電路大體上與該第二頻率轉換器相同。
28.如權利要求24所述的頻率轉換器，其中，該第二群周期性三態信號大體致上與第一群周期性三態信號相同，但具有一固定時序偏移量。
29.一種實現頻率轉換的方法，包含接收一輸入信號及一周期性三態信號；以及產生一輸出信號以響應該輸入信號及該周期性三態信號的一狀態。
30.如權利要求29所述的方法，其中，當該周期性三態信號在一第一狀態時，該輸出信號跟蹤該輸入信號的幅度及符號；當該周期性三態信號在一第二狀態時，該輸出信號跟蹤該輸入信號的幅度，但該輸出信號具有一相反符號；以及當該周期性三態信號在一第三狀態時，該輸出信號設置為零。
31.如權利要求29所述的方法，其中，該周期性三態信號是以一周期T的第一二進位信號及一半周期T/2的第二二進位信號來編碼。
32.一種實現頻率轉換的方法，包含接收一輸入信號及相同頻率但不同時序的多個周期性三態信號；使用多個轉換路徑而產生多個轉換信號，以響應該輸入信號及該周期性三態信號的多個狀態；以及加總該多個轉換信號以產生一輸出信號。
33.如權利要求32所述的方法，其中，對於每一該多個轉換路徑當轉換信號所相應的周期性三態信號在一第一狀態時，則對應的轉換信號與該輸入信號呈比例關係；當轉換信號所相應的周期性三態信號在一第二狀態時，則對應的轉換信號與該輸入信號的一反轉信號呈比例關係；以及當轉換信號所相應的周期性三態信號在一第三狀態時，則對應的轉換信號設置為零。
全文摘要
本發明揭露一種三態削波電路及其方法。此削波電路接收一輸入信號與一三態控制信號且產生一輸出信號，其中，當三態控制信號在一第一狀態時，輸出信號跟蹤輸入信號的幅度及符號；當三態控制信號在一第二狀態時，輸出信號跟蹤輸入信號的幅度，但輸出信號具有一相反(opposite)符號；以及當三態控制信號在一第三狀態時，輸出信號設置為零。
文檔編號H03D7/00GK101079593SQ20071010415
公開日2007年11月28日 申請日期2007年5月21日 優先權日2006年5月21日
發明者林嘉亮 申請人:瑞昱半導體股份有限公司