Serdes速率匹配方法及裝置製造方法

2023-07-06 14:33:21 1

Serdes速率匹配方法及裝置製造方法
【專利摘要】本發明公開了一種Serdes速率匹配方法及裝置，其中，該方法包括：為Serdes配置第一串化/解串速率，並以該第一串化/解串速率進行串化/解串；判斷Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配；在判斷結果為是的情況下，確定配置的串化/解串速率與Serdes的輸入速率相同。通過本發明，解決了相關技術中對於Serdes的線速率自協商的方式不能滿足需求的問題，能夠快速完成Serdes速率自協商的要求，協商時間短、可靠性高、實現複雜度低。
【專利說明】Serdes速率匹配方法及裝置【技術領域】
[0001]本發明涉及通信領域，具體而言，涉及一種串化解串器(SERializer/DESerializer,簡稱為Serdes)速率匹配方法及裝置。
【背景技術】
[0002]通用公共無線接口(TheCommonPubI ic Radio Interface,簡稱為 CPRI)協議中提出了線速率自協商，相關技術中對線速率自協商的方法進行了描述，但是該方法的基礎是基於CPRI的輸入已經是Serdes的正確輸出，即字符邊界已經正確恢復的數據流。在這樣一個正確的數據流基礎上檢測幀頭之間的距離是否和CPRI配置速率一致，而逐步完成CPRI的線速率與Serdes線速率一致的協商過程。Serdes模塊一般和後級模塊是放置在一起的，如果Serdes速率已知，那麼後級模塊就沒有必要再去協商。
[0003]此外，在另一相關技術中也對Serdes的線速率自協商進行了描述，該方法是在速率自協商階段發送特定的碼字，協商完成後發送正常的數據流，在接收數據出錯時，觸發速率自協商，再發送特定碼字的這樣一種結構。但是這種結構對於通信鏈路中的協議是不可行的，因為通信鏈路的協議都具有特定的幀格式，不能隨意更改。
[0004]針對相關技術中對於Serdes的線速率自協商的方式不能滿足需求的問題，目前尚未提出有效的解決方案。

【發明內容】

[0005]針對相關技術中對於Serdes的線速率自協商的方式不能滿足需求的問題，本發明提供了一種Serdes速率匹配方法及裝置，以至少解決上述問題。
[0006]根據本發明的一個方面，提供了一種Serdes速率匹配方法，包括:為Serdes配置第一串化/解串速率，並以所述第一串化/解串速率進行串化/解串；判斷所述Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配；在判斷結果為是的情況下，確定所述配置的串化/解串速率與所述Serdes的輸入速率相同。
[0007]優選地，所述方法還包括:在判斷結果為否的情況下，為所述Serdes配置第二串化/解串速率，並重新判斷所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數是否匹配，其中，所述第二串化/解串速率與所述第一串化/解串速率不相等。
[0008]優選地，為所述Serdes配置第二串化/解串速率之前，還包括:在預設的速率集合中選取除所述第一串化/解串速率之外的速率作為所述第二串化/解串速率。
[0009]優選地，判斷所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數是否匹配包括:按照所述配置的串化/解串速率對應的時長檢測所述Serdes的輸出數據中的同步標記；在所述同步標記與所述時長匹配的情況下，確定所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數相匹配；在所述同步標記與所述時長不匹配的情況下，確定所述Serdes的輸出 數據與所述配置的串化/解串速率對應的同步參數不匹配。[0010]優選地，按照所述配置的串化/解串速率對應的時長檢測所述Serdes的輸出數據中的同步標記包括:判斷所述時長對應的定時器溢出時，是否檢測到預設的同步標記，和/或累計錯誤數據是否未超過預設閾值；在判斷結果為是的情況下，確定所述同步標記與所述時長匹配；在判斷結果為否的情況下，確定所述同步標記與所述時長不匹配。
[0011]優選地，在確定所述同步標記與所述時長匹配之後，還包括:重新按照所述配置的串化/解串速率對應的時長檢測所述Serdes的輸出數據中的同步標記。
[0012]優選地，在確定所述配置的串化/解串速率與所述Serdes的輸入速率相同之後，還包括:按照所述配置的串化/解串速率進行本地數據處理。
[0013]根據本發明的另一方面，提供了一種Serdes速率匹配裝置，包括:配置模塊，用於為Serdes配置第一串化/解串速率，並以所述第一串化/解串速率進行串化/解串；判斷模塊，用於判斷所述Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配；確定模塊，用於在所述判斷模塊的判斷結果為是的情況下，確定所述配置的串化/解串速率與所述Serdes的輸入速率相同。
[0014]優選地，在所述判斷模塊的判斷結果為否的情況下，所述裝置還包括:選取模塊，用於在預設的速率集合中選取除所述第一串化/解串速率之外的速率作為第二串化/解串速率；所述配置模塊還用於為所述Serdes配置第二串化/解串速率；所述判斷模塊還用於重新判斷所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數是否匹配，其中，所述第二串化/解串速率與所述第一串化/解串速率不相等。
[0015]優選地，所述判斷模塊包括:檢測單元，用於按照所述配置的串化/解串速率對應的時長檢測所述Serdes的輸出數據中的同步標記；第一確定單元，用於在所述同步標記與所述時長匹配的情況下，確定所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數相匹配；在所述同步標記與所述時長不匹配的情況下，確定所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數不匹配。
[0016]優選地，所述檢測單元包括:判斷單元，用於判斷所述時長對應的定時器溢出時，是否檢測到預設的同步標記，和/或累計錯誤數據是否未超過預設閾值；第二確定單元，用於在所述判斷單元的判斷結果為是的情況下，確定所述同步標記與所述時長匹配；在所述判斷單元的判斷結果為否的情況下，確定所述同步標記與所述時長不匹配。
[0017]優選地，所述裝置還包括:處理模塊，用於按照所述配置的串化/解串速率進行本地數據處理。
[0018]通過本發明，採用為Serdes配置第一串化/解串速率，並以該第一串化/解串速率進行串化/解串；判斷Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配；在判斷結果為是的情況下，確定配置的串化/解串速率與Serdes的輸入速率相同的方式，解決了相關技術中對於Serdes的線速率自協商的方式不能滿足需求的問題，能夠快速完成Serdes速率自協商的要求，協商時間短、可靠性高、實現複雜度低。
【專利附圖】

【附圖說明】
[0019]此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，本發明的示意性實施例及其說明用於解釋本發明，並不構成對本發明的不當限定。在附圖中:
[0020]圖1是根據本發明實施例的Serdes速率匹配方法的流程圖；[0021]圖2是根據本發明實施例的Serdes速率匹配裝置的結構框圖；
[0022]圖3是根據本發明實施例的Serdes速率匹配裝置的優選結構框圖一；
[0023]圖4是根據本發明實施例的判斷模塊的優選結構框圖；
[0024]圖5是根據本發明實施例的檢測單元的優選結構框圖；
[0025]圖6是根據本發明實施例的Serdes速率匹配裝置的優選結構框圖二 ；
[0026]圖7是根據本發明優選實施例的Serdes線速率自協商方案的裝置的結構框圖。
【具體實施方式】
[0027]下文中將參考附圖並結合實施例來詳細說明本發明。需要說明的是，在不衝突的情況下，本申請中的實施例及實施例中的特徵可以相互組合。
[0028]考慮到在實施過程中，Serdes的線速率通常是未知的，需要自協商方式進行匹配,但Serdes上傳輸的各種速率巾貞格式通常是已知的。因此本實施例是在Serdes的線速率未知，但Serdes上傳輸的各種速率幀格式已知的條件下，進行的速率協商的方法及裝置。該方法不只局限於一些標準的協議，比如遠端射頻單元(Remote Radio Unit，簡稱為RRU)和基站基帶單兀(Baseband Unit,簡稱為 BBU)之間的接口( Interface between theRRU and the BBU,簡稱為 IR)、CPR1、開放基站架構組織(Open Base Station StandardInitiative,簡稱為OBSAI)等，也可以是用戶自定義的幀格式。該方法可以快速完成Serdes速率與高速串行速率一致，正確接收數據的功能，具有時間短、可靠性高、實現複雜度低等特點。
[0029]在本實施例中提供了一種Serdes速率匹配方法，圖1是根據本發明實施例的Serdes速率匹配方法的流程圖，如圖1所示，該方法包括如下步驟:
[0030]步驟S102，為Serdes配置第一串化/解串速率，並以該第一串化/解串速率進行
串化/解串；
[0031]步驟S104，判斷Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配；
[0032]步驟S106，在判斷結果為是的情況下，確定配置的串化/解串速率與Serdes的輸入速率相同。
[0033]本實施例通過上述步驟，將Serdes的輸出數據與配置的串化/解串速率所對應的同步參數進行匹配，由於只有在Serdes的輸入速率與配置的串化/解串速率相同的情況下，Serdes的輸出數據才能與上述配置的串化/解串速率的正常輸出相同，在這種情況下，Serdes的輸出數據與配置的串化/解串速率對應的同步參數就能夠匹配。因此，當Serdes的輸出數據與配置的串化/解串速率所對應的同步參數匹配的情況下，則說明Serdes的輸入速率與配置的串化/解串速率相同，從而得到了 Serdes的輸入速率。該方式能夠用在Serdes的線速率未知，但Serdes上傳輸的各種速率幀格式已知的條件下進行速率協商，解決了相關技術中對於Serdes的線速率自協商的方式不能滿足需求的問題，能夠快速完成Serdes速率自協商的要求,實現複雜度低。
[0034]優選地，在步驟S104的判斷結果為否的情況下，證明配置的串化/解串速率與Serdes的輸入速率並不相同，此時，可以為Serdes配置第二串化/解串速率，並重新判斷Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配，其中，該第二串化/解串速率與第一串化/解串速率不相等。通過這種方式，可以在配置的串化/解串速率不正確的情況下，重新進行串化/解串速率的配置，從而能夠獲取到正確的Serdes的輸入速率，該方式可靠性高。需要說明的是，上述「第一」 「第二」僅用於方便描述，並不作為對順序先後或者特定含義的限定。
[0035]優選地，在第一串化/解串速率不正確，需要進行重新配置的情況下，可以通過預先設置的速率集合來選取上述第二串化/解串速率，該第二串化/解串速率與第一串化/解串速率不同即可。通過這種方式，縮小了重新配置串化/解串速率時的速率選擇範圍，因此縮短了協商時間。該速率集合的設置方式有很多種，例如，速率集合可以是用戶自己定義的，可以是當前協議支持的全速率集合，或者也可以是首發設備支持的速率集合。從速率集合中選取第二串化/解串速率的方式可以是隨機的，也可以按照用戶定義的順序選取，例如可以由低到高或者由高到低選取。
[0036]作為一種優選實施方式，判斷Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配的方式可以通過輸出數據中的同步標記來進行。例如，可以按照配置的串化/解串速率所對應的時長檢測Serdes的輸出數據中的同步標記；在同步標記與時長匹配的情況下，則可以確定Serdes的輸出數據與配置的串化/解串速率對應的同步參數相匹配；在同步標記與時長不匹配的情況下，則可以確定Serdes的輸出數據與配置的串化/解串速率對應的同步參數不匹配。通過這種方式判斷輸出數據與同步參數是否匹配，易於操作，可實現性強。
[0037]優選地，可以通過定時器的方式檢測同步標記與時長是否匹配。具體地，可以判斷在上述時長對應的定時器溢出時，是否檢測到預設的同步標記，和/或累計錯誤數據是否未超過預設閾值；在判斷結果為是的情況下，則可以確定同步標記與時長匹配；在判斷結果為否的情況下，則可以確定同步標記與時長不匹配。
[0038]優選地，在確定同步標記與時長匹配之後，證明當前的Serdes的輸入數據與配置的串化/解串速率相同，此時，可以重新按照配置的串化/解串速率所對應的時長檢測Serdes的輸出數據中的同步標記，例如，可以將上述時長對應的定時器清零。通過這種方式，可以在Serdes的輸入數據發生變化時，迅速進行下一次自協商，相比相關技術中在協商完成後就只發送正常的數據流，不發送特定碼字的方式，能夠更快速地完成Serdes速率的自協商。
[0039]此外，作為一種優選實施方式，在當前的Serdes的輸入數據與配置的串化/解串速率相同的情況下，還可以直接將配置好的串化/解串速率應用在後續的本地數據處理模塊，例如本地並行數據處理模塊中，從而可以按照配置的串化/解串速率進行本地數據處理。通過這種方式，本地數據處理模塊中就可以省去與Serdes的輸出速率進行自協商的功能，節省了邏輯資源。
[0040]對應於上述方法，本實施例還提供了一種Serdes速率匹配裝置，該裝置用於實現上述實施例及優選實施方式，已經進行過說明的不再贅述。如以下所使用的，術語「模塊」可以實現預定功能的軟體和/或硬體的組合。儘管以下實施例所描述的裝置較佳地以軟體來實現，但是硬體，或者軟體和硬體的組合的實現也是可能並被構想的。
[0041]圖2是根據本發明實施例的Serdes速率匹配裝置的結構框圖，如圖2所示，該方法包括:配置模塊22、判斷模塊24和確定模塊26，下面對各個模塊進行詳細說明。[0042]配置模塊22，用於為Serdes配置第一串化/解串速率，並以該第一串化/解串速率進行串化/解串；判斷模塊24，與配置模塊22相連，用於判斷Serdes的輸出數據與配置模塊22配置的串化/解串速率對應的同步參數是否匹配；確定模塊26，與判斷模塊24相連，用於在判斷模塊24的判斷結果為是的情況下，確定配置模塊22配置的串化/解串速率與Serdes的輸入速率相同。
[0043]圖3是根據本發明實施例的Serdes速率匹配裝置的優選結構框圖一，如圖3所示，在判斷模塊24的判斷結果為否的情況下，該裝置還可以包括:選取模塊32，與判斷模塊24相連，用於在預設的速率集合中選取除第一串化/解串速率之外的速率作為第二串化/解串速率；配置模塊22還可以用於為Serdes配置第二串化/解串速率；判斷模塊24還可以用於重新判斷Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配，其中，第二串化/解串速率與第一串化/解串速率不相等。
[0044]圖4是根據本發明實施例的判斷模塊24的優選結構框圖，如圖4所示，判斷模塊24可以包括:檢測單元242，用於按照配置的串化/解串速率對應的時長檢測Serdes的輸出數據中的同步標記；第一確定單元244，與檢測單元242相連，用於在同步標記與時長匹配的情況下，確定Serdes的輸出數據與配置的串化/解串速率對應的同步參數相匹配；在同步標記與時長不匹配的情況下，確定Serdes的輸出數據與配置的串化/解串速率對應的同步參數不匹配。
[0045]圖5是根據本發明實施例的檢測單元242的優選結構框圖，如圖5所示，檢測單元242可以包括:判斷單元2422，用於判斷上述時長對應的定時器溢出時，是否檢測到預設的同步標記，和/或累計錯誤數據是否未超過預設閾值；第二確定單元2424，與判斷單元2422相連，用於在判斷單元2422的判斷結果為是的情況下，確定同步標記與時長匹配；在判斷單元的判斷結果為否的情況下，確定同步標記與時長不匹配。
[0046]圖6是根據本發明實施例的Serdes速率匹配裝置的優選結構框圖二，如圖6所示，該裝置還可以包括:處理模塊62，與配置模塊22相連，用於按照配置模塊22配置的串化/解串速率進行本地數據處理。
[0047]下面結合優選實施例進行說明，以下實施例結合了上述實施例及其優選實施方式。
[0048]在本優選實施例中，提供了一種收發設備採用Serdes (SERializer/DESerializer)進行通信時的一種線速率自協商方案的裝置及方法。
[0049]在相關技術中的CPRI協議速率自協商未解決Serdes速率如何協商的問題，而Serdes的速率協商採用的是同步與數據分開傳輸，在協商時只傳輸同步字，在協商結束後只傳輸數據，不能解決帶有幀格式的速率協商問題。但是這兩個問題在本優選實施例的線速率自協商方案中都能得到有效處理。
[0050]圖7是根據本發明優選實施例的Serdes線速率自協商方案的裝置的結構框圖，如圖7所示，該裝置包含4個模塊，模塊702為高速串化解串器(Serdes)，一般可以集成在FPGA或著晶片當中，也可以是一個獨立的晶片。
[0051]模塊704為一個控制模塊(實現了配置模塊22和確定模塊26的功能)，在這裡的作用主要是配置模塊702的速率(串化/解串速率)及模塊706的同步參數，該同步參數可以包括固定幀結構的特定字符(又稱同步標記)、特定字符間隔。模塊704給模塊702配置一種速率後，模塊704根據自己的定時器定時去檢查模塊706上報的同步標記，判斷速率是否匹配。如果不匹配，則可以給模塊702配置一種新速率，定時器清零，重新計數。配置的速率來自速率集合，速率集合由用戶自己定義，可以是協議支持的全速率集合，也可以是收發設備支持的速率集合。速率選取也由用戶自己定義，可以由高到低，也可以由低到高。模塊704的定時器設定的最小值原則為並行的最小字的位寬乘以模塊706的定時器長度。這裡的最小字為解串後未解碼的最小比特組合單元，例如，當存在8B10B編解碼時，該最小字位寬就為10比特。
[0052]模塊706為同步檢測模塊，其輸出可以控制模塊702解串器的比特截取方式。模塊706的輸入有兩路，一路是待檢測的數據，為模塊702的低速並行信號的輸出，可以是高速串行信號的直接解串信號，也可以是解串後再解碼輸出的信號；另一路為檢測的參數配置，這裡可以設定檢測的字符、字符的周期、檢測的時間段即定時器，數據的錯誤門限等，內部為一個可以配置的狀態機，在每次比特移位後，狀態機按照配置的參數執行。當定時器溢出狀態機沒有跳轉到用戶期望的狀態，或者累計錯誤數據到達設定門限時，上報同步標記為無效，同時進行比特移位操作，移位操作後，狀態機跳轉到最低狀態。如果定時器溢出，狀態機在用戶期望狀態，則定時器清零，重新計數，比特不移位，上報同步標記。模塊706的定時器最小的設定原則為待檢測字符周期的3倍。
[0053]模塊708為本地並行數據處理模塊，可以是IR、CPR1、OBSAI或者用戶自定義的組解幀模塊。
[0054]模塊706的同步狀態機可以包含模塊708的接收同步狀態機，從而在708模塊中就可以省去該部分電路。
[0055]本優選實施例通過上述裝置，可以有效解決固定巾貞格式的Serdes速率自協商問題，同時省去模塊708的再次速率自協商。模塊706的同步狀態機包含了模塊708的同步狀態機，模塊708就可以省去接收同步過程，節省邏輯資源。利用字符周期檢測，協商速度快。比如CPRI協議，在每種速率配置下，最多只需要30個超幀(2毫秒)，就可以檢測出速率配置是否正確，而在CPRI協議中，該過程為0.9到1.1秒。
[0056]在另外一個實施例中，還提供了 一種軟體，該軟體用於執行上述實施例及優選實施例中描述的技術方案。
[0057]在另外一個實施例中，還提供了一種存儲介質，該存儲介質中存儲有上述軟體，該存儲介質包括但不限於光碟、軟盤、硬碟、可擦寫存儲器等。
[0058]顯然，本領域的技術人員應該明白，上述的本發明的各模塊或各步驟可以用通用的計算裝置來實現，它們可以集中在單個的計算裝置上，或者分布在多個計算裝置所組成的網絡上，可選地，它們可以用計算裝置可執行的程序代碼來實現，從而，可以將它們存儲在存儲裝置中由計算裝置來執行，並且在某些情況下，可以以不同於此處的順序執行所示出或描述的步驟，或者將它們分別製作成各個集成電路模塊，或者將它們中的多個模塊或步驟製作成單個集成電路模塊來實現。這樣，本發明不限制於任何特定的硬體和軟體結合。
[0059]以上所述僅為本發明的優選實施例而已，並不用於限制本發明，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
【權利要求】
1.一種串化解串器Serdes速率匹配方法，其特徵在於，包括: 為Serdes配置第一串化/解串速率，並以所述第一串化/解串速率進行串化/解串； 判斷所述Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配； 在判斷結果為是的情況下，確定所述配置的串化/解串速率與所述Serdes的輸入速率相同。
2.根據權利要求1所述的方法，其特徵在於，所述方法還包括: 在判斷結果為否的情況下，為所述Serdes配置第二串化/解串速率，並重新判斷所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數是否匹配，其中，所述第二串化/解串速率與所述第一串化/解串速率不相等。
3.根據權利要求2所述的方法，其特徵在於，為所述Serdes配置第二串化/解串速率之前，還包括: 在預設的速率集合中選取除所述第一串化/解串速率之外的速率作為所述第二串化/解串速率。
4.根據權利要求1至3中任一項所述的方法，其特徵在於，判斷所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數是否匹配包括: 按照所述配置的串化/解串速率對應的時長檢測所述Serdes的輸出數據中的同步標記； 在所述同步標記與所述時長匹配的情況下，確定所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數相匹配； 在所述同步標記與所述時長不匹配的情況下，確定所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數不匹配。
5.根據權利要求4所述的方法，其特徵在於，按照所述配置的串化/解串速率對應的時長檢測所述Serdes的輸出數據中的同步標記包括: 判斷所述時長對應的定時器溢出時，是否檢測到預設的同步標記，和/或累計錯誤數據是否未超過預設閾值； 在判斷結果為是的情況下，確定所述同步標記與所述時長匹配； 在判斷結果為否的情況下，確定所述同步標記與所述時長不匹配。
6.根據權利要求5所述的方法，其特徵在於，在確定所述同步標記與所述時長匹配之後,還包括: 重新按照所述配置的串化/解串速率對應的時長檢測所述Serdes的輸出數據中的同步標記O
7.根據權利要求1至6中任一項所述的方法，其特徵在於，在確定所述配置的串化/解串速率與所述Serdes的輸入速率相同之後，還包括: 按照所述配置的串化/解串速率進行本地數據處理。
8.一種串化解串器Serdes速率匹配裝置，其特徵在於，包括: 配置模塊，用於為Serdes配置第一串化/解串速率，並以所述第一串化/解串速率進行串化/解串； 判斷模塊，用於判斷所述Serdes的輸出數據與配置的串化/解串速率對應的同步參數是否匹配；確定模塊，用於在所述判斷模塊的判斷結果為是的情況下，確定所述配置的串化/解串速率與所述Serdes的輸入速率相同。
9.根據權利要求8所述的裝置，其特徵在於，在所述判斷模塊的判斷結果為否的情況下，所述裝置還包括: 選取模塊，用於在預設的速率集合中選取除所述第一串化/解串速率之外的速率作為第二串化/解串速率； 所述配置模塊還用於為所述Serdes配置第二串化/解串速率； 所述判斷模塊還用於重新判斷所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數是否匹配，其中，所述第二串化/解串速率與所述第一串化/解串速率不相坐寸ο
10.根據權利要求8或9所述的裝置，其特徵在於，所述判斷模塊包括: 檢測單元，用於按照所述配置的串化/解串速率對應的時長檢測所述Serdes的輸出數據中的同步標記； 第一確定單元，用於在所述同步標記與所述時長匹配的情況下，確定所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數相匹配；在所述同步標記與所述時長不匹配的情況下，確定所述Serdes的輸出數據與所述配置的串化/解串速率對應的同步參數不匹配。
11.根據權利要求10所述的裝置，其特徵在於，所述檢測單元包括: 判斷單元，用於判斷所述時長對應的定時器溢出時，是否檢測到預設的同步標記，和/或累計錯誤數據是否未超過預設閾值； 第二確定單元，用於在所述判斷單元的判斷結果為是的情況下，確定所述同步標記與所述時長匹配；在所述判斷單元的判斷結果為否的情況下，確定所述同步標記與所述時長不匹配。
12.根據權利要求8至11中任一項所述的裝置，其特徵在於，所述裝置還包括:處理模塊，用於按照所述配置的串化/解串速率進行本地數據處理。
【文檔編號】H04L1/00GK103546229SQ201210235594
【公開日】2014年1月29日 申請日期:2012年7月9日 優先權日:2012年7月9日
【發明者】高貞, 郝鵬, 黃燦, 楊麗寧 申請人:中興通訊股份有限公司